專利名稱：閘極偏壓可調(diào)式的靜電放電防護電路的制作方法
技術領域：
本發(fā)明是有關于一種靜電放電防護電路，特別有關于一種閘極偏壓可調(diào)式的靜電放電防護電路。
背景技術：
閘極驅(qū)動(gate-driven)或門極耦合(gate-coupled)的技術是廣泛地用于傳統(tǒng)的靜電放電防護電路設計中。這兩種靜電放電防護電路的設計，可以使靜電放電防護組件在受到靜電放電脈沖襲擊時，獲得一閘極偏壓，而降低導通靜電放電防護組件的觸發(fā)電位，并提高其導通的均勻度與效率。
圖1是一傳統(tǒng)閘極耦合輸入靜電放電防護電路。其包括了一NMOS晶體管MNESD、一PMOS晶體管MPESD、電阻R1及R2、電容C1及C2。晶體管MNESD的源極與汲極分別耦接至VSS及一輸入接合墊。晶體管MPESD的源極與汲極分別耦接至VDD及輸入接合墊。電阻R1及R2分別耦接于晶體管MNESD的閘極與VSS之間、以及晶體管MPESD的閘極與VDD之間。電容C1及C2則分別耦接于晶體管MNESD的閘極與輸入接合墊之間、以及晶體管MPESD的閘極與輸入接合墊之間。
電容C1及C2的作用在于將輸入接合墊上的靜電放電瞬時電壓耦合至晶體管MNESD及MPESD的閘極上。藉由此一閘極耦合電壓，靜電放電防護晶體管MNESD及MPESD中的指狀元件可以均勻地被導通而疏散靜電放電電流，將輸入接合墊上的電荷排除。
圖2是一傳統(tǒng)閘極驅(qū)動靜電放電防護電路，設置于VDD及VSS供應電壓源之間。其包括了一PMOS晶體管MP1、NMOS晶體管MN1、電阻R、電容C、以及NMOS晶體管MNESD。PMOS晶體管MP1的基極及源極共同耦接至VDD。NMOS晶體管MN1的基極與源極共同耦接至VSS，閘極與汲極則分別耦接至電晶MP1的閘極與汲極。電阻R耦接于VDD與晶體管MP1及MN1的閘極。電容C耦接于VSS與晶體管MP1及MN1的閘極間。NMOS晶體管MNESD的閘極耦接至晶體管MP1及MN1的汲極，源極與汲極則分別耦接至VSS及VDD。當一正向靜電放電脈沖施加至VDD的接合墊上時，在電阻R的兩端會產(chǎn)生一個瞬時壓差并導通晶體管MP1，拉高了晶體管MNESD的閘極電位而使其導通，如此便經(jīng)由導通的晶體管MNESD而產(chǎn)生了從VDD接合墊至VSS接合墊的靜電放電電流路徑。
圖3是另一傳統(tǒng)的閘極驅(qū)動靜電放電防護電路。圖3的閘極驅(qū)動電路中較圖2多了兩個晶體管MP2及MN2。其操作方法與圖2的靜電放電防護電路類似。當一正向靜電放電脈沖施加至VDD的接合墊上時，在電阻R的兩端會產(chǎn)生一個瞬時壓差并導通晶體管MP1，拉高了晶體管MN2的閘極電位而使其導通。如此，晶體管MPESD的閘極電位被降低至VSS而使其導通。經(jīng)由導通的晶體管MPESD，便產(chǎn)生了從VDD接合墊至VSS接合墊的靜電放電電流路徑。
然而，在深次微米的互補式金氧半(CMOS)制程中，如果靜電放電防護晶體管MNESD的閘極電位在靜電放電期間一直處于一高電位，就會形成靜電放電晶體管MNESD的表面通道，而使得靜電放電電流經(jīng)由此極淺的通道流過。靜電放電電流值通常是在數(shù)安培的譜。舉例來說，在2K伏特的人體模型(HBM)靜電放電事件中，靜電放電電流量可達1.33安培。如此高的電流量流經(jīng)極淺的表面通道時，不論靜電放電晶體管的尺寸大小，均會造成一極高的電流密度，而很容易就使得靜電放電晶體管MNESD損毀。這種被稱為「過閘極驅(qū)動效應」(overstress gate-driven effect)的現(xiàn)象導致靜電放電晶體管的靜電放電耐受力降低。因此，在設計靜電放電防護電路時，閘極電位必需在一定的設計限制范圍(design window)下。這個限制范圍已在J.Chen等人所提出的「次微米CMOS制程的閘極驅(qū)動NMOS靜電放電防護電路的設計方法及最佳化」(“Design Methodologyand Optimization of Gate-Driven NMOS ESD Protection Circuits inSubmicron CMOS Processes”，IEEE Trans.on Electron Devices，vol.45，No.12，pp.2448-2456，Dec.1998.)一文中被提出。如果閘極電位過高時，靜電放電防護組件的耐受力便會降低。靜電放電防護組件的閘極電位最佳范圍主要是由所使用的技術與制程來決定。
為了解決這個問題，美國第6249410號專利提出了一種不具過閘極驅(qū)動效應的靜電放電防護電路，如圖4-圖6所示。從圖中可以注意到，圖4-圖6中的靜電放電防護電路分別是在第1-3圖中于每一個靜電放電防護晶體管的閘極與源極間加入一個二極管。為了避免在閘極上形成過高的電壓，二極管在靜電放電脈沖施加于接合墊上時會導通而將靜電放電防護晶體管的閘極電位鉗制在一定程度上，足夠使靜電放電防護組件導通但又不會造成任何損壞。
本發(fā)明提供了另一種新的閘極驅(qū)動與門極耦合的靜電放電防護電路，其閘極偏壓是可調(diào)的，以防止因過閘極電壓效應造成靜電放電耐受力的降低。

發(fā)明內(nèi)容
本發(fā)明的第一目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一二極管，具有一正極及負極；一電阻，耦接于該二極管的負極及該第一接合墊之間；一電容，耦接于該二極管的負極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該二極管的負極，汲極耦接至該二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該二極管的負極，汲極耦接至該二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
本發(fā)明的第二目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一列同向串連的二極管，兩端具有一正極及負極；一電阻，耦接于該列二極管的負極及該第一接合墊之間；一電容，耦接于該列二極管的負極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該列二極管的負極，汲極耦接至該列二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該列二極管的負極，汲極耦接至該列二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該列二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
本發(fā)明的第三目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一第一二極管；一第二二極管，其負極耦接至該第一二極管的負極；一電阻，耦接于該第二二極管的正極及該第一接合墊之間；一電容，耦接于該第二二極管的正極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該第一二極管的負極，汲極耦接至該第一二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該第二二極管的正極，汲極耦接至該第一二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該第一二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
本發(fā)明的第四目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一列同向串連的第一二極管，兩端具有一正極及負極；一第二二極管，其負極耦接至該列第一二極管的負極；一電阻，耦接于該第二二極管的正極及該第一接合墊之間；一電容，耦接于該第二二極管的正極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該列第一二極管的負極，汲極耦接至該列第一二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該第二二極管的正極，汲極耦接至該列第一二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該列第一二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
本發(fā)明的第五目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一第一晶體管，具有一第二導電性；一二極管，具有一正極及負極分別耦接至該第一晶體管的汲極與閘極；一電阻，耦接于該二極管的正極及該第一接合墊之間；一電容，耦接于該二極管的正極與該第二接合墊之間；一第二晶體管，具有一第一導電性，其閘極耦接至該二極管的負極，汲極耦接至該第一晶體管的源極，源極則耦接至該第二接合墊；一第三晶體管，具有該第二導電性，其閘極耦接至該二極管的正極，汲極耦接至該第一晶體管的源極，源極則耦接至該第一接合墊；以及一第四晶體管，具有該第一導電性，其閘極耦接至該第一晶體管的源極，汲極耦接至該第一接合墊，源極耦接至該第二接合墊。
本發(fā)明的第六目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一二極管，具有一正極及負極；一電阻，耦接于該二極管的負極及該第一接合墊之間；一電容，耦接于該二極管的負極與該第二接合墊之間；一晶體管，其閘極耦接至該二極管的負極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的正極。
本發(fā)明的第七目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一列同向串連的二極管，兩端具有一正極及負極；一電阻，耦接于該列二極管的負極及該第一接合墊之間；一電容，耦接于該列二極管的負極與該第二接合墊之間；一晶體管，其閘極耦接至該列二極管的負極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的正極。
本發(fā)明的第八目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一二極管，具有一正極及負極；一電阻，耦接于該二極管的正極及該第一接合墊之間；一電容，耦接于該二極管的正極與該第二接合墊之間；一晶體管，其閘極耦接至該二極管的正極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的負極。
本發(fā)明的第九目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一列同向串連的二極管，兩端具有一正極及負極；一電阻，耦接于該二極管的正極及該第一接合墊之間；一電容，耦接于該二極管的正極與該第二接合墊之間；一晶體管，其閘極耦接至該二極管的正極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的負極。
本發(fā)明的第十目的在于提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一二極管，具有一正極及負極；一第一晶體管，具有一第一導電性，其閘極耦接至該二極管的正極，汲極耦接至該二極管的負極，源極耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該二極管的正極，汲極耦接至該二極管的負極，源極則耦接至該第一接合墊；一第三晶體管，具有該第一導電性，其汲極耦接至該二極管的正極，源極則耦接至該第二接合墊；一第四晶體管，具有該第二導電性，其閘極耦接至該第三晶體管的閘極，汲極耦接至該二極管的正極，源極耦接至該第一接合墊；一第五晶體管，具有該第二導電性，其閘極耦接至該二極管的負極，汲極耦接至該第二接合墊，源極則耦接至該第一接合墊；一電阻，耦接于該第三晶體管的閘極及該第一接合墊之間；一電容，耦接于該第三晶體管的閘極與該第二接合墊之間。


圖1是一傳統(tǒng)閘極耦合輸入級靜電放電防護電路；圖2是一傳統(tǒng)連接于VDD及VSS接合墊間的閘極驅(qū)動靜電放電防護電路；圖3是另一傳統(tǒng)閘極驅(qū)動靜電放電防護電路；圖4-圖6是美國第6249410號專利所揭露的無過閘極驅(qū)動效應的靜電放電防護電路；圖7A-圖7C是本發(fā)明一第一實施例中的閘極驅(qū)動靜電放電防護電路以及變化型；圖8A-圖8D是本發(fā)明一第二實施例中的閘極驅(qū)動靜電放電防護電路以及變化型；圖9A-圖9C是本發(fā)明一第三實施例中的閘極驅(qū)動靜電放電防護電路以及變化型；圖10A及圖10B是本發(fā)明一第四實施例中的閘極驅(qū)動靜電放電防護電路以及變化型；圖11A及圖11B是本發(fā)明一第五實施例中的閘極驅(qū)動靜電放電防護電路以及變化型；圖12A及圖12B是本發(fā)明一第六實施例中的閘極驅(qū)動靜電放電防護電路以及變化型。
符號說明731、732、831、832、931、932、1041、1042、1031-1133、1231、1232-接合墊；71、81、911-913、102、1111-1114、121、126-二極管；72、82、92、103、1121、1122、124-電阻；74、84、94、105、1141、1142、125-電容；751-755、851-855、951-955、1011-1015、1151、1152、1221-1225-晶體管。
具體實施例方式
以下，就圖式說明本發(fā)明的閘極偏壓可調(diào)式的靜電放電防護電路的各種實施例。
圖7A是本發(fā)明一第一實施例中連接于VDD及VSS接合墊間的閘極驅(qū)動靜電放電防護電路。其包括了一二極管71、電阻72、電容74、NMOS晶體管751及753、以及PMOS晶體管752。電阻72是耦接于二極管71的負極及VDD接合墊731之間。電容74是耦接于二極管71的負極及VSS接合墊732之間。晶體管751的閘極耦接至二極管71的負極，汲極耦接至二極管71的正極，源極則耦接至VSS接合墊732。晶體管752的閘極耦接至二極管71的負極，汲極耦接至二極管71的正極，源極則耦接至VDD接合墊731。晶體管753的閘極耦接至二極管71的正極，汲極耦接至VDD接合墊731，源極則耦接至VSS接合墊732。晶體管751、752、753的基極(Bulk)分別耦接至VSS接合墊732、VDD接合墊731、VSS接合墊732。
當一正向靜電放電脈沖施加至VDD接合墊731上時，在電阻72的兩端會因其與電容74間的電阻-電容延遲效應而產(chǎn)生一個瞬時壓差。這個壓差會導通晶體管752，拉高了晶體管753的閘極電位。晶體管753的閘極電位值會被二極管71及晶體管751鉗制，而具有一最大值Vd+Vth，其中Vd是二極管的導通電壓值而Vth是晶體管751的臨限電壓值。
此外，如圖7B所示，二極管71亦可由NMOS晶體管754取代，其汲極用做正極，源極用做負極，基極耦接至VSS接合墊732，閘極與汲極耦接。如圖7C所示，二極管71亦可由PMOS晶體管755取代，其汲極用做負極，源極用做正極，基極耦接至VDD接合墊731，閘極與汲極耦接。
圖8A是本發(fā)明一第二實施例中連接于VDD與VSS間的閘極驅(qū)動靜電放電防護電路。其包括了一列同向串連的二極管81、電阻82、電容84、NMOS晶體管851及853、以及PMOS晶體管852。電阻82是耦接于二極管串行81的負極Z及VDD接合墊831之間。電容84是耦接于二極管串行81的負極Z及VSS接合墊832之間。晶體管851的閘極耦接至二極管串行81的負極Z，汲極耦接至二極管串行81的正極A，源極則耦接至VSS接合墊832。晶體管852的閘極耦接至二極管串行81的負極Z，汲極耦接至二極管串行81的正極A，源極則耦接至VDD接合墊831。晶體管853的閘極耦接至二極管串行81的正極A，汲極耦接至VDD接合墊831，源極則耦接至VSS接合墊832。晶體管851、852、853的基極(Bulk)分別耦接至VSS接合墊832、VDD接合墊831、VSS接合墊832。
其操作方式與圖7A的電路類似。晶體管853的閘極電位最大值為Vd1+Vd2+...+Vdn+Vth，其中Vd1、Vd2、...、Vdn分別是每一個二極管81的導通電壓值而Vth是晶體管851的臨限電壓值。因此，可以藉由改變二極管81的數(shù)量來調(diào)整晶體管853的閘極電位值。
此外，如圖8B所示，二極管81亦可由NMOS晶體管854取代，其汲極用做正極，源極用做負極，基極耦接至VSS接合墊832，閘極與汲極耦接。如圖8C所示，二極管81亦可由PMOS晶體管855取代，其汲極用做負極，源極用做正極，基極耦接至VDD接合墊831，閘極與汲極耦接。如圖8D所示，甚至亦可以使用NMOS晶體管854及PMOS晶體管855的組合來形成二極管串行。
圖9A是本發(fā)明一第三實施例中連接于VDD及VSS接合墊間的閘極驅(qū)動靜電放電防護電路。其包括了二極管911及912、電阻92、電容94、NMOS晶體管951及953、以及PMOS晶體管952。二極管912的負極是耦接至二極管911的負極。電阻92是耦接于二極管912的正極及VDD接合墊931之間。電容94是耦接于二極管912的正極及VSS接合墊932之間。晶體管951的閘極耦接至二極管911的負極，汲極耦接至二極管911的正極，源極則耦接至VSS接合墊932。晶體管952的閘極耦接至二極管912的正極，汲極耦接至二極管911的正極，源極則耦接至VDD接合墊931。晶體管953的閘極耦接至二極管911的正極，汲極耦接至VDD接合墊931，源極則耦接至VSS接合墊932。晶體管951、952、953的基極(Bulk)分別耦接至VSS接合墊932、VDD接合墊931、VSS接合墊932。
當一正向靜電放電脈沖施加至VDD接合墊931上時，在電阻92的兩端會因其與電容94間的電阻-電容延遲效應而產(chǎn)生一個瞬時壓差。這個壓差會導通晶體管952，拉高了晶體管953的閘極電位。晶體管953的閘極電位值會被二極管911及晶體管951鉗制，而具有一最大值Vd+Vth，其中Vd是二極管的導通電壓值而Vth是晶體管951的臨限電壓值。藉由電阻92及電容94所形成的電阻-電容常數(shù)值來控制二極管912正極電位的上升速度，可以使得二極管912因其負極電位上升速度較其正極快而被關閉，進而將電阻92及電容94所構(gòu)成的電阻-電容電路與二極管911的負極隔絕。因此，NMOS晶體管953的導通時間可以更容易被控制。
此外，如圖9B所示，二極管912亦可由NMOS晶體管954取代，其汲極用做正極，源極用做負極，基極耦接至VSS接合墊932，閘極與汲極耦接，而二極管912可由PMOS晶體管955取代，其汲極用做負極，源極用做正極，基極耦接至VDD接合墊931，閘極與汲極耦接。再如圖9C所示，二極管911亦可由一列同向串連的二極管913取代，在此列二極管的兩端分別具有一正極A及負極Z，使得晶體管953的閘極電位可經(jīng)由改變二極管913的數(shù)量來調(diào)整。
圖10A是本發(fā)明一第四實施例中連接于VDD及VSS接合墊間的閘極驅(qū)動靜電放電防護電路。其包括了一PMOS晶體管1011及1013、二極管102、電阻103、電容105、以及NMOS晶體管1012及1014。二極管102的正極及負極分別耦接至晶體管1011的閘極及汲極。電阻103是耦接于二極管102的正極及VDD接合墊1041之間。電容105是耦接于二極管102的正極及VSS接合墊1042之間。晶體管1012的閘極耦接至二極管102的負極，汲極耦接至晶體管1011的源極，源極則耦接至VSS接合墊1042。晶體管1013的閘極耦接至二極管102的正極，汲極耦接至晶體管1011的源極，源極則耦接至VDD接合墊1042。晶體管1014的閘極耦接至晶體管1011的源極，汲極耦接至VDD接合墊1041，源極則耦接至VSS接合墊1042。晶體管1011-1014的基極分別耦接至VDD接合墊1041、VSS接合墊1042、VDD接合墊1041、VSS接合墊1042。
當一正向靜電放電脈沖施加至VDD接合墊1041上時，在電阻103的兩端會因其與電容105間的電阻-電容延遲效應而產(chǎn)生一個瞬時壓差。這個壓差會導通晶體管1013，拉高了晶體管1014的閘極電位。藉由電阻103及電容105所形成的電阻-電容常數(shù)值來控制晶體管1011的閘極電位的上升速度，可以使得PMOS晶體管1011因其源極電位上升速度較其閘極快而導通。晶體管1014的閘極電位值會被晶體管1012鉗制，而具有一最大值Vth，其中Vth是晶體管1012的臨限電壓值。
此外，如圖10B所示，二極管102亦可由NMOS晶體管1015取代，其汲極用做正極，源極用做負極，基極耦接至VSS接合墊1042，閘極與汲極耦接。二極管102亦可由PMOS晶體管(圖未顯示)取代，其汲極用做負極，源極用做正極，基極耦接至VDD接合墊1041，閘極與汲極耦接。
圖11A是本發(fā)明一第五實施例中的閘極驅(qū)動靜電放電防護電路。其包括了一二極管1111及1112、電阻1121及1122、電容1141及1142、PMOS晶體管1151及NMOS晶體管1152。電阻1121是耦接于二極管1111的負極及VDD接合墊1131之間。電容1141耦接于二極管1111的負極及輸入接合墊1132之間。晶體管1151的閘極耦接至二極管1111的負極，汲極耦接至輸入接合墊1132，源極耦接至VDD接合墊1131、基極則耦接至二極管1111的正極。電阻1122是耦接于二極管1112的正極及VSS接合墊1133之間。電容1142耦接于二極管1112的正極及輸入接合墊1132之間。晶體管1152的閘極耦接至二極管1112的正極，汲極耦接至輸入接合墊1132，源極耦接至VSS接合墊1133、基極則耦接至二極管1112的負極。
此外，如圖11B所示，二極管1111可由一列同向串連的二極管1113取代，在此列二極管的兩端分別具有一正極A1及負極Z1，而二極管1112亦可由一列同向串連的二極管1114取代，在此列二極管的兩端分別具有一正極A2及負極Z2。如此使得晶體管1151及1152的閘極電位可經(jīng)由改變二極管1113及1114的數(shù)量來調(diào)整。任何一個二極管均可由一NMOS晶體管取代，其汲極用做正極，源極用做負極，基極耦接至VSS接合墊1133，閘極與汲極耦接；或是由一PMOS晶體管取代，其汲極用做負極，源極用做正極，基極耦接至VDD接合墊1131，閘極與汲極耦接。
圖12A是本發(fā)明一第六實施例中連接于VDD及VSS接合墊間的閘極驅(qū)動靜電放電防護電路。其包括了一二極管121、NMOS晶體管1221及1223、PMOS晶體管1222、1224及1225、電阻124以及電容125。晶體管1221的閘極耦接至二極管121的正極，汲極耦接至二極管121的負極，源極則耦接至VSS接合墊1232。晶體管1222的閘極耦接至二極管121的正極，汲極耦接至二極管121的負極，源極則耦接至VDD接合墊1231。晶體管1223的汲極耦接至二極管121的正極，源極則耦接至VSS接合墊1232。晶體管1224的閘極耦接至晶體管1223的閘極，汲極耦接至二極管121的正極，源極則耦接至VDD接合墊1231。晶體管1225的閘極耦接至二極管121的負極，汲極耦接至VSS接合墊1232，源極則耦接至VDD接合墊1231。電阻124耦接于晶體管1223的閘極及VDD接合墊1231之間。電容125耦接于晶體管1223的閘極與VSS接合墊1232之間。晶體管1221-1225的基極分別耦接至VSS接合墊1232、VDD接合墊1231、VSS接合墊1232、VDD接合墊1231、VDD接合墊1231。
當一正向靜電放電脈沖施加至VDD接合墊1231上時，在電阻124的兩端會因其與電容125間的電阻-電容延遲效應而產(chǎn)生一個瞬時壓差。這個壓差會導通晶體管1224，拉高了晶體管1221的閘極電位而使其導通。隨著晶體管1221的導通，晶體管1225的閘極電位被拉降至VSS。晶體管1225的閘極電位值會被二極管121及晶體管1222鉗制，而具有一最大值VDD-Vd-Vth，其中Vd是二極管121的導通電壓值而Vth是晶體管1222的臨限電壓值。
此外，如圖12B所示，二極管121可由一列同向串連的二極管126取代，在此列二極管的兩端分別具有一正極A及負極Z。如此使得晶體管1225的閘極電位可經(jīng)由改變二極管126的數(shù)量來調(diào)整。任何一個二極管均可由一NMOS晶體管取代，其汲極用做正極，源極用做負極，基極耦接至VSS接合墊1232，閘極與汲極耦接；或是由一PMOS晶體管取代，其汲極用做負極，源極用做正極，基極耦接至VDD接合墊1231，閘極與汲極耦接。
綜合上述，本發(fā)明提供了一種新的靜電放電防護電路，其閘極偏壓是可調(diào)的。其中，靜電放電防護組件的閘極偏壓可以輕易地調(diào)整在適當?shù)姆秶鷥?nèi)，以提高組件導通效率與均勻度，不會因任何過高的閘極偏壓而造成靜電放電防護力的降低。
權利要求
1.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一二極管，具有一正極及負極；一電阻，耦接于該二極管的負極及該第一接合墊之間；一電容，耦接于該二極管的負極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該二極管的負極，汲極耦接至該二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該二極管的負極，汲極耦接至該二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
2.根據(jù)權利要求1所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該第一晶體管更包括一耦接至該第二接合墊的基極，該第二晶體管更包括一耦接至該第一接合墊的基極，該第三晶體管更包括一耦接至該第二接合墊的基極，該二極管是一第四晶體管，具有該第一導電性，其汲極做為該正極使用，源極做為該負極使用，基極耦接至該第二接合墊，閘極則與汲極耦接，該二極管亦可為一第五晶體管，具有該第二導電性，其汲極做為該負極使用，源極做為該正極使用，基極耦接至該第一接合墊，閘極則與汲極耦接。
3.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一列同向串連的二極管，兩端具有一正極及負極；一電阻，耦接于該列二極管的負極及該第一接合墊之間；一電容，耦接于該列二極管的負極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該列二極管的負極，汲極耦接至該列二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該列二極管的負極，汲極耦接至該列二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該列二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
4.根據(jù)權利要求3所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該第一晶體管更包括一耦接至該第二接合墊的基極，該第二晶體管更包括一耦接至該第一接合墊的基極，該第三晶體管更包括一耦接至該第二接合墊的基極，該列二極管之一是一第四晶體管，具有該第一導電性，其汲極做為正極使用，源極做為負極使用，基極耦接至該第二接合墊，閘極則與汲極耦接，該列二極管的一亦可為一第五晶體管，具有該第二導電性，其汲極做為負極使用，源極做為正極使用，基極耦接至該第一接合墊，閘極則與汲極耦接。
5.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一第一二極管；一第二二極管，其負極耦接至該第一二極管的負極；一電阻，耦接于該第二二極管的正極及該第一接合墊之間；一電容，耦接于該第二二極管的正極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該第一二極管的負極，汲極耦接至該第一二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該第二二極管的正極，汲極耦接至該第一二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該第一二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
6.根據(jù)權利要求5所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該第一晶體管更包括一耦接至該第二接合墊的基極，該第二晶體管更包括一耦接至該第一接合墊的基極，該第三晶體管更包括一耦接至該第二接合墊的基極，該第一與第二二極管之一是一第四晶體管，具有該第一導電性，其汲極做為該正極使用，源極做為該負極使用，基極耦接至該第二接合墊，閘極則與汲極耦接，該第一與第二二極管的一亦可為一第五晶體管，具有該第二導電性，其汲極做為該負極使用，源極做為該正極使用，基極耦接至該第一接合墊，閘極則與汲極耦接。
7.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一列同向串連的第一二極管，兩端具有一正極及負極；一第二二極管，其負極耦接至該列第一二極管的負極；一電阻，耦接于該第二二極管的正極及該第一接合墊之間；一電容，耦接于該第二二極管的正極與該第二接合墊之間；一第一晶體管，具有一第一導電性，其閘極耦接至該列第一二極管的負極，汲極耦接至該列第一二極管的正極，源極則耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該第二二極管的正極，汲極耦接至該列第一二極管的正極，源極則耦接至該第一接合墊；以及一第三晶體管，具有該第一導電性，其閘極耦接至該列第一二極管的正極，汲極耦接至該第一接合墊，源極則耦接至該第二接合墊。
8.根據(jù)權利要求7所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該第一晶體管更包括一耦接至該第二接合墊的基極，該第二晶體管更包括一耦接至該第一接合墊的基極，該第三晶體管更包括一耦接至該第二接合墊的基極，該些第一與第二二極管之一是一第四晶體管，具有該第一導電性，其汲極做為該正極使用，源極做為該負極使用，基極耦接至該第二接合墊，閘極則與汲極耦接，該些第一與第二二極管的一亦可為一第五晶體管，具有該第二導電性，其汲極做為該負極使用，源極做為該正極使用，基極耦接至該第一接合墊，閘極則與汲極耦接。
9.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一第一晶體管，具有一第二導電性；一二極管，具有一正極及負極分別耦接至該第一晶體管的汲極與閘極；一電阻，耦接于該二極管的正極及該第一接合墊之間；一電容，耦接于該二極管的正極與該第二接合墊之間；一第二晶體管，具有一第一導電性，其閘極耦接至該二極管的負極，汲極耦接至該第一晶體管的源極，源極則耦接至該第二接合墊；一第三晶體管，具有該第二導電性，其閘極耦接至該二極管的正極，汲極耦接至該第一晶體管的源極，源極則耦接至該第一接合墊；以及一第四晶體管，具有該第一導電性，其閘極耦接至該第一晶體管的源極，汲極耦接至該第一接合墊，源極耦接至該第二接合墊。
10.根據(jù)權利要求9所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該第一晶體管更包括一耦接至該第一接合墊的基極，該第二晶體管更包括一耦接至該第二接合墊的基極，該第三晶體管更包括一耦接至該第一接合墊的基極，該第四晶體管更包括一耦接至該第二接合墊的基極，該二極管是一第五晶體管，具有該第一導電性，其汲極做為該正極使用，源極做為該負極使用，基極耦接至該第二接合墊，閘極則與汲極耦接，該二極管亦可為一第六晶體管，具有該第二導電性，其汲極做為該負極使用，源極做為該正極使用，基極耦接至該第一接合墊，閘極則與汲極耦接。
11.根據(jù)權利要求9所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該二極管是一晶體管，其汲極做為正極，源極做為負極，基極耦接至該第一接合墊，閘極則與汲極耦接。
12.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一二極管，具有一正極及負極；一電阻，耦接于該二極管的負極及該第一接合墊之間；一電容，耦接于該二極管的負極與該第二接合墊之間；一晶體管，其閘極耦接至該二極管的負極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的正極。
13.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一列同向串連的二極管，兩端具有一正極及負極；一電阻，耦接于該列二極管的負極及該第一接合墊之間；一電容，耦接于該列二極管的負極與該第二接合墊之間；一晶體管，其閘極耦接至該列二極管的負極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的正極。
14.根據(jù)權利要求13所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該列二極管之一是一晶體管，其汲極做為正極，源極做為負極，基極耦接至該第一接合墊，閘極則與汲極耦接。
15.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一二極管，具有一正極及負極；一電阻，耦接于該二極管的正極及該第一接合墊之間；一電容，耦接于該二極管的正極與該第二接合墊之間；一晶體管，其閘極耦接至該二極管的正極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的負極。
16.根據(jù)權利要求15所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該二極管是一晶體管，其汲極做為正極，源極做為負極，基極耦接至該第一接合墊，閘極則與汲極耦接。
17.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一供應電壓及一輸入信號，該靜電放電防護電路包括一列同向串連的二極管，兩端具有一正極及負極；一電阻，耦接于該二極管的正極及該第一接合墊之間；一電容，耦接于該二極管的正極與該第二接合墊之間；一晶體管，其閘極耦接至該二極管的正極，汲極耦接至該第二接合墊，源極耦接至該第一接合墊，基極則耦接至該二極管的負極。
18.根據(jù)權利要求17所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該列二極管之一是一晶體管，其汲極做為正極，源極做為負極，基極耦接至該第一接合墊，閘極則與汲極耦接。
19.一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于一第一及第二接合墊之間，該第一及第二接合墊分別是用以接收一第一及第二供應電壓，該靜電放電防護電路包括一二極管，具有一正極及負極；一第一晶體管，具有一第一導電性，其閘極耦接至該二極管的正極，汲極耦接至該二極管的負極，源極耦接至該第二接合墊；一第二晶體管，具有一第二導電性，其閘極耦接至該二極管的正極，汲極耦接至該二極管的負極，源極則耦接至該第一接合墊；一第三晶體管，具有該第一導電性，其汲極耦接至該二極管的正極，源極則耦接至該第二接合墊；一第四晶體管，具有該第二導電性，其閘極耦接至該第三晶體管的閘極，汲極耦接至該二極管的正極，源極耦接至該第一接合墊；一第五晶體管，具有該第二導電性，其閘極耦接至該二極管的負極，汲極耦接至該第二接合墊，源極則耦接至該第一接合墊；一電阻，耦接于該第三晶體管的閘極及該第一接合墊之間；一電容，耦接于該第三晶體管的閘極與該第二接合墊之間。
20.根據(jù)權利要求19所述的閘極偏壓可調(diào)式的靜電放電防護電路，其中該第一晶體管更包括一耦接至該第二接合墊的基極，該第二晶體管更包括一耦接至該第一接合墊的基極，該第三晶體管更包括一耦接至該第二接合墊的基極，該第四晶體管更包括一耦接至該第一接合墊的基極，該第五晶體管更包括一耦接至該第一接合墊的基極，該二極管是一第六晶體管，具有該第一導電性，其汲極做為該正極使用，源極做為該負極使用，基極耦接至該第二接合墊，閘極則與汲極耦接，該二極管亦可為一第七晶體管，具有該第二導電性，其汲極做為該負極使用，源極做為該正極使用，基極耦接至該第一接合墊，閘極則與汲極耦接。
全文摘要
本發(fā)明提供一種閘極偏壓可調(diào)式的靜電放電防護電路，耦接于接收第一及第二供應電壓的第一及第二接合墊之間，包括一二極管、電阻、電容、以及第一、第二、第三晶體管。電阻耦接于二極管的負極及第一接合墊之間。電容耦接于二極管的負極與第二接合墊之間。第一晶體管具有第一導電性，其閘極耦接至二極管的負極，汲極耦接至二極管的正極，源極則耦接至第二接合墊。第二晶體管具有第二導電性，其閘極耦接至二極管的負極，汲極耦接至二極管的正極，源極則耦接至第一接合墊。第三晶體管具有第一導電性，其閘極耦接至二極管的正極，汲極耦接至第一接合墊，源極則耦接至第二接合墊。
文檔編號H01L27/02GK1551447SQ0313478
公開日2004年12月1日 申請日期2003年9月30日 優(yōu)先權日2003年5月19日
發(fā)明者柯明道, 羅文裕 申請人:矽統(tǒng)科技股份有限公司