專利名稱：于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種于半導(dǎo)體器件中縮小存儲(chǔ)單元數(shù)組線寬與線距的方法，且特別是有關(guān)于于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法。
背景技術(shù)：
在要求電路集成化越來越高的情況下，整個(gè)電路器件大小的設(shè)計(jì)也被迫往尺寸不?？s小的方向前進(jìn)。然而，半導(dǎo)體器件的線寬與線距受限于微影曝光的臨界尺寸而很難再向下縮小，因此，各種相關(guān)于縮小線寬與線距的間距縮小(pitch reduction)工藝被提出來，而利用此些間距縮小技術(shù)，可以將半導(dǎo)體器件中的線寬與線距，例如是存儲(chǔ)單元數(shù)組，縮小為曝光臨界尺寸的二分之一。
然而，在公知的間距縮小工藝中，都只有揭示如何通過間距縮小工藝以縮小存儲(chǔ)單元數(shù)組中的導(dǎo)體層(例如是柵極)的線寬與線距的方法，而并未揭示此間距縮小的導(dǎo)體層要如何與周邊線路連結(jié)，亦即是，在現(xiàn)今與存儲(chǔ)單元數(shù)組相關(guān)的間距縮小工藝中，并無有效的方法能夠使周邊電路區(qū)與間距縮小的存儲(chǔ)單元數(shù)組區(qū)電性連接。

發(fā)明內(nèi)容
因此，本發(fā)明的目的就是在提供一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，在能夠使存儲(chǔ)單元數(shù)組中的導(dǎo)體層間距縮小的同時(shí)。亦能夠使周邊電路區(qū)與間距縮小的存儲(chǔ)單元數(shù)組區(qū)順利電性連接。
本發(fā)明的另一目的就是在提供一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，能夠使用現(xiàn)行的曝光工藝，形成與間距縮小的存儲(chǔ)單元數(shù)組電性連接的周邊電路圖案。
本發(fā)明提供一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，此方法提供一基底，其中于基底上已依序形成一柵介電層、一導(dǎo)體層、一停止層、一犧牲層與圖案化的一第一罩幕層，再于第一罩幕層上形成一第一高分子層。接著，以第一高分子層為蝕刻罩幕，移除部分犧牲層、停止層與導(dǎo)體層至露出柵介電層以形成一開口，再移除第一罩幕層與第一高分子層。然后，于開口中形成一介電層，再移除犧牲層以暴露停止層。其后，于基底上形成一第二罩幕層以暴露存儲(chǔ)單元數(shù)組區(qū)，再于第二罩幕層與介電層上形成一第二高分子層。之后，以第二高分子層為蝕刻罩幕，移除部分停止層與導(dǎo)體層至露出柵介電層，再移除第二罩幕層與第二高分子層。此后，于基底上形成一第三罩幕層以定義出周邊圖案區(qū)的圖案，再以第三罩幕層為蝕刻罩幕，移除部分停止層與導(dǎo)體層至露出柵介電層，以于基底上形成復(fù)數(shù)條字符線以及與字符線個(gè)別電性連接的復(fù)數(shù)條周邊電路線，再移除第三罩幕層與介電層。
而且，于上述較佳實(shí)施例中，本發(fā)明亦可以于微影蝕刻工藝中僅蝕刻至露出導(dǎo)體層的表面為止，最后再以停止層為罩幕，一次定義所有的導(dǎo)體層以定義出字符線以及連接字符線的周邊電路圖案(周邊電路線)。
尚且，于上述較佳實(shí)施例中，其中第二罩幕層重疊覆蓋于存儲(chǔ)單元數(shù)組區(qū)的邊緣區(qū)域。此外，于上述較佳實(shí)施例中，此些周邊電路線以間隔交錯(cuò)排列的方式個(gè)別連接于此些字符線的兩端。
由上述可知，由于本發(fā)明在間距縮小工藝中形成罩幕層以重疊覆蓋于存儲(chǔ)單元數(shù)組的邊緣區(qū)域，因此能夠于接續(xù)的蝕刻工藝中保留被覆蓋部分的導(dǎo)體層，以確保后續(xù)形成的周邊電路區(qū)圖案(周邊電路線)能夠與存儲(chǔ)單元數(shù)組區(qū)的字符線電性連接。
而且，由于周邊電路區(qū)的圖案以間隔交錯(cuò)排列的方式連接于字符線的兩端，因此，在形成周邊電路區(qū)的圖案的步驟中，即使是使用現(xiàn)行一般的曝光工藝，亦能夠在存儲(chǔ)單元數(shù)組區(qū)的線寬與線距縮小的情況下，順利的形成與此線寬與線距縮小的存儲(chǔ)單元數(shù)組區(qū)電性連接的周邊電路區(qū)圖案。


圖1A至圖1J所繪示為本發(fā)明較佳實(shí)施例的一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的制造流程的上視圖。
圖2A至圖2J所繪示為本發(fā)明較佳實(shí)施例的一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的制造流程的剖面圖。
附圖標(biāo)號(hào)說明100基底102柵介電層104、104a、104b、104c導(dǎo)體層114介電層106、106a、106b、106c停止層108、108a犧牲層110、116、122罩幕層112、118高分子層 113、120開口
具體實(shí)施例方式
圖1A至圖1J所繪示為本發(fā)明較佳實(shí)施例的一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的制造流程的上視圖，圖2A至圖2J所繪示為本發(fā)明較佳實(shí)施例的一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的制造流程的剖面圖。其中圖2A至圖2J所繪示為圖1A至圖1J的結(jié)構(gòu)沿著I-I切線的剖面圖。
首先，請(qǐng)同時(shí)參照?qǐng)D1A與圖2A，提供一基底100，其中于基底100上依序形成有柵介電層102、導(dǎo)體層104、停止層106、犧牲層108以及圖案化的罩幕層110。其中柵介電層102的材質(zhì)例如是氧化硅，導(dǎo)體層104例如是用以于后續(xù)步驟形成存儲(chǔ)單元數(shù)組的柵極，其材質(zhì)例如是多晶硅或是多晶硅與硅化鎢的復(fù)合層。停止層106的材質(zhì)例如是氧化硅或是氮化硅，而犧牲層108的材質(zhì)例如是多晶硅，且罩幕層110的材質(zhì)例如是光阻材料。
接著，請(qǐng)同時(shí)參照?qǐng)D1B與圖2B，在圖案化的罩幕層110上形成一層高分子層112，其中形成此高分子層112的方法例如是化學(xué)氣相沉積法，并且此高分子層112略共形于圖案化的罩幕層110。
接著，請(qǐng)同時(shí)參照?qǐng)D1C與圖2C，以高分子層112為罩幕，進(jìn)行蝕刻工藝以去除部分的犧牲層108、停止層106與導(dǎo)體層104，以形成犧牲層108a、停止層106a、導(dǎo)體層104a與條狀的開口113，然后將高分子層112移除。
接著，請(qǐng)同時(shí)參照?qǐng)D1D與圖2D，于開口113中形成介電層114，其中介電層114的材質(zhì)例如是氧化硅、氮化硅、有機(jī)化合物薄膜例如是由光阻材料或是底層抗反射材料所形成等，其形成的方法例如是依照所使用材質(zhì)的不同，以旋轉(zhuǎn)涂布法或是化學(xué)氣相沉積法而形成，于開口113中與犧牲層108a上形成一介電材料層(未圖標(biāo))，接著再去除開口113之外的介電材料層以形成介電層114。而且，其中所使用的介電層114較佳為使用與犧牲層108a、停止層106a與介電層104a具有高蝕刻選擇比的材質(zhì)。尚且，犧牲層108a較佳為使用與停止層106a具有高蝕刻選擇比的材質(zhì)。
如圖1A至圖1D所示，其中形成于存儲(chǔ)單元數(shù)組外側(cè)的介電層114于設(shè)計(jì)上具有較寬的寬度，而此處將存儲(chǔ)單元數(shù)組外側(cè)的介電層114設(shè)計(jì)的較寬的原因，在于使后續(xù)形成罩幕層的工藝具有較大的裕度(詳細(xì)后述)。
接著，請(qǐng)同時(shí)參照?qǐng)D1E與圖2E，去除犧牲層108a至露出停止層106a為止，其中去除犧牲層108a的方法例如使用對(duì)犧牲層108a與停止層106a具有高蝕刻選擇比的蝕刻液，以濕式蝕刻法將犧牲層108a蝕刻去除。
接著，請(qǐng)參照?qǐng)D1F與圖2F，于基底100上形成罩幕層116(未圖標(biāo)于圖2F中)，其中罩幕層116的材質(zhì)例如是光阻材料。而且，如圖1F所示，其中此罩幕層116(如圖1F所示的較粗框線)重疊覆蓋于存儲(chǔ)單元數(shù)組的邊緣區(qū)域，亦即是覆蓋于條狀的介電層114的兩端，并沿著介電層114長(zhǎng)方向的走向，部分重疊覆蓋于存儲(chǔ)單元數(shù)組區(qū)外側(cè)的介電層114上。
接著，請(qǐng)同時(shí)參照?qǐng)D1G與圖2G，在罩幕層116與介電層114上形成一層高分子層118，其中形成此高分子層118的方法例如是化學(xué)氣相沉積法，并且此高分子層118略共形于罩幕層116與介電層114。
接著，請(qǐng)同時(shí)參照?qǐng)D1H與圖2H，以高分子層118為罩幕，進(jìn)行蝕刻工藝以去除部分的停止層106a與導(dǎo)體層104a，以形成停止層106b、導(dǎo)體層104b與條狀的開口120。然后再去除高分子層118。
如圖1F至圖1H所示，由于在圖1F所形成的罩幕層116重疊覆蓋于存儲(chǔ)單元數(shù)組的邊緣區(qū)域(亦即是包括預(yù)定形成字符線的兩端)，因此，可以在圖1G與圖1H的蝕刻工藝中保留罩幕層116重疊覆蓋部分下方的導(dǎo)體層104a不被蝕刻，而得以確保后續(xù)形成的周邊電路區(qū)能夠與存儲(chǔ)單元數(shù)組區(qū)的字符線電性連接。而且，由于位于存儲(chǔ)單元數(shù)組區(qū)外側(cè)的介電層114具有較寬的寬度，因此，罩幕層116將能夠較容易沿著介電層114長(zhǎng)方向的走向，部分覆蓋位于存儲(chǔ)單元數(shù)組區(qū)外側(cè)的介電層114上，以確保存儲(chǔ)單元數(shù)組區(qū)之外的導(dǎo)電層能夠于后續(xù)的工藝中完全清除。
接著，請(qǐng)同時(shí)參照?qǐng)D1I與圖2I，于基底100上形成圖案化的罩幕層122(如圖1I的較粗框線所示)，用以定義此存儲(chǔ)單元數(shù)組區(qū)的字符線與周邊電路區(qū)的連接圖案(周邊電路線)。其中此罩幕層122的材質(zhì)例如是光阻材料。
接著，請(qǐng)同時(shí)參照?qǐng)D1J與圖2J，以罩幕層122為罩幕，移除罩幕層122之外的停止層106b、導(dǎo)體層104b以于基底100上形成停止層106c與導(dǎo)體層104c，亦即是在基底100上形成字符線與連接字符線的周邊電路線。值得注意的是，由上述圖1I的罩幕層122圖案與圖1J的停止層106c圖案可知，由于周邊電路線以間隔交錯(cuò)排列的方式個(gè)別連接于字符線的兩端，因此，在形成周邊電路區(qū)的圖案的步驟中，即使是使用現(xiàn)行的曝光工藝，亦能夠在存儲(chǔ)單元數(shù)組區(qū)的線寬與線距縮小的情況下順利的形成周邊電路區(qū)圖案。
而且，于上述本發(fā)明較佳實(shí)施例中，其中于圖1C、圖2C以及圖1H、圖2H的步驟中，于微影蝕刻工藝中移除部分的導(dǎo)體層104(104a)，然而本發(fā)明并不限定于此，本發(fā)明也可以于圖1A至圖1I的微影蝕刻工藝中，僅蝕刻至露出導(dǎo)體層104的表面為止，亦即是不對(duì)導(dǎo)體層104進(jìn)行蝕刻，接著于圖1J的步驟中，先以罩幕層122為罩幕定義停止層106c至露出導(dǎo)體層104表面為止，然后于去除介電層114之后，再以停止層106c為罩幕以定義出字符線以及連接字符線的周邊電路線。
尚且，于上述較佳實(shí)施例中，于圖1J與圖2J中的停止層106c未移除，然而亦可以將圖1J與圖2J中的停止層106c移除。
綜上所述，本發(fā)明至少具有下述的優(yōu)點(diǎn)1.于本發(fā)明較佳實(shí)施例中，由于本發(fā)明在間距縮小工藝中形成第二次的高分子層118之前，形成罩幕層116以重疊覆蓋于存儲(chǔ)單元數(shù)組的邊緣區(qū)域，因此能夠于接續(xù)的蝕刻工藝中保留被覆蓋部分下方的導(dǎo)體層104a以確保后續(xù)形成的周邊電路區(qū)圖案(周邊電路線)能夠與存儲(chǔ)單元數(shù)組區(qū)的字符線電性連接。
2.于本發(fā)明較佳實(shí)施例中，由于周邊電路區(qū)圖案(周邊電路線)以間隔交錯(cuò)的方式連接于字符線的兩端，因此，在形成周邊電路區(qū)的圖案的步驟中，即使是使用現(xiàn)行的曝光工藝，亦能夠在存儲(chǔ)單元數(shù)組區(qū)的線寬與線距縮小的情況下，順利的形成與此線寬與線距縮小的存儲(chǔ)單元數(shù)組區(qū)電性連接的周邊電路區(qū)圖案。
雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許之更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于包括下列步驟提供一基底，其中于該基底上已依序形成一柵介電層、一導(dǎo)體層、一停止層、一犧牲層與圖案化的一第一罩幕層；于該第一罩幕層上形成一第一高分子層；以該第一高分子層為蝕刻罩幕，移除部分該犧牲層、該停止層與該導(dǎo)體層至露出該柵介電層以形成一開口；移除該第一罩幕層與該第一高分子層；于該開口中形成一介電層；移除該犧牲層以暴露該停止層；于該基底上形成一第二罩幕層以暴露該存儲(chǔ)單元數(shù)組區(qū)；于該第二罩幕層與該介電層上形成一第二高分子層；以該第二高分子層為蝕刻罩幕，移除部分該停止層與該導(dǎo)體層至露出該柵介電層；移除該第二罩幕層與該第二高分子層；于該基底上形成一第三罩幕層以定義出該周邊圖案區(qū)的圖案；以該第三罩幕層為蝕刻罩幕，移除部分該停止層與該導(dǎo)體層至露出該柵介電層，以于該基底上形成復(fù)數(shù)條字符線以及與該些字符線個(gè)別電性連接的復(fù)數(shù)條周邊電路線；以及移除該第三罩幕層與該介電層。
2.如權(quán)利要求1所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該第二罩幕層重疊覆蓋于該存儲(chǔ)單元數(shù)組區(qū)的邊緣區(qū)域。
3.如權(quán)利要求1所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該些周邊電路線以間隔交錯(cuò)排列的方式個(gè)別連接于該些字符線的兩端。
4.如權(quán)利要求1所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該犧牲層與該停止層具有不同的蝕刻選擇比。
5.如權(quán)利要求4所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該停止層的材質(zhì)包括氧化硅或是氮化硅。
6.如權(quán)利要求1所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該介電層與該犧牲層、該停止層以及該導(dǎo)體層具有不同的蝕刻選擇比。
7.如權(quán)利要求6所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該介電層的材質(zhì)包括氧化硅、氮化硅或是有機(jī)化合物薄膜。
8.如權(quán)利要求1所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該導(dǎo)體層包括多晶硅層或是由多晶硅與硅化鎢所組成的復(fù)合層。
9.一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于包括下列步驟提供一基底，其中于該基底上已依序形成一柵介電層、一導(dǎo)體層、一停止層、一犧牲層與圖案化的一第一罩幕層；于該第一罩幕層上形成一第一高分子層；以該第一高分子層為蝕刻罩幕，移除部分該犧牲層與該停止層至露出該導(dǎo)體層以形成一開口；移除該第一罩幕層與該第一高分子層；于該開口中形成一介電層；移除該犧牲層以暴露該停止層；于該基底上形成一第二罩幕層以暴露該存儲(chǔ)單元數(shù)組區(qū)；于該第二罩幕層與該介電層上形成一第二高分子層；以該第二高分子層為蝕刻罩幕，移除部分該停止層以暴露出該導(dǎo)體層；移除該第二罩幕層與該第二高分子層；于該基底上形成一第三罩幕層以定義出該周邊圖案區(qū)的圖案；以該第三罩幕層為蝕刻罩幕，移除部分該停止層以暴露出該導(dǎo)體層；移除該第三罩幕層與該介電層；以及以剩余的該停止層為罩幕，移除部分該導(dǎo)體層以暴露該柵介電層，以于該基底上形成復(fù)數(shù)條字符線以及與該些字符線個(gè)別電性連接的復(fù)數(shù)條周邊電路線。
10.如權(quán)利要求9所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該第二罩幕層重疊覆蓋于該存儲(chǔ)單元數(shù)組區(qū)的邊緣區(qū)域。
11.如權(quán)利要求9所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該些周邊電路線以間隔交錯(cuò)排列的方式個(gè)別連接于該些字符線的兩端。
12.如權(quán)利要求9所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該犧牲層與該停止層具有不同的蝕刻選擇比。
13.如權(quán)利要求12所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該停止層的材質(zhì)包括氧化硅或是氮化硅。
14.如權(quán)利要求9所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該介電層與該犧牲層、該停止層以及該導(dǎo)體層具有不同的蝕刻選擇比。
15.如權(quán)利要求14所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該介電層的材質(zhì)包括氧化硅、氮化硅或是有機(jī)化合物薄膜。
16.如權(quán)利要求9所述的于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，其特征在于該導(dǎo)體層包括多晶硅層或是由多晶硅與硅化鎢所組成的復(fù)合層。
全文摘要
一種于間距縮小工藝中整合存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)的方法，此方法于間距縮小工藝中的第二次形成高分子層的步驟之前，形成罩幕層以覆蓋基底并暴露出存儲(chǔ)單元數(shù)組區(qū)，并且，此罩幕層重疊覆蓋于存儲(chǔ)單元數(shù)組區(qū)的邊緣區(qū)域上，使得此存儲(chǔ)單元數(shù)組區(qū)被罩幕層覆蓋區(qū)域下方的導(dǎo)體層能夠通過此罩幕層的遮蔽而不被蝕刻，因而能夠于后續(xù)的工藝中使存儲(chǔ)單元數(shù)組區(qū)與周邊電路區(qū)確實(shí)的電性連接。
文檔編號(hào)H01L21/70GK1534757SQ0312123
公開日2004年10月6日 申請(qǐng)日期2003年3月28日 優(yōu)先權(quán)日2003年3月28日
發(fā)明者陳建維 申請(qǐng)人:旺宏電子股份有限公司