專利名稱：基于等效電路的集成電路電源網絡瞬態(tài)分析求解的方法
技術領域：
基于等效電路的集成電路電源網絡瞬態(tài)分析求解的方法屬于VLSI物理設計領域，尤其設計布局布線領域中RLC電源線/地線網絡瞬態(tài)分析求解技術范疇。
隨著集成電路的制造工藝由目前的深亞微米(DSM)進入到超深亞微米(VDSM)，集成電路的設計規(guī)模也由超大規(guī)模(VLSI)，甚大規(guī)模(ULSI)向G大規(guī)模(GSI)發(fā)展。由于芯片功耗急劇增加及芯片供電電壓不斷降低，使得供電網絡必須提供越來越大的工作電流。同時隨著芯片工作頻率的急劇提高，使得寄生電容、電感對供電網絡影響的日益增大，電源線/地線網絡分析已從較簡單的直流分析轉換為復雜的瞬態(tài)分析。所有這一切使得芯片的安全供電問題成為芯片設計制造過程中最主要的棘手問題之一，也是制約芯片性能和規(guī)模繼續(xù)提高的主要瓶頸之一，因此受到學術和工業(yè)界的空前重視。
由于生產工藝的不斷提高，半導體器件的不斷縮小，連線的密度變得越來越大，使得對布線資源的需求越來越大。同時由于供電網絡需提供越來越大的工作電流，所以供電網絡為了保證每個單元的供電電壓大于最小正常工作電壓，也必須拓寬電源線/地線的寬度，加大了對布線資源的需求。這樣，設計一個占有布線資源盡可能少的安全供電網絡，就成為布線設計階段一個重要的目標。當電路的電源線/地線網絡設計完成后，為了保證每個單元的供電電壓大于最小正常工作電壓，還必須對整個設計進行分析驗證，即對電源線/地線網絡進行瞬態(tài)分析求解。因此一個高效、精確的電源線/地線網絡的瞬態(tài)分析求解器是芯片中供電網絡設計優(yōu)化的基礎，也是電源線網設計正確與否的驗證工具，同時它能夠縮短芯片的設計周期。下面分部分介紹主要相關的背景知識和技術。
針對基于標準單元設計的ASIC電路，其電源線網絡如

圖1、圖2所示。電路通過供電環(huán)線與連在其上的供電軌為標準單元供電，為了保證每個單元的供電電壓大于最小正常工作電壓，一般還要增加一些供電加強總線。
電源線/地線大致成一個網格(Mesh)的網狀拓撲結構，下圖3是一個考慮電阻(R)，電感(L)，電容(C)影響的電源線網絡的RLC電路分析模型。
其中利用分段表示的電流源(PWL)模擬芯片中模塊單元(cell)上隨時間變化的吸納電流值。電源線網絡也就是對這些單元供電，保證每一個單元能夠正常工作。電源線網模擬分析的目的就是求解出所有單元模塊每一個時刻上的電壓值，給電源線網絡的正確性驗證和優(yōu)化提供基礎。
由于單元模塊的吸納電流隨時間連續(xù)變化導致單元模塊電壓的連續(xù)變化，所以電源網絡分析求解是一個瞬態(tài)分析問題。為了便于在時域內進行分析求解，一般須將瞬態(tài)問題轉化為準靜態(tài)分析問題，即設置一個足夠小的時間步長，將一個周期內的瞬態(tài)模擬轉換為足夠多個準靜態(tài)直流求解問題。
準靜態(tài)直流求解問題本質上是一個線性方程組的求解問題。首先根據電路網絡的拓撲結構和基爾霍夫(Kirchhoff)定律，為每一個節(jié)點建立電路方程，將所有的方程聯(lián)立，得到線性方程組。電源線網絡由電容，電感，電阻，電流源和電壓源組成，電源線網絡的線性方程組的系數矩陣具有稀疏、對稱、正定的性質，可以利用現(xiàn)有的一些高效算法直接求解。
綜上，集成電路的電源線網絡瞬態(tài)分析求解過程如下所示(1)選定瞬態(tài)分析的步長并確定所需模擬的總步數，(2)在每一個模擬步驟上，先根據網絡的拓撲結構和基爾霍夫定律，建立電路的線性方程組，再利用方程組的求解算法求解出每個時刻各個節(jié)點的電壓值。
隨著集成電路集成度的日益增加，工藝的逐漸提高，電源線網絡的瞬態(tài)分析求解也變得日益重要和復雜。近來學術界在這方面已經做了很多重要的有突破性的研究工作，其中有多網格法(multi grid)、層次法(hierarchical method)、預優(yōu)共軛剃度法(PreconditionConjugate Gradient-PCG)、層次模型降階法(hierarchical model order reduction)。雖然這些新方法對于大規(guī)模電路的電源網絡的分析有很大進步，但是它們沒有充分考察芯片的電源網絡結構的特性，沒有充分利用供電網絡結構的規(guī)整性，因此大都存在計算速度慢、占用內存多的缺點。為此，針對基于標準單元設計的ASIC電路，考慮其電源網絡的規(guī)整性特點，我們構造并設計實現(xiàn)了精確，高效的基于等效電路的集成電路電源網絡瞬態(tài)分析求解器，在不損失精確性與節(jié)約內存的前提下，大幅度提高了分析求解的速度，擴大了分析求解的芯片規(guī)模，對于處理大規(guī)模的芯片，得到迄今為止最好的結果。
在本發(fā)明中，我們將只與兩個其他節(jié)點聯(lián)結的節(jié)點定義為中間點(Middle Node)，比如N2，N3Ni和Nn；與之相對應，把與多于兩個其他節(jié)點聯(lián)結的節(jié)點定義為交匯點(Cross Node)，如N1和Nn+1節(jié)點。發(fā)明的核心內容就是對于每一條這樣的長鏈，把所有的Middle Node合并到兩端的Cross Node上去，使電路簡化為只由Cross Node組成的等效電路。再求解等效電路的電路方程組得到每一個Cross Node此時刻的電壓后，進一步恢復求解所有的Middle Node此時刻的電壓值。
1.基于等效電路的集成電路電源網絡瞬態(tài)分析求解的方法，含有基于直流分析的對電源線/電線網絡進行瞬態(tài)分析的方法，其特點在于它是一種利用計算機針對專用集成電路(ASIC)的電源線/地線網絡大量含有鏈狀拓撲結構的特點，把鏈路中間節(jié)點的RLC電路的參數R、L、C和電流源等效到這條鏈路兩端節(jié)點上，再對于僅由所有鏈路的兩端節(jié)點構成的等效電路，列出線性方程組，利用現(xiàn)有的方法快速求解出此時刻等效電路的所有鏈路各端點的電壓值，再據此求出所有鏈路中被合并節(jié)點此時刻的電壓值的既快速又節(jié)約計算機內存的方法。
2.根據權利要求1所述的基于等效電路的集成電路電源網絡瞬態(tài)分析求解的方法，其特點在于，它依次含有以下步驟(1)計算機讀入電路的信息文件，文件中包括節(jié)點之間的關聯(lián)結構；節(jié)點之間的電阻值、電感值、電感初始電壓和電流值、電容值、電容初始電壓和電流值以及各個節(jié)點連接的供電模塊單元的隨時間變化的吸納電流波形(利用PWL表示)，據此在計算機內建立電路的信息，并且標記所有中間點(Middle Node)和交匯點(Cross Node)；(2)根據電路的工作周期和需要模擬的周期數，計算機分別讀入相應的時間步長h和總模擬步數M；(3)離散化原始電路中的電容、電感，得到由電阻、電流源組成的電路(3.1)離散化電路中的電容C和電阻L，給定模擬的時間步長，利用梯形差分公式，K+1時刻電容離散化為一個等效電阻 和一個等效電流源2ChVc,k+Ic,k]]>并聯(lián)的模型，Ic,k+1=2ChVc,k+1-(2ChVc,k+Ic,k)---(1),]]>Vc，k，Ic，k，Vc，k+1，Ic，k+1分別代表K和K+1時刻電容上的電壓和電流，其方向保持一致；給定模擬的時間步長，利用梯形差分公式，K+1時刻電感離散化為一個等效電阻 和一個等效電流源h2LVL,k+IL,k]]>并聯(lián)的模型，IL,k+1=h2LVL,k+1+(h2LVL,k+IL,k)---(2),]]>VL，k，IL，k，VL，k+1，IL，k+1分別代表k和k+1時刻電感上的電壓和電流，其方向保持一致；(3.2)根據(3.1)中的離散化過程，建立原始電路的離散化模型；(4)合并所有的中間節(jié)點(Middle Node)，建立由交匯節(jié)點(Cross Node)組成的等效電路(4.1)利用諾頓(Norton)等效定律合并電流源以簡化電路，對于一條含有N+1個節(jié)點的鏈路，從左到右把節(jié)點標記為1到N+1，把鏈路上相鄰節(jié)點i和i+1(1＜i＜N)之間的電阻Ri和K+1時刻離散化電感組成的串聯(lián)電路簡化為由等效電阻 和等效電流源eli，k+1組成的并聯(lián)電路Ri*=2Li/h+Ri---(3),]]>eli,k+1=(h2LiVL,i,k+Ei,k)·2Li/h2Li/h+Ri---(4),]]>Ri、Li分別為節(jié)點i和節(jié)點i+1之間的電阻和電感值；VL，i，k，Ei，k分別為K時刻Li上的電流和電壓值，方向由i+1節(jié)點到i節(jié)點；eli，k+1是等效簡化后的與 并聯(lián)的等效電流源；(4.2)合并節(jié)點i上的對地電流源，在K+1時刻對于節(jié)點i，把模塊單元的吸納電流ei，k+1和離散化電容Ci得到的效電路合并成由電流源eci，k+1和電阻ri并聯(lián)組成的電路eci,k+1=ei,k+1-(2CihVi,k+Ii,k)---(5),]]>ri=h2Ci---(6)]]>Ci分別為節(jié)點i對地的關聯(lián)電容值；Vi，k，Ii，k分別為K時刻節(jié)點i上的電壓值和通過電容的電流值，方向對地；eci，k+1表示由i節(jié)點K+1時刻自身吸納電流和由相應電容離散化得到的等效電流合并后的總電流，按照公式(5)計算得到，電流方向對地；
(4.3)Y型電路向π型電路的等效變換把由三個依次相鄰的節(jié)點與地(GND)組成的Y型電路等效變換為兩個端點與地組成的的π型電路；一般的，設Y電路的三個節(jié)點為x、y、z(接地)，中間節(jié)點為o，Y型電路的結構為端點x、o間由電阻Rx和電流源Ix(方向為o到x)并聯(lián)組成，端點y、o間由電阻Ry和電流源Iy(方向為o到y(tǒng))并聯(lián)組成，端點z、o間由電阻Rz和電流源Iz(方向為o到z)并聯(lián)組成，等效后節(jié)點x、y和z組成的π型電路的結構為節(jié)點x、y之間由等效電阻Rxy和等效電流源Ixy并聯(lián)組成，其中Rxy=RxRy+RxRz+RyRzRz,Ixy=RxIx-RyIyRxy---(7.1),]]>節(jié)點x、z之間由等效電阻Rxz和等效電流源Ixz并聯(lián)組成，其中Rxz=RxRy+RxRz+RyRzRy,Ixz=RzIz-RxIxRxy---(7.2),]]>節(jié)點y、z之間由等效電阻Ryz和等效電流源Iyz并聯(lián)組成，其中Ryz=RxRy+RxRz+RyRzRx,Ixz=RzIz-RyIyRyz---(7.3),]]>因此，流入節(jié)點x的電流大小為Ex=Vy-VxRxy-VxRxz+(RxIx-RyIyRxy)-(RzIz-RxIxRxz)---(8),]]>流入節(jié)點y的電流大小為Ey=Vx-VyRxy-VyRyz-(RxIx-RyIyRxy)-(RzIz-RyIyRyz)---(9),]]>(4.4)并聯(lián)電路的等效變換對兩個節(jié)點之間的并聯(lián)電路作合并簡化變換rtotal=1/(1/rleft+1/rright)---(10),]]>itotal＝ileft+iright——(11)，rleft，rright，ileft，iright，分別表示兩個電阻和電流源的大??；rtotal，itotal分別表示合并后的總電阻和總電流源的大小；
(4.5)合并Middle Node，簡化得到最終的等效電路反復利用上面的原理和步驟，合并每條鏈路的中間節(jié)點(Middle Node)，得到每條鏈路的π型等效電路，對于一條含有N+1個節(jié)點的鏈路(從左向右標記為1到N+1)，最終的π型等效電路結構如下端點1，N+1間等效電阻 和等效電流源 (方向N+1到1)并聯(lián)；端點1，GND間等效電阻 和等效電流源 (方向1到GND)并聯(lián)；端點N+1，GND間等效電阻 和等效電流源 (方向N+1到GND)并聯(lián)；最終將電路簡化為只有交匯結點(Cross Node)組成的簡化的等效電路；(5)據基爾霍夫(Kirchhoff)定律建立由步驟(4.5)得到的等效電路的節(jié)點電壓方程組G·V→=I→]]>，從而得到只與電路結構和電阻有關的稀疏系數矩陣G；(6)始化模擬，令步驟計數器K＝0，由每一個節(jié)點的PWL波形圖得到各個節(jié)點的初始電壓值(此值應該等于各個節(jié)點關聯(lián)電容的初始電壓值)，由此構建 (7)若K＞M，則結束模擬；否則執(zhí)行以下步驟(8)通過每一個節(jié)點的PWL波形提取K+1步驟時刻各個節(jié)點供電模塊單元的吸納電流，計算得到K+1時刻方程組右邊的電流向量 帶入由步驟(5)得到的線性方程組G·V→k+1=I→k+1]]>此步驟根據每一個節(jié)點的供電模塊單元吸納電流的PWL波形，提取此時刻它們的電流值大小，然后利用 根據公式(1)(2)(4)(5)(7)(11)合并由電容、電感離散化然后經過等效變換得到等效電流的大小，最終求出每一個交匯節(jié)點此時刻的等效吸納電流，構成向量 (9)用現(xiàn)有方法求解方程組G·V→k+1=I→k+1,]]>得到K+1時刻交匯節(jié)點的電壓值向量 (10)恢復求解每一個中間節(jié)點此時刻的電壓值E1,k+1=Vn+1,k+1-V1,k+1R1,n+1equiv+I1,n+1,k+1equiv-I1,k+1equiv-V1,k+1R1equiv,]]>V1，k+1，Vn+1，k+1為K+1時刻兩個交匯點的電壓值，然后由節(jié)點i從2到N，求出此鏈路所有中間節(jié)點的K+1時刻的電壓值Vi,k+1=Vi-1,k+1+Ri-1*(Ei-1,k+1-eli-1,k+1),]]>Ei,k+1=Ei-1,k+1+Vi,k+1ri+eci,k+1,]]>
Vi，k+1表示i節(jié)點在K+1步的電壓，i∈[1，n+1]； 表示i節(jié)點與節(jié)點i+1之間的電阻，Ri*=2Li/h+Ri;]]>ri表示由電容i離散化得到的等效電阻，ri＝h/2Ci；eli，k+1表示由電感i離散化后得到的等效電流，再經過Norton等效變換后所得到的電流離散化得到的電流值，由公式(4)求得，方向由節(jié)點i+1到節(jié)點i；eci，k+1表示由i節(jié)點K+1時刻自身吸納電流和由相應電容離散化得到的等效電流合并后的總電流，按照公式(6)計算得到，電流方向由節(jié)點i到地；Ei，k+1表示K+1步流入i節(jié)點的電流值，方向由節(jié)點i+1到節(jié)點i；(11)輸出保存K+1時刻的所有節(jié)點的電壓值，置K＝K+1，轉到步驟(7)，進行下一步模擬過程。
實驗證明，本發(fā)明所提出的方法在滿足精度的情況下不僅速度快，而且可節(jié)省計算機的內存從而擴大能夠求解芯片的規(guī)模。
圖2基于標準單元設計的ASIC電路供電網絡示意圖，1-供電軌，2-電源加強總線，3-地線加強總線，4-標準單元，5-地線軌，6-電源環(huán)線，7-地線環(huán)線。
圖3電源線網絡的RLC分析模型。
圖4電源線網絡中常見的RLC鏈狀電路。
圖5電容、電感的離散化模型，1-K+1時刻電容的離散化模型，2-K+1時刻電感的離散化模型。
圖6RLC鏈路離散化前的模型。
圖7RLC鏈路離散化后的模型。
圖8諾頓(Norton)等效定律，1-變換前，2-變換后。
圖9合并電流源，1-合并前，2-合并后。
圖10利用Norton定律簡化后的鏈路。
圖11Y型電路向π型電路的等效變換，1-變換前，2-變換后。
圖12并聯(lián)電路的等效變換，1-變換前，2-變換后。
圖13從鏈路的一端開始作Y型電路向π型電路的等效變換。
圖14作并聯(lián)電路的等效變換。
圖15繼續(xù)作Y型電路向π型電路的等效變換。
圖16一條鏈路簡化后最終的等效電路。
圖17根據PWL波形提取(K+1)h時刻吸納電流值。
圖188×8的測試例子，*表示Cross Node，·表示Middle Node，外層粗線表示電源供電軌道，內層細線表示供電線網。
圖19測試例子內的一個鏈路例圖。
圖20例圖的離散化模型。
圖21利用諾頓(Norton)定律以及合并電流源的方法簡化電路。
圖22鏈路簡化后最終的等效電路。
圖238×8測試例子最終的等效模型。
圖24本發(fā)明的程序流程框圖。
現(xiàn)結合圖(4)對本發(fā)明按照一下步驟進行詳述1.讀入電路信息文件，建立原始電路結構這是一個輸入過程，將原始電路的描述文件讀入，文件中包括節(jié)點之間的關聯(lián)結構；節(jié)點之間的電阻值、電感值、電容值以及各個節(jié)點連接的供電模塊單元的隨時間變化的吸納電流大小。據此在計算機內建立電路的信息，并且標記所有中間點(Middle Node)和交匯點(Cross Node)。
2.設定模擬的時間步長h，模擬的總步數N此步驟設定模擬的參數，時間步長h和總步數M。時間步長h的設定要根據電路工作周期；總步數的設定取決于需要模擬的工作周期數。
3.離散化電容、電感得到由電阻，電流源，電壓源組成的電路由于電容、電感的存在，需要利用時間步長和差分公式進行離散化過程。下面介紹電容、電感的離散化過程。
3.1 電容，電感的離散化給定模擬的時間步長，根據向后差分的梯形公式電容Ic,k+1=2chVc,k+1-(2chVc,k+Ic,k)---(1)]]>電感IL,k+1=h2LVL,k+1+(h2LVL,k+IL,k)---(2)]]>電容、電感都可以被離散化為一個電阻和電流源并聯(lián)的等效模型。如圖5所示Vc，k，Ic，k，Vc，k+1，Ic，k+1分別代表k和k+1時刻電容上的電壓和電流，其方向如圖5中符號和箭頭標志。
VL，k，IL，k，VL，k+1，IL，k+1分別代表k和k+1時刻電感上的電壓和電流，其方向如圖5中符號和箭頭標志。
C和L分別代表電容和電感的值，h代表所選取的模擬時間步長。
這樣，原始電路被離散化為由電阻、電流源、電壓源組成的等效電路。
3.2 電路中電路鏈的離散化模型其中如圖4中的RLC鏈變換為如下模型，見圖64.合并所有Middle Node，建立由Cross Node組成的等效電路這是本發(fā)明的核心部分，就是將所有的Middle Node合并到兩端的CrossNode，得到簡化的等效電路。下面給予詳細的介紹。
4.1 利用諾頓(Norton)等效定律和合并電流源的方法簡化電路在圖5的基礎上利用Norton定律，將電路鏈中的局部電路作如圖8的變換。Ri*=2Li/h+Ri---(3)]]>eli,k+1=(h2LiVL,i,k+Ei,k)·2Li/h2Li/h+Ri---(4)]]>4.2 合并電流源，如圖9所示。eci,k+1=ei,k+1-(2CihVi,k+Ii,k)---(5)]]>ri=h2Ci---(6)]]>經過上述兩個步驟，得到如圖10的電路模型。
圖10中字母的意義如下Vi，k+1表示i節(jié)點在k+1步的電壓，i∈[1，n+1] 表示i節(jié)點與節(jié)點i+1之間的電阻，Ri*=2Li/h+Ri]]>ri表示由電容i離散化得到的等效電阻，ri＝h/2Cieli，k+1表示由電感i離散化后得到的等效電流，再經過Norton等效變換后得到的電流值，由公式(4)求得，方向如圖10箭頭所示。
eci，k+1表示由i節(jié)點k+1時刻自身吸納電流和由相應電容離散化得到的等效電流合并后的總電流，按照公式(5)計算得到，電流方向如圖10箭頭所示。
Ei，k+1表示k+1步流入i節(jié)點的電流值，方向如圖10中箭頭所示。
4.3 Y型電路向π型電路的等效變換一般的，對于一個Y型電路，我們可以有圖11所示的變換其中 Ea=Vb-VaRab-VaRac+(RaIaRab-RbIbRab)-(RcIcRac-RaIaRac)---(8)]]>Eb=Va-VbRab-VbRbc-(RaIaRab-RbIbRab)-(RcIcRbc-RbIbRbc)---(9)]]>4.4 并聯(lián)電路的等效變換，見圖12rtotal=1/(1/rleft+1/rright)---(10)]]>itotal＝ileft+iright——(11)4.5 合并Middle Node，簡化得到最終的等效電路反復利用上面的變換，最終一條電路鏈可以簡化為圖16所示的等效電路。下面詳細描述其過程(圖示中省去公式的標注)。
從鏈的開始，把一個Y型電路部分變換成π型電路，如圖13中圓框所示的部分。
然后合并并聯(lián)電路部分，如圖14中小圓框所示的部分。
得到如圖15的電路后，繼續(xù)作Y型電路向π型電路的等效變換。
重復以上的步驟，直到將鏈路簡化為最終如下圖16的等效電路。
這樣中間節(jié)點(Middle Node)全部被合并，電路被簡化為只由交匯點(Cross Node)組成的等效電路。
5.得到等效電路的電路方程組的稀疏矩陣G從公式(1)(2)(3)(6)(7)(10)(11)中我們可以看出，由電容和電感離散化等效電阻只與電容，電感以及設定的步長有關。由于這三個參數在動態(tài)模擬分析的時候不會變化，所以離散化后的電路中所有電阻的值不會改變。
根據基爾霍夫建立的電路方程組形如G·V→=I→]]>，其中G為稀疏矩陣，只與電導(電阻的倒數)和電路的結構有關，因此只需求得一次即可。
6.初始化模擬，置步驟計數器K＝0。由每一個節(jié)點的PWL波形圖得到各個節(jié)點的初始電壓值(此值應該等于各個節(jié)點關聯(lián)電容的初始電壓值)，由此構建 7.若K＞M，則結束模擬；否則執(zhí)行以下步驟。
8.提取K+1步驟時刻每一個單元的吸納電流，并且通過計算得到電流向量 根據每一個單元的吸納電流PWL波形，然后利用 根據步驟(4)以及公式(1)(2)(4)(5)(7)(11)合并由電容、電感離散化然后經過等效變換得到等效電流的大小，最終計算求出每一個交匯節(jié)點此時刻的等效吸納電流，得到K+1時刻方程組右邊的電流向量 帶入由步驟(5)得到的線性方程組G·V→k+1=I→k+1.]]>由于單元的吸納電流隨時間變化，提取K+1步驟時刻的吸納電流的大小過程可以利用(K+1)h為當前時刻，然后根據每一個單元相應的PWL參數，得到其相應的吸納電流值，具體過程如圖17所示。
9.解方程組，得到K+1步驟時刻所有Cross Node的電壓值 求解系數矩陣具有稀疏、對稱、正定性質的線性方程組，目前有很多已有的高效成熟的算法。我們采用的是預優(yōu)共軛剃度法(PCG，Precondition Conjugate Gradient)中的一種基于不完全喬萊斯基分解預優(yōu)矩陣的共軛剃度法ICCG(Incomplete Cholesky Conjugate Gradient)。求解完畢后，得到此時刻每一個Cross Node的電壓值，利用向量 表示。
10.恢復求解每一個Middle Node此時刻的電壓值在得到所有Cross Node此步驟時刻的電壓后，根據下面的公式和過程逐一恢復求解兩個Cross Node之間的Middle Node此步驟時刻的電壓值，達到對所有節(jié)點模擬分析的目的。利用下面的過程和公式實現(xiàn)E1,k+1=Vn+1,k+1-V1,k+1R1,n+1equiv+I1,n+1,k+1equiv-I1,k+1equiv-V1,k+1R1equiv;---(12)]]>由j從2到NVj,k+1=Vj-1,k+1+Rj-1*(Ej-1,k+1-elj-1,k+1);---(13)]]>Ej,k+1=Ej-1,k+1+Vj,k+1rj+ecj,k+1;---(14)]]>至此，恢復計算出兩個交匯節(jié)點(Cross Node)之間的中間節(jié)點(Middle Node)此刻的電壓值。
11.輸出保存第K+1步的節(jié)點電壓值，此步驟模擬分析完畢。置K＝K+1，進行下一步模擬。
此8×8的例子俯視圖(18)，圖中的每一個點(標記為*或者·)表示電路中的工作單元(cell)，也就是我們所要分析模擬的節(jié)點，它們對地有吸納電流和關聯(lián)電容。每一條連線上有電阻和電感，如下面的局部放大圖所示。在此例子中，我們利用外面的一個供電環(huán)來代表供電電源，它可以邏輯的被看成一個節(jié)點。根據上部分的定義，顯然標記為(·)為的Middle Node，標記為(*)為的Cross Node。圖中圓框內是兩個Cross Node點中間的部分，其實際電路如圖(19)所示，下面的說明主要將圍繞著這段局部電路來說明，其他部分以此類推。
1.讀入電路信息文件，文件中包括節(jié)點之間的關聯(lián)結構；節(jié)點之間的電阻值、電感值、電感初始電壓和電流值、電容值、電容初始電壓和電流值以及各個節(jié)點連接的供電模塊單元的隨時間變化的吸納電流波形(利用PWL表示)。據此在計算機內建立電路的信息，并且標記所有中間點(Middle Node)和交匯點(Cross Node)。
2.設定模擬的時間步長h＝T/120，T為電路的工作周期。模擬的總步數M＝240，相當于模擬兩個周期3.根據3.1和3.2的過程離散電路。例圖中的鏈路變換為如圖(20)模型。
4.合并所有中間節(jié)點(Middle Node)，建立由交匯節(jié)點(Cross Node)組成的等效電路利用4.1和4.2的過程中諾頓(Norton)等效定律和合并電流源的方法簡化電路，得到如圖(21)的電路模型利用4.3、4.4和4.5過程簡化鏈路，形成最終的等效電路，如圖(22)所示。
對所有的鏈路，作以上的過程。合并所有的Middle Node，得到僅僅由Cross Node組成的等效電路。把原來65個點簡化為17個點，大幅度的縮小電路規(guī)模，從而提高求解速度以及降低內存需求。如圖(23)所示。
5.得到等效電路的電路方程組的稀疏矩陣G，根據圖(21)的電路結構和其中的電阻值，構造方程組的稀疏矩陣G。
6.始化模擬，令步驟計數器K＝0。由每一個節(jié)點的PWL波形圖得到各個節(jié)點的初始電壓值(此值應該等于各個節(jié)點關聯(lián)電容的初始電壓值)，由此構建 7.若K＞M，則結束模擬，否則執(zhí)行以下步驟。
8.提取K+1步驟時刻每一個單元的吸納電流，并且得到電流向量 根據時間參數(K+1)h，提取每一個供電節(jié)點此時刻的吸納電流值，然后根據(4.3)、(4.4)和(4.5)的過程以及公式(1)(2)(4)(5)(7)(11)，計算每一個Cross Node的等效關聯(lián)電流值，然后合并得到電流向量 建立電路線性方程組G·V→k+1=I→k+1]]>9.利用ICCG方法求解方程組，得到K+1時刻圖22中所有交匯節(jié)點(Cross Node)的電壓值 10.恢復求解每一個Middle Node此時刻的電壓值在得到所有Cross Node此時刻的電壓以后，恢復求解所有Middle Node此時刻的電壓值，達到分析所有節(jié)點的目的。
11.輸出保存此時刻節(jié)點電壓到輸出文件。此步驟的模擬結束，K＝K+1，開始下一步的模擬。
由于電源線網絡與地線網絡的分析求解是類似的，所以本發(fā)明僅給出電源線網絡的分析求解方法。本發(fā)明同樣適用于地線網絡的分析求解。
本方法是在CPU450M，內存2G的Sun Solaris V880工作站上模擬測試運行的，全部代碼利用C語言編寫，編譯器為GNU gcc 2.95.1版本。
本發(fā)明在滿足精度的前提下，不僅快速而且利用內存小，適用于更大規(guī)模芯片的測試。
權利要求
1.基于等效電路的集成電路電源網絡瞬態(tài)分析求解的方法，含有基于直流分析的對電源線/電線網絡進行瞬態(tài)分析的方法，其特點在于它是一種利用計算機針對專用集成電路(ASIC)的電源線/地線網絡大量含有鏈狀拓撲結構的特點，把鏈路中間節(jié)點的RLC電路的參數R、L、C和電流源等效到這條鏈路兩端節(jié)點上，再對于僅由所有鏈路的兩端節(jié)點構成的等效電路，列出線性方程組，利用現(xiàn)有的方法快速求解出此時刻等效電路的所有鏈路各端點的電壓值，再據此求出所有鏈路中被合并節(jié)點此時刻的電壓值的既快速又節(jié)約計算機內存的方法。
2.根據權利要求1所述的基于等效電路的集成電路電源網絡瞬態(tài)分析求解的方法，其特點在于，它依次含有以下步驟(1)計算機讀入電路的信息文件，文件中包括節(jié)點之間的關聯(lián)結構；節(jié)點之間的電阻值、電感值、電感初始電壓和電流值、電容值、電容初始電壓和電流值以及各個節(jié)點連接的供電模塊單元的隨時間變化的吸納電流波形(利用PWL表示)，據此在計算機內建立電路的信息，并且標記所有中間點(Middle Node)和交匯點(Cross Node)；(2)根據電路的工作周期和需要模擬的周期數，計算機分別讀入相應的時間步長h和總模擬步數M；(3)離散化原始電路中的電容、電感，得到由電阻、電流源組成的電路(3.1)離散化電路中的電容C和電阻L，給定模擬的時間步長，利用梯形差分公式，K+1時刻電容離散化為一個等效電阻 和一個等效電流源2ChVc,k+Ic,k]]>并聯(lián)的模型，Ic,k+1=2ChVc,k+1-(2ChVc,k+Ic,k)---(1),]]>Vc，k，Ic，k，Vc，k+1，Ic，k+1分別代表K和K+1時刻電容上的電壓和電流，其方向保持一致；給定模擬的時間步長，利用梯形差分公式，K+1時刻電感離散化為一個等效電阻 和一個等效電流源h2LVL,k+IL,k]]>并聯(lián)的模型，IL,k+1=h2LVL,k+1+(h2LVL,k+IL,k)---(2),]]>VL，k，IL，k，VL，k+1，IL，k+1分別代表k和k+1時刻電感上的電壓和電流，其方向保持一致；(3.2)根據(3.1)中的離散化過程，建立原始電路的離散化模型；(4)合并所有的中間節(jié)點(Middle Node)，建立由交匯節(jié)點(Cross Node)組成的等效電路(4.1)利用諾頓(Norton)等效定律合并電流源以簡化電路，對于一條含有N+1個節(jié)點的鏈路，從左到右把節(jié)點標記為1到N+1，把鏈路上相鄰節(jié)點i和i+1(1＜i＜N)之間的電阻Ri和K+1時刻離散化電感組成的串聯(lián)電路簡化為由等效電阻 和等效電流源eli，k+1組成的并聯(lián)電路Ri*=2Li/h+Ri---(3),]]>eli,k+1=(h2LiVL,i,k+Ei,k)·2Li/h2Li/h+Ri---(4),]]>Ri、Li分別為節(jié)點i和節(jié)點i+1之間的電阻和電感值；VL，i，k，Ei，k分別為K時刻Li上的電流和電壓值，方向由i+1節(jié)點到i節(jié)點；eli，k+1是等效簡化后的與 并聯(lián)的等效電流源；(4.2)合并節(jié)點i上的對地電流源，在K+1時刻對于節(jié)點i，把模塊單元的吸納電流ei，k+1和離散化電容Ci得到的效電路合并成由電流源eci，k+1和電阻ri并聯(lián)組成的電路eci,k+1=ei,k+1-(2CihVi,k+Ii,k)---(5),]]>ri=h2Ci---(6)]]>Ci分別為節(jié)點i對地的關聯(lián)電容值；Vi，k，Ii，k分別為K時刻節(jié)點i上的電壓值和通過電容的電流值，方向對地；eci，k+1表示由i節(jié)點K+1時刻自身吸納電流和由相應電容離散化得到的等效電流合并后的總電流，按照公式(5)計算得到，電流方向對地；(4.3)Y型電路向π型電路的等效變換把由三個依次相鄰的節(jié)點與地(GND)組成的Y型電路等效變換為兩個端點與地組成的的π型電路；一般的，設Y電路的三個節(jié)點為x、y、z(接地)，中間節(jié)點為o，Y型電路的結構為端點x、o間由電阻Rx和電流源Ix(方向為o到x)并聯(lián)組成，端點y、o間由電阻Ry和電流源Iy(方向為o到y(tǒng))并聯(lián)組成，端點z、o間由電阻Rz和電流源Iz(方向為o到z)并聯(lián)組成，等效后節(jié)點x、y和z組成的π型電路的結構為節(jié)點x、y之間由等效電阻Rxy和等效電流源Ixy并聯(lián)組成，其中Rxy=RxRy+RxRz+RyRzRz,Ixy=RxIx-RyIyRxy---(7.1),]]>節(jié)點x、z之間由等效電阻Rxz和等效電流源Ixz并聯(lián)組成，其中Rxz=RxRy+RxRz+RyRzRy,Ixz=RzIz-RxIxRxy---(7.2),]]>節(jié)點y、z之間由等效電阻Ryz和等效電流源Iyz并聯(lián)組成，其中Ryz=RxRy+RxRz+RyRzRx,Ixz=RzIz-RyIyRyz---(7.3),]]>因此，流入節(jié)點x的電流大小為Ex=Vy-VxRxy-VxRxz+(RxIx-RyIyRxy)-(RzIz-RxIxRxz)---(8),]]>流入節(jié)點y的電流大小為Ey=Vx-VyRxy-VyRyz-(RxIx-RyIyRxy)-(RzIz-RyIyRyz)---(9),]]>(4.4)并聯(lián)電路的等效變換對兩個節(jié)點之間的并聯(lián)電路作合并簡化變換rtotal=1/(1/rleft+1/rright)---(10),]]>itotal＝ileft+iright——(11)，rleft，rright，ileft，iright，分別表示兩個電阻和電流源的大??；rtotal，itotal分別表示合并后的總電阻和總電流源的大??；(4.5)合并Middle Node，簡化得到最終的等效電路反復利用上面的原理和步驟，合并每條鏈路的中間節(jié)點(Middle Node)，得到每條鏈路的π型等效電路，對于一條含有N+1個節(jié)點的鏈路(從左向右標記為1到N+1)，最終的π型等效電路結構如下端點1，N+1間等效電阻 和等效電流源 (方向N+1到1)并聯(lián)；端點1，GND間等效電阻 和等效電流源 (方向1到GND)并聯(lián)；端點N+1，GND間等效電阻 和等效電流源 (方向N+1到GND)并聯(lián)；最終將電路簡化為只有交匯結點(Cross Node)組成的簡化的等效電路；(5)據基爾霍夫(Kirchhoff)定律建立由步驟(4.5)得到的等效電路的節(jié)點電壓方程組G·V→=I→]]>，從而得到只與電路結構和電阻有關的稀疏系數矩陣G；(6)始化模擬，令步驟計數器K＝0，由每一個節(jié)點的PWL波形圖得到各個節(jié)點的初始電壓值(此值應該等于各個節(jié)點關聯(lián)電容的初始電壓值)，由此構建 (7)若K＞M，則結束模擬；否則執(zhí)行以下步驟(8)通過每一個節(jié)點的PWL波形提取K+1步驟時刻各個節(jié)點供電模塊單元的吸納電流，計算得到K+1時刻方程組右邊的電流向量 帶入由步驟(5)得到的線性方程組G·V→k+1=I→k+1]]>此步驟根據每一個節(jié)點的供電模塊單元吸納電流的PWL波形，提取此時刻它們的電流值大小，然后利用 根據公式(1)(2)(4)(5)(7)(11)合并由電容、電感離散化然后經過等效變換得到等效電流的大小，最終求出每一個交匯節(jié)點此時刻的等效吸納電流，構成向量 (9)用現(xiàn)有方法求解方程組G·V→k+1=I→k+1,]]>得到K+1時刻交匯節(jié)點的電壓值向量 (10)恢復求解每一個中間節(jié)點此時刻的電壓值E1,k+1=Vn+1,k+1-V1,k+1R1,n+1equiv+I1,n+1,k+1equiv-I1,k+1equiv-V1,k+1R1equiv,]]>V1，k+1，Vn+1，k+1為K+1時刻兩個交匯點的電壓值，然后由節(jié)點i從2到N，求出此鏈路所有中間節(jié)點的K+1時刻的電壓值Vi,k+1=Vi-1,k+1+Ri-1*(Ei-1,k+1-eli-1,k+1),]]>Ei,k+1=Ei-1,k+1+Vi,k+1ri+eci,k+1,]]>Vi，k+1表示i節(jié)點在K+1步的電壓，i∈[1，n+1]； 表示i節(jié)點與節(jié)點i+1之間的電阻，Ri*=2Li/h+Ri;]]>ri表示由電容i離散化得到的等效電阻，ri＝h/2Ci；eli，k+1表示由電感i離散化后得到的等效電流，再經過Norton等效變換后所得到的電流離散化得到的電流值，由公式(4)求得，方向由節(jié)點i+1到節(jié)點i；eci，k+1表示由i節(jié)點K+1時刻自身吸納電流和由相應電容離散化得到的等效電流合并后的總電流，按照公式(6)計算得到，電流方向由節(jié)點i到地；Ei，k+1表示K+1步流入i節(jié)點的電流值，方向由節(jié)點i+1到節(jié)點i；(11)輸出保存K+1時刻的所有節(jié)點的電壓值，置K＝K+1，轉到步驟(7)，進行下一步模擬過程。
全文摘要
基于等效電路的集成電路電源網絡瞬態(tài)分析求解的方法屬于VLSI物理設計中布局布線設計領域，其特征在于它是一種利用計算機針對專用集成電路(ASIC)的電源線/地線網絡大量含有鏈狀拓撲結構的特點，把鏈路中間節(jié)點的RLC電路的參數R、L、C和電流源等效到這條鏈路兩端節(jié)點上，再對于僅由所有鏈路兩端節(jié)點構成的等效電路，列出線性方程組，利用現(xiàn)有的方法快速求解出此時刻等效電路的所有鏈路各端點的電壓值，再據此求出所有鏈路中被合并節(jié)點此時刻的電壓值的方法。它具有快速，節(jié)省內存的優(yōu)點，可擴大能夠處理的芯片的規(guī)模，而且精確度也滿足要求。
文檔編號H01L21/82GK1431704SQ03104770
公開日2003年7月23日 申請日期2003年2月28日 優(yōu)先權日2003年2月28日
發(fā)明者洪先龍, 蔡懿慈, 潘著, 洛祖瑩, 傅靜靜, 譚向東 申請人:清華大學