專利名稱：具金屬－絕緣體－金屬電容器之集成半導體產品的制作方法
技術領域：
本發(fā)明系相關于一種具有互連以及一金屬-絕緣體-金屬電容器之集成半導體產品，本發(fā)明系特別相關于具有包括鋁以作為一必要結構成分的互連的一集成半導體產品。
在BIPOLAR、BICMOS、以及CMOS技術中的高頻電路，其系需要具有一高電壓線性(voltage linearity)、準確之可設定電容值、以及特別是低寄生電容值的集成電容器，但該等已經被使用至今的已知MOS或MIS電容器，則是由于電壓感應之空間電荷區(qū)域(voltage-induced space charge regions)而具有一不令人滿意的電壓線性，并且距基板之短距離亦要承擔眾多的寄生電容值。
這些困難系可以藉由使用已知為金屬-絕緣體-金屬電容器(MIM電容器)者而加以避免，該MIM電容器系通常被配置于兩個金屬層之間，并且因此而位于距基板較大的距離，而且，盡可能的，這些金屬-絕緣體-金屬電容器應該在既存之不改變以及影響相鄰互連之情形下所進行的多層金屬化概念中進行集成。
前述的方法，正如已經出版之專利文件US 5,946,567，歐洲專利申請第EP 0 800 217 A1號以及第EP 1 130 654 A1號，以及文章“HighDensity Metal Insulator Metal Capacitors Using PECVD Nitridefor Mixed Signal and RF Circuits”IITC，pp.245-247，IEEE(1999)by Kar-Roy et al.中所舉的例子一樣，系使用材質二氧化硅及/或氮化硅，以作為介電質，而這些材質系于微電子學產業(yè)中已被充分地進行特征描繪并為已知。然而，這些材質的介電常數k并不特別的高，大約介于四至七之間，更甚者，由于使用多層金屬化，它們必須利用電漿(PECVD)程序來進行沉積，而且，這些程序系典型地藉由高沉積率，但也藉由高缺陷密度以及較低的層品質而具有區(qū)別性，因此，在電漿程序中，其系實際上不可能產生具有一可再現之厚度以及足夠品質之小于60nm的層。
另外，在上述所引用之集成概念中，該上部電極系藉由一上部電極蝕刻的幫助而加以圖案化，并且該上部電極蝕刻系必須停止在該電容器之該介電質之中，所以，為了這個理由，這些程序系絕對必須包括具有至少60nm之一足夠厚度的一介電層。
用于制造根據已知技術的一MIM電容器的開始點系為顯示于第4圖中之該堆疊。在此例子中，一Ti黏膠層2、一Al互連3、以及一Ti/TiN抗反射涂覆(ARC)層5系被沉積于一基板1之上，此堆疊系同時具有一第一電極的功能，一介電層6系被施加至此堆疊，而沉積于該介電層6之上的是，第二電極的金屬堆疊，其系包括二TiN(Ti)層8、10以及位于其間的一Al層9。第5圖系顯示該第二電極8、9、10以及該介電質6已經進行圖案化后之一程序階段，正如可由蝕刻邊緣16看出，在該第二電極8、9、10之外的區(qū)域中的該介電質6系在此做為一蝕刻停止。
此型態(tài)之已知電容器的表面積比電容值(surfacearea-specificcapacitance)系大約在1fF/μm2，然而，對于未來的高頻應用而言，將會需要此電阻值的倍數。而由于一電容器的該表面積比電容值乃是實質上藉由該介電質分開層的厚度以及該介電常數所加以決定，因此，一電容器的該表面積比電容值乃可以藉由使用具有一高介電常數(＞8)的介電質而加以增加，再者，較60nnm薄的絕緣層系亦可以導致表面積比電容值的增加。
以前述之已知技術作為基礎，本發(fā)明作為基礎的目的系在于提供一具有互連以及一金屬-絕緣體-金屬電容器之已獲得改善的集成半導體產品，以及敘述其制造的方法。
此目的系藉由如權利要求第1項所述之一集成半導體產品以及權利要求第11項所述之方法所加以達成，而本發(fā)明更進一步之具有優(yōu)勢的構型以及構想系敘述于附屬權利要求、敘述以及所附圖
式之中。
本發(fā)明系提供一種具有互連之集成半導體產品，該互連系包括鋁，以作為一必要結構成分，以及該半導體產品系具有至少一金屬-絕緣體-金屬電容器，而該電容器系包括一第一電極，一介電層，以及一第二電極。該介電層系被配置在位于該第一電極之上且位于一介電輔助層中的一開口之中。
再者，本發(fā)明系提供一種制造具有互連以及至少一金屬-絕緣體-金屬電容器之一集成半導體產品的方法，其中該互連系包括鋁，以作為一必要結構成分，而該電容器系包括一第一電極，一介電層，以及一第二電極。該方法系包括下列步驟
(a)將該第一電極產生于一層之中，而該層系亦被作為該互連之一層；(b)施加一介電輔助層；(c)在該介電輔助層位于該第一電極上方的位置形成開口；(d)產生該電容器之該介電層；以及(e)產生該第二電極。
在此所提出的概念系特別地，雖然不是專門地，適合于具有薄介電質的MIM電容器其在不重大改變其它金屬軌道之可靠度之情形下的集成，而該等其它金屬軌道的可靠性系實質上維持未受到改變，因為，特別是，在該等其它金屬軌道之上并沒有該介電電容器的剩余。再者，根據本發(fā)明之方法于執(zhí)行個別程序步驟方面相對而言并不嚴苛，并且，于選擇材質以及其厚度上允許較大的自由度，特別地是，根據本發(fā)明的方法所具有的優(yōu)點是，相較于已知技術，通孔蝕刻系可以簡單許多的方式加以進行，因為其不需要蝕刻穿透在該金屬軌道上方的剩余介電電容器層。
該金屬絕緣體-金屬電容器系具有一第一電極，其系形成于互連的一金屬層之中。而由于該介電中間層以及該第二電極的該金屬化層可以維持為薄的，因此該金屬絕緣體-金屬電容器可以在不比既存藉由被動半導體產品來制造一集成半導體產品的概念更為困難的情形下進行集成。
該金屬絕緣體-金屬電容器系方便地藉由施加互連的一金屬層至一基板而加以制造，此層亦可包括，特別是，一襯層以及一ARC層，然后，一介電輔助層系被沉積于互連的該金屬層之上，其系作為一部份犧牲層，而不作用為一MIM介電質，但更確切的是，其系變成將被接續(xù)地施加之該金屬間介電質(IMD)的部份。已知的微影以及蝕刻方法系被用于移除該介電輔助層打算集成一MIM電容器之位置的部分，而在此例子中，其特別較佳地是，若一相對應的蝕刻可選擇性地停止在該下部電極的話。再者，由可依需要進行選擇并且具有任何所需厚度的材質所制成的一介電層，其系沉積于該相對應圖案化之表面之上，接著，形成該第二電極的材質系加以施加并適當地圖案化。
此系打開了藉由ALD(atomic layer deposition，原子層沈積)沉積一極薄之介電層的可能性。特別地是，若該基板在打開該犧牲層之后接著于一含氧的周圍環(huán)境中輕微地進行表面氧化的話，則可以獲得藉由ALD而沉積介電質的理想成長條件。
依照根據本發(fā)明之方法的一更進一步較佳實施例，一導電阻障層系在步驟(d)之前被施加至該第一電極，在此背景之下，其特別地較佳地是，若該導電阻障層系僅選擇性地被施加至未被覆蓋之該第一電極的話。
本發(fā)明的一示范性實施例系于之后以所附圖式做為參考而加以解釋，其中第1圖其系顯示根據本發(fā)明一示范性實施例之包括一金屬-絕緣體-金屬電容器的一集成半導體產品的一截取剖面圖；第2圖其系顯示用作為根據本發(fā)明一示范性實施例之一MIM電容器之第一電極的一金屬軌道堆疊以及沉積在該堆疊之上的一介電輔助層的一截取剖面圖，其中，該介電輔助層位在該第一電極上方的位置系已經被打開；第3圖其系顯示根據本發(fā)明一示范性實施例之具有一結合之金屬-絕緣體-金屬電容器之一集成半導體產品的一截取剖面圖；第4圖其系顯示用于制造根據已知技術之一MIM電容器之一層堆疊的一截取剖面圖；以及第5圖其系顯示第4圖在第二電極之圖案化已經進行之后的一截取圖。
第2圖系顯示一金屬軌道堆疊，其系具有一Ti黏膠層2，一AlCu互連3，以及一抗反射涂覆(ARC)層5，正如用于已知技術中一樣。在此例子中，該互連3系亦打算作用為一下部MIM電極，而具有大約50至100nm之厚度的一介電輔助層6，舉例而言，由SiO2或Si3N4制成者，則是藉由使用已知適合于金屬化的程序而被沉積于該金屬軌道堆疊2、3、4之上，其系作為一部份犧牲層，而非作用為一MIM介電質，但更確切的說，其系會變成將于接續(xù)進行施加之金屬間介電質(IMD)的部分。然后，藉由使用已知的微影以及蝕刻方法，該介電輔助層系會在位置15處被移除，而此處乃是打算要集成一MIM電容器的位置。
第3圖系顯示該MIM介電質7以及該上部電極8、9、10之沉積以及蝕刻皆已進行之后的該MIM電容器?，F在，具有20nm之厚度的一介電層7，舉例而言，由Al2O3所制成者，系被產生于該已經開口之介電輔助層6之上，然而，此系并非為必要，因為該介電質7乃可以依需要而進行選擇，并且可以被沈積為任何所需的厚度。此外，一導電阻障層(未顯示)系可以在沉積該介電質之前，先被施加于該第一電極，其特別較佳地是，若該導電阻障層可以僅選擇性地被施加至未覆蓋的該第一電極處的話。
根據此示范性實施例，由于一集成路徑并不會對該介電層7之厚度、蝕刻特質、以及其它特質增加任何最小需要的負擔，因此，倘若該等層可以在低于400℃的溫度之下被產生的話，則任何所需的程序，例如，CVD、PECVD、MOCVD以及PVD，皆可以被用來產生它。該介電層7系亦可以藉由該下部電極之表面之氧化作用的幫助、或是藉由為了此目的而提供于該下部電極上之一層(例如，Ta及/或TaN)之氧化作用的幫助而加以產生。此外，其系有可能該介電層7藉由ALD(atomic layer deposition，原子層沉積)而加以沉積，此程序系使得有可能藉由原子層沉積而產生極薄的層。根據本發(fā)明的程序其系使得有可能達成具有比電容值3fF/pm2至大于10fF/pm2的電容器，而以先前的方法，其系不可能再現地產生足夠的品質。
若該基板在打開該犧牲層6之后接著于一含氧的周圍環(huán)境中輕微地進行表面氧化時，則可以獲得藉由ALD而沉積介電質的理想成長條件，并且，由于在該ARC層5中所產生之原生氧化物結果系提供了相似的良好先決條件，以用于沈積任何所需氧化物而作為該相鄰之介電輔助層6，因此該等所需的氧化物層系會自發(fā)地以一可再現以及密集的方式而生長于其上，并且具有最高的品質。
接著，該上部電極的材質系進行施加，這些系依次包括導電阻障層8、10，其系可以，舉例而言，包含TiN，而在它們之間系具有一金屬層9，其系可以，舉例而言，包含AlCu。藉由前述開口15而在該第一介電層6中所產生的拓樸(topology)系相對而言為小該下部電極之邊緣長度系大于1μm，并且階梯高度系大約50至100nnm，因此，該拓樸可以藉由所選擇之沉積程序而被充分地加以覆蓋。
此系接著進行對包含該上部電極8、9、10、該介電層7、以及該輔助層6之該堆疊的蝕刻，在此上下文中，沒有特殊的需求會被負擔于該介電輔助層6的剩余厚度之上，而該剩余厚度系余留在該下部金屬軌道2、3、5之上以及因此在該蝕刻程序之選擇性之上。結果，不同于已經敘述過的概念以及相似的概念，同時結合該介電質7以及其厚度之一自由選擇的整體程序，其系具有一個非常廣泛的適用范圍(process window)。
接下來，一上部金屬間介電質11系加以沉積。該介電輔助層6的任何剩余則簡單的變成此IMD 11的部分，再者，通孔12亦加以形成，以形成該電容器與該下部互連4間的接觸，并且，這些通孔系以其上端與該上部互連13相連接，而這些上部互連13則依次被嵌入一金屬間介電質14之中，其中，該通孔蝕刻比起已知技術系可以更為簡單地加以實行，因為其不需要蝕刻穿在該金屬軌道上的該剩余介電電容器層。
在前述示范性實施例中所述之金屬化以及平板電容器材質，系提出作為舉例之用而非暗示任何的限制，特別地是，所有的導電材質，例如，Si、W、Cu、Ag、Au、Ti、Pt、以及其所有的合金，系可以用作為該互連，而除了Ti以及TiN之外，TiW、W、WNx，其中0≤x≤2，Ta、TaN，硅化物以及碳化物系亦特別地適合作為二者擇一的阻障層或襯層，所有上述提到之材質以及其結合系可以被用作為電極。而且，除了傳統(tǒng)用于半導體技術中之介電質，亦即，SiO2以及Si3N4，之外，所有具有較高k的材質系亦為可利用，特別是，Al2O3、ZrO、HfO2、Ta2O5、La2O3、TiO2以及其混合的氧化物、氧氮化物以及硅化物，SrTiO3、BaxSr1-xTiO3，其中0≤x≤1(BST)，以及PbZrxTi1-xO3，其中0≤x≤1(PZT)。
權利要求
1.一種具有互連以及至少一金屬-絕緣體-金屬電容器之集成半導體產品，而該互連系包括鋁，以作為一必要結構成分，并且該電容器系包括一第一電極(2、3、5)，一介電層(7)，以及一第二電極(8、9、10)，其中該介電層(7)系被配置在位于該第一電極之上且位于一介電輔助層(6)中的一開口(15)之中。
2.根據權利要求第1項所述之半導體產品，其中該介電層(7)系包含下列物質至少其中之一Al2O3、HfO2、La2O3、Ta2O5、TiO2、ZrO2以及其所有混合的氧化物、氧氮化物、以及硅化物，SrTiO3、BaxSr1-xTiO3，其中0≤x≤1(BST)，PbZrxTi1-xO3，其中0≤x≤1(PZT)，SiO2、Si3N4。
3.根據權利要求第1或第2項所述之半導體產品，其中該第一及/或該第二電極系為一包括金屬層(3、9)以及導電阻障層(2、5、8、10)的堆疊。
4.根據權利要求第1至3項其中之一所述之半導體產品，其中該第一電極及/或該第二電極除了該鋁之外，系包含下列物質至少其中之一Si、W、Cu、Au、Ag、Ti、Pt。
5.根據權利要求第1至4項其中之一所述之半導體產品，其中該等阻障層(2、5、8、10)系包含下列物質至少其中之一Ta、TaN、TiW、W、WNx，其中0＜x＜2，Ti、TiN、硅化物、以及碳化物。
6.根據權利要求第1至5項其中之一所述之半導體產品，其中該介電層(7)系藉由具有大于8之介電常數的一介電材質而加以形成。
7.根據權利要求第1至6項其中之一所述之半導體產品，其中該介電層(7)之施加系藉由使用下列程序其中之一CVD、PECVD、MOCVD、PVD、ALD。
8.根據權利要求第1至第7項其中之一所述之半導體產品，其中該介電層(7)系藉由該第一電極之表面的一氧化作用或是藉由在該第一電極上之一層的一氧化作用而加以產生。
9.根據權利要求第1至8項其中之一所述之半導體產品，其中該介電層(7)的厚度系少于60nm。
10.根據權利要求第1至9項其中之一所述之半導體產品，其中該電容器的表面積比電容值系至少為3fF/μm2。
11.一種制造具有互連以及至少一金屬-絕緣體-金屬電容器之一集成半導體產品的方法，而該互連系包括鋁，以作為一必要結構成分，且該電容器系包括一第一電極(2、3、5)，一介電層(7)以及一第二電極(8、9、10)，該方法系包括下列步驟(a)將該第一電極產生于一層之中，而該層系亦被作為該互連之一層；(b)施加一介電輔助層(6)；(c)在該介電輔助層(6)位于該第一電極上方形成開口；(d)產生該電容器之該介電層(7)；以及(e)產生該第二電極。
12.根據權利要求第11項所述之方法，其中一襯層(2)、一金屬層(3)、以及一ARC層(5)系施加于該第一電極。
13.根據權利要求第11或第12項所述之方法，其中二阻障層(8、10)以及配置于兩者之間的一金屬層(9)系被施加于該第二電極。
14.根據權利要求第11至13項其中之一所述之方法，其中下列程序的其中之一系被用于產生該介電層(7)CVD、PECVD、MOCVD、PVD、ALD。
15.根據權利要求第11至14項其中之一所述之方法，其中該第一電極之表面或是在該第一電極上的一層系進行氧化，以產生該介電層(7)。
16.根據權利要求第11至15項其中之一所述之方法，其特征在于，位于該第一電極上方之該開口(15)系暴露于一含氧氣體。
17.根據權利要求第11至16項其中之一所述之方法，其中該介電輔助層(6)系變成在該第二電極產生之后所沉積之一上部金屬間介電質(11)的部分。
18.根據權利要求第11至17項其中之一所述之方法，其特征在于，該上部互連(13)的一更進一步金屬化層系被沉積于該上部金屬間介電質(11)上方。
19.根據權利要求第11至18項其中之一所述之方法，其中至少一上部互連(13)系透過至少一通孔(12)而被連接至該電容器。
20.根據權利要求第11至19項其中之一所述之方法，其中于該步驟(d)之前，一導電阻障層系被施加于該第一電極。
21.根據權利要求第20項所述之方法，其中于該步驟(d)之前，一導電阻障層系被選擇性地加于該第一電極。
全文摘要
為了制造一種具有結合之金屬－絕緣體－金屬電容器的集成半導體產品，首先，一介電輔助層(6)系被沉積于一第一電極(2、3、5)之上，該輔助層(6)則接著經該第一電極被形成開口(15)，然后，一介電層(7)被產生，并且第二電極的該金屬軌道堆疊(8、9、10)系接著被施加于該介電層(7)之上，而緊接著的則是利用已知蝕刻程序而對該金屬－絕緣體－金屬電容器進行的圖案化。此系使得有可能利用可依所需而進行選擇的材質來產生具有任何所需厚度的介電電容器層，特別的是，本發(fā)明所具有的優(yōu)點是，相較于已知技術，通孔蝕刻系可以簡單許多的方式加以進行，因為其不需要蝕刻穿透在該金屬軌道上方的剩余介電電容器層。
文檔編號H01L21/768GK1605114SQ02825012
公開日2005年4月6日 申請日期2002年12月5日 優(yōu)先權日2001年12月13日
發(fā)明者K·科勒, H·克爾納, M·施倫克 申請人:因芬尼昂技術股份公司