專利名稱：具有增加的導通電阻的溝槽mosfet器件的制作方法
技術領域：
本發(fā)明涉及溝槽MOSFET器件，更具體涉及具有增加的導通電阻的溝槽MOSFET器件。
背景技術：
溝槽MOSFET(金屬-氧化物-半導體場-效應晶體管)是一種晶體管，其中垂直地形成溝道以及在源區(qū)和漏區(qū)之間延伸的溝槽中形成柵極。內襯薄絕緣層(如氧化層)以及填充導體(如多晶硅(即，多晶的硅))的溝槽允許更小地壓縮電流，且由此提供更低的具體導通電阻值。例如，美國專利5,072,266、5,541,425以及5,866,931中公開了溝槽MOSFET晶體管的實例，在此通過引用將其結合進來。
作為具體例子，圖1圖示了美國專利5,072,266中公開的半個六角形溝槽MOSFET結構21。該結構包括n+襯底23，其上生長預定深度depi的輕摻雜n外延層25。在外延層25中設置p體區(qū)27(p，p+)。在所示的設計圖中，p體區(qū)27基本上是平坦的(除中心區(qū)外)，且一般位于外延層的頂面下面，與外延層的頂面相距dmin。覆蓋大部分p體區(qū)27的另一層28(n+)用作器件的源極。在外延層中設置了一系列六角形溝槽29，朝頂部開口且具有預定深度dtr。溝槽29一般內襯氧化物并填充導電的多晶硅，形成MOSFET器件的柵極。溝槽29限定的單元區(qū)31在水平剖面也是六角形。在單元區(qū)31內，p體區(qū)27向上延伸到外延層的頂面且在單元區(qū)31的頂面的水平截面中形成露出的圖形33。在圖示的具體設計圖中，p體區(qū)27的p+中心部在外延層的表面下延伸至深度dmax，該深度dmax大于晶體管單元的溝槽深度dtr，以致?lián)舸╇妷哼h離溝槽表面進入半導體材料的主體中。
一般的MOSFET器件包括在單個芯片(即，半導體晶片的一部分)內平行制造的許多單個MOSFET單元。因此，圖1中示出的芯片包含許多六角形單元31(圖示這些單元的五個部分)。通常使用除六角形結構以外的單元結構，包括正方形結構。在圖1示出的設計圖中，襯底區(qū)23擔當所有單個MOSFET單元31的公共漏極接觸。盡管未圖示，MOSFET單元31的所有源極一般通過金屬源極接觸短接在一起，金屬源極接觸布置在n+源區(qū)28的頂上。絕緣區(qū)，如硼磷硅玻璃(未示出)，一般被放置在溝槽29中的多晶硅和金屬源極接觸之間，以防止柵極區(qū)與源區(qū)短路。因此，為了制造柵極接觸，溝槽29內的多晶硅一般延伸到MOSFET單元31外的終止區(qū)，在終止區(qū)在多晶硅上設置金屬柵極接觸。由于多晶硅柵極區(qū)通過溝槽彼此互連，因此該布置為器件的所有柵極區(qū)設置單個柵極接觸。由于該設計，盡管芯片包含單個晶體管單元31的矩陣，但是這些單元31相當于單個大的晶體管。
溝槽MOSFET器件仍然要求不斷地降低的導通電阻。減小導通電阻的一種方法將減小外延層的厚度。結果，位于體區(qū)和襯底之間的外延層區(qū)(參見圖1中的標記25)的厚度減小。由于該區(qū)具有較高的電阻率，因此器件的導通電阻減小。但是，作為公知技術，當外延層變得更薄時，增加擊穿的風險，特別在更易受擊穿影響的終止區(qū)。

發(fā)明內容
根據(jù)本發(fā)明的一個實施例，提供一種溝槽MOSFET器件。該器件包括(a)第一導電類型的襯底(優(yōu)選n-型導電硅襯底)；(b)襯底上的第一導電類型的外延層，其中該外延層具有比襯底更低的多數(shù)載流子濃度；(c)從外延區(qū)的上表面延伸到外延區(qū)中的溝槽；(d)內襯至少部分溝槽的絕緣層(優(yōu)選氧化層)；(e)在鄰近絕緣層的溝槽內的導電區(qū)(優(yōu)選，摻雜的多晶硅區(qū))；(f)在溝槽底部和襯底之間的外延層內形成的第一導電類型的摻雜區(qū)；其中該摻雜區(qū)具有比襯底低以及比外延層高的多數(shù)載流子濃度；(g)在外延層的上部內且鄰近溝槽形成的第二導電類型(優(yōu)選p型導電)的體區(qū)，其中體區(qū)從外延層的上表面延伸的深度比溝槽的深度??；以及(h)在體區(qū)的上部內且鄰近溝槽形成的第一導電類型的源區(qū)。
在溝槽的底部和襯底之間存在的摻雜區(qū)(基于它形成的優(yōu)選模式有時稱為“溝槽底部注入?yún)^(qū)”)用來減小器件導通電阻。優(yōu)選該區(qū)延伸的距離超過從所述溝槽底部到所述襯底的距離的50％，更優(yōu)選是從所述溝槽底部到所述襯底距離的100％。
根據(jù)本發(fā)明的另一實施例，提供一種形成溝槽MOSFET的方法。該方法包括(a)提供第一導電類型的襯底；(b)在襯底上淀積第一導電類型的外延層，其中該外延層具有比襯底更低的多數(shù)載流子濃度；(c)在外延層的上部內形成第二導電類型的體區(qū)；(d)刻蝕從外延層的上表面延伸到外延區(qū)的溝槽，以致溝槽從外延層的上表面延伸的深度大于體區(qū)的深度；(e)在溝槽底部和襯底之間形成第一導電類型的摻雜區(qū)，以致?lián)诫s區(qū)具有低于襯底和高于外延層的多數(shù)載流子濃度；(f)形成內襯至少部分溝槽的絕緣層；(g)在鄰近絕緣層的溝槽內形成導電區(qū)；(h)在體區(qū)的上部內且鄰近溝槽形成第一導電類型的源區(qū)。
優(yōu)選通過一種方法形成摻雜區(qū)，該方法包括將第一導電類型的摻雜劑注入外延區(qū)，且在高溫下擴散第一導電類型的摻雜劑。更優(yōu)選，通過一種方法形成與溝槽連接的摻雜區(qū)，該方法包括(a)在外延層上形成溝槽掩模；(b)通過溝槽掩?？涛g溝槽；(c)通過溝槽掩模注入第一導電類型的摻雜劑；以及(c)在高溫下擴散摻雜劑。更加優(yōu)選，在沿溝槽壁生長犧牲氧化物的同時進行擴散步驟。
溝槽底部注入?yún)^(qū)先前已用來解決由器件引起的問題，該器件具有延伸至比溝槽更大深度的體區(qū)(如圖1的深體區(qū))。更具體地，美國專利5,929,481涉及具有深體區(qū)的溝槽MOSFET器件，該體區(qū)延伸深度比溝槽大。設置這些深體區(qū)以避免溝槽拐角電擊穿，但是，在溝槽底部產生寄生JFET的問題。為了減小該寄生JFET，在溝槽的底部設置摻雜的溝槽底部注入?yún)^(qū)，該區(qū)延伸到周圍的漂移區(qū)中。與周圍漂移區(qū)相比溝槽底部注入?yún)^(qū)具有相同的摻雜類型，但是更高度地摻雜。但是，與美國專利5,929,481相反，本發(fā)明的溝槽MOSFET器件不設置這種深體區(qū)。本發(fā)明的器件的溝槽延伸至比體區(qū)更大的深度。
本發(fā)明的一個優(yōu)點是提供一種具有增加的導通電阻的溝槽MOSFET單元。
本發(fā)明的另一個優(yōu)點是提供具有增加的導通電阻的溝槽MOSFET單元，而不顯著的增加設計和工藝復雜性。
本發(fā)明的另一個優(yōu)點是可以提供一種溝槽MOSFET單元，該單元在溝槽底部和襯底之間的外延層中具有減小的阻抗。以此方式，減小導通電阻而不減薄外延層且不危及終止區(qū)內的擊穿特性。
所屬領域的普通技術人員在閱讀下面的詳細描述和權利要求書后，將立即明白本發(fā)明的這些及其他實施方案和優(yōu)點。


圖1是現(xiàn)有技術中的溝槽MOSFET器件的示意性剖面圖。
圖2是根據(jù)本發(fā)明的實施例的溝槽MOSFET器件的示意性剖面圖。
圖3示出了由圖2的線A-A′(曲線a)和B-B′(曲線b)限定的截面的上部的濃度與距離(以任意單位和刻度)的大致曲線圖。
圖4A至4D圖示了根據(jù)本發(fā)明的實施例制造圖2的溝槽MOSFET器件的方法的示意性剖面圖。
具體實施例方式
在下文中參考附圖更完全地描述本發(fā)明，其中示出本發(fā)明的優(yōu)選實施例。但是，本發(fā)明可以以不同的方式體現(xiàn)，不應該認為局限于在此闡述的實施例。
本發(fā)明涉及新的溝槽MOSFET結構，其中在溝槽底部和襯底之間設置較高的多數(shù)載流子濃度區(qū)(基于它形成的優(yōu)選模式有時稱為“溝槽底部注入?yún)^(qū)”)。與這種溝槽MOSFET結構有關的一個優(yōu)點是增加導通電阻。
圖2A圖示了根據(jù)本發(fā)明的實施例的溝槽MOSFET。在所示的溝槽MOSFET中，在N+襯底200上設置外延層201。
在該具體實例中的N+襯底200是硅襯底，具有例如10至25密耳的厚度范圍，以及具有例如1×1019至1×1020cm-3的凈摻雜濃度范圍。
在外延層201的下部發(fā)現(xiàn)N-區(qū)202。在該實例中，該區(qū)具有例如2至5微米的厚度范圍和具有例如4×1015至8×1016cm-3的凈摻雜濃度范圍。
在外延層201的上部發(fā)現(xiàn)P-體區(qū)204。在所示的實例中，這些P-體區(qū)204具有例如1至2微米的厚度范圍，以及具有例如1×1017至1×1018cm-3的凈摻雜濃度范圍。
在外延層201內形成的溝槽內襯有絕緣體210，并用導體211填充，絕緣體210諸如是氧化物，導體211如摻雜的多晶硅，提供器件的柵電極功能。溝槽一般具有約1.5至約2.5微米的深度。氧化硅(一般是二氧化硅)用作絕緣體210的話，它可以是例如500至700埃的厚度。多晶硅用作導體211的話，它可以具有例如1至15Ω/sq的電阻率。溝槽之間的區(qū)域基于它們的形狀常常稱為“臺面”或“溝槽臺面”。在平面圖中這些區(qū)域通常是正方形或六角形。
根據(jù)本發(fā)明，在溝槽底部和N+襯底之間設置N區(qū)206(在此也指“溝槽底部注入?yún)^(qū)”)。N區(qū)206具有例如1×1018至5×1019cm-3的凈摻雜濃度范圍。這些區(qū)域206優(yōu)選延伸從溝槽底部至N+襯底200的整個距離，如圖所示，但如果希望，也可以部分地橋接該距離。一般，這些區(qū)域具有1至6微米的深度范圍。
圖2的溝槽MOSFET器件也包含N+源區(qū)212，在圖示的實施例中N+源區(qū)212從外延層表面延伸0.3至0.5微米的深度，以及具有例如從5×1019至5×1020cm-3的凈摻雜濃度范圍。
通過金屬源極接觸218電接觸N+源區(qū)212。絕緣區(qū)，如BPSG(硼磷硅玻璃)區(qū)216，防止與柵電極有關的摻雜多晶硅區(qū)211通過源極接觸218短路到N+源區(qū)212。分開的金屬柵接觸(未示出)一般連接到位于溝槽MOSFET單元的區(qū)域外面的多晶硅211的柵極延伸(runner)部分。一般也鄰近N+襯底200設置金屬漏接觸(未示出)。
圖3所示的曲線是沿圖2的線A-A′部分發(fā)現(xiàn)的大致?lián)诫s分布圖，該曲線在溝槽底部開始且延伸到襯底200。曲線a的左側部分對應于N區(qū)206，而右側部分對應于N+襯底200。為了比較，圖3所示的曲線b是沿圖2中的線B-B′的平行部分發(fā)現(xiàn)的大致?lián)诫s分布圖。曲線b的左側部分對應于N-外延區(qū)202，而右側部分對應于N+襯底200。
盡管不希望被理論約束，但認為在p-體區(qū)204和柵極的多晶硅區(qū)211之間產生電位差時，在鄰近柵氧化層210的p-體區(qū)內電容性地感應電荷，導致在p-體區(qū)204內形成溝道。當在源區(qū)212和N+襯底200(對應于漏區(qū))之間提供另一個電位差時，電流從源區(qū)212通過鄰近柵氧化層210的P-體區(qū)204中形成的溝道流到N+襯底200，溝槽MOSFET被認為處于電源接通狀態(tài)。進一步認為圖2的器件具有增加的導通電阻，因為當晶體管處于接通電源狀態(tài)時，在溝槽的基體處形成的N區(qū)206提供降低電流從源區(qū)212流到漏區(qū)(N+襯底200)的阻抗的通路。
現(xiàn)在根據(jù)本發(fā)明的一個實施例，結合圖4A至圖4C描述用于制造圖2所示的溝槽MOSFET的方法。
現(xiàn)在轉向圖4A，在N+摻雜的襯底200上最初生長N摻雜的外延層201。N+摻雜襯底200可以例如從10至25密耳，以及具有例如1×1019至1×1020cm-3的凈摻雜濃度范圍。外延層301例如可以具有4×1015至8×1016cm-3的凈n-型摻雜濃度，以及可以具有3至10微米的厚度。
然后視情況而定使用掩模，通過注入和擴散，在外延層201中形成P型區(qū)204。例如，外延層201可以注入硼，接著在高溫下擴散以制造P型區(qū)204，P型區(qū)204可以是1至2微米的厚度以及具有例如1×1017至1×1018cm-3的凈p-型摻雜濃度范圍。在該步驟之后，外延層201的N-部分202可以剩下2至5微米厚度。N-部分202具有上述的外延層201的n-型摻雜濃度。
然后在提供構圖的溝槽掩模(未示出)之后，淀積掩模氧化層203，例如通過化學氣相淀積，以及通過反應離子刻蝕法刻蝕。圖4A中示出了所得的結構。
然后通過構圖掩模氧化層203中的孔，一般通過反應離子刻蝕法刻蝕溝槽。在該實例中的溝槽深度約為1.5至2.5微米。由于該溝槽-形成步驟而建立不連續(xù)的P-體區(qū)204。
此時，使用溝槽掩模作為注入掩模將n-型摻雜劑(優(yōu)選磷)注入該結構中。在該實例中，在80至100keV時注入5×1015至1×1017cm-3劑量的磷。圖4B中示出了所得的結構。溝槽底部下面的虛線說明在結構內存在磷。
根據(jù)優(yōu)選實施例，盡管此時通過簡單地加熱結構注入的n-型摻雜劑(例如磷)可以擴散到結構中，但是在形成犧牲氧化層的同時進行摻雜劑擴散。具體，一般通過900至1150℃時進行20至60分鐘干氧化，此時在溝槽內生長犧牲氧化層。結果，除形成犧牲氧化區(qū)205之外，該升溫步驟推動注入的n-型摻雜劑到外延層的N-型區(qū)202中，形成N區(qū)206。圖4C中圖示了所得的結構。
隨后，完成溝槽MOSFET，以形成圖2中示出的結構。例如，優(yōu)選通過濕刻蝕從溝槽除去圖4C中看到的犧牲氧化區(qū)205。然后例如通過900至1100℃時進行20至60分鐘干氧化，在溝槽底部上生長氧化層，氧化層優(yōu)選是500至700埃的厚度。這些氧化層部分最終形成用于完成器件的柵氧化區(qū)210。
然后用多晶硅層覆蓋結構的表面并填充溝槽，優(yōu)選使用CVD。多晶硅一般摻雜N-型，以減小它的電阻率。例如可以在用氯化磷的CVD過程中或通過用砷或磷注入進行N-型摻雜。然后例如通過反應離子刻蝕法刻蝕多晶硅層。由于涉及刻蝕均勻性，溝槽部分內的多晶硅層通常被略微過刻蝕，因此形成的多晶硅柵極區(qū)211一般具有在外延層204的相鄰表面下0.1至0.2微米的頂面。
然后設置構圖的掩模層以及經(jīng)由注入和擴散工序通過掩模層在外延層的上部形成n+源區(qū)212，n+源區(qū)212優(yōu)選從外延層表面延伸0.3至0.5微米的深度以及具有例如從5×1019至5×1020cm-3的凈摻雜濃度范圍。優(yōu)選通過注入氧化物進行注入以避免在源區(qū)的形成過程中的注入-溝道效應、注入損壞以及重金屬污染。
然后例如通過PECVD在整個結構上形成BPSG(硼磷硅玻璃)層。在設置具有構圖的光刻膠層的結構之后，一般通過反應離子刻蝕法刻蝕該結構，以除去結構的所選部分上的BPSG和氧化層，形成BPSG區(qū)216。然后除去構圖的光刻膠層，淀積金屬接觸層，形成源極接觸218。一般也設置柵極和漏極接觸(未示出)。所得的結構與圖2的相同。
盡管在此具體地圖示和描述了各種實施例，應當理解，在不脫離本發(fā)明的精神和想要的范圍條件下對本發(fā)明的改進和改變都被上述教導所覆蓋，且落在所附權利要求的范圍內。作為一個具體例子，本發(fā)明的方法可以用來形成各個半導體區(qū)的導電性與在此描述的那些相反的結構。
權利要求
1.一種溝槽MOSFET器件，包括第一導電類型的襯底；在所述襯底上的所述第一導電類型的外延層，所述外延層具有比所述襯底更低的多數(shù)載流子濃度；從所述外延層的上表面延伸到所述外延區(qū)中的溝槽；內襯至少部分所述溝槽的絕緣層；在鄰近所述絕緣層的所述溝槽內的導電區(qū)；在所述溝槽底部和所述襯底之間的所述外延層內形成的所述第一導電類型的摻雜區(qū)，所述摻雜區(qū)具有低于所述襯底和高于所述外延層的多數(shù)載流子濃度；在所述外延層的上部內且鄰近所述溝槽形成的第二導電類型的體區(qū)，所述體區(qū)從所述外延層的所述上表面延伸的深度小于所述溝槽延伸的深度；和在所述體區(qū)的上部內且鄰近所述溝槽形成的所述第一導電類型的源區(qū)。
2.如權利要求1所述的溝槽MOSFET器件，其中，所述摻雜區(qū)延伸的距離超過從所述溝槽底部到所述襯底的距離的50％。
3.如權利要求2所述的溝槽MOSFET器件，其中，所述摻雜區(qū)延伸的距離是從所述溝槽底部到所述襯底距離的100％。
4.如權利要求1所述的溝槽MOSFET器件，其中，所述第一導電類型是n-型導電，所述第二導電類型p-型導電性。
5.如權利要求4所述的溝槽MOSFET器件，其中，所述摻雜區(qū)用磷摻雜。
6.如權利要求4所述的溝槽MOSFET器件，其中，所述襯底是N+襯底，所述外延層是N-外延層，所述摻雜區(qū)是N區(qū)，所述體區(qū)是P區(qū)，所述源區(qū)是N+區(qū)，和。
7.如權利要求1所述的溝槽MOSFET器件，其中，所述溝槽MOSFET器件是硅器件。
8.如權利要求7所述的溝槽MOSFET器件，其中，所述第一絕緣層是氧化硅層。
9.如權利要求7所述的溝槽MOSFET器件，其中，所述導電區(qū)是摻雜的多晶硅區(qū)。
10.如權利要求1所述的溝槽MOSFET器件，其中，所述摻雜區(qū)的厚度范圍從1至6微米。
11.如權利要求4所述的溝槽MOSFET器件，其中，所述摻雜區(qū)具有1×1018至5×1019cm-3的凈n-型載流子濃度范圍。
12.如權利要求1所述的溝槽MOSFET器件，其中，所述溝槽限定多個正方形或六角形的MOSFET單元。
13.一種溝槽MOSFET器件，包括n-型導電的硅襯底；在所述襯底上的n-型導電的硅外延層，所述外延層具有比所述襯底更低的多數(shù)載流子濃度；從所述外延層的上表面延伸到所述外延區(qū)中的溝槽；內襯至少部分所述溝槽的氧化硅絕緣層；在鄰近所述氧化硅層的所述溝槽內的摻雜多晶硅區(qū)；在所述溝槽的底部和所述襯底之間設置的n-型導電的摻雜區(qū)，所述摻雜區(qū)具有低于所述襯底和高于所述外延層的多數(shù)載流子濃度；在所述外延層的上部內且鄰近所述溝槽形成的p-型導電的體區(qū)，所述體區(qū)從所述外延層的所述上表面延伸的深度小于所述溝槽延伸的深度；和在所述體區(qū)的上部內且鄰近所述溝槽形成的n-型導電的源區(qū)。
14.如權利要求13所述的溝槽MOSFET器件，其中，所述摻雜區(qū)延伸的距離是從所述溝槽底部到所述襯底距離的100％。
15.如權利要求13所述的溝槽MOSFET器件，其中，所述摻雜區(qū)用磷摻雜。
16.如權利要求13所述的溝槽MOSFET器件，其中，所述摻雜區(qū)的厚度范圍從1至6微米。
17.如權利要求13所述的溝槽MOSFET器件，其中，所述摻雜區(qū)具有1×1018至5×1019cm-3的凈n-型載流子濃度范圍。
18.一種形成溝槽MOSFET器件的方法，包括設置第一導電類型的襯底；在所述襯底上淀積所述第一導電類型的外延層，所述外延層具有比所述襯底更低的多數(shù)載流子濃度；在所述外延層的上部內形成第二導電類型的體區(qū)；刻蝕從所述外延層的上表面延伸到所述外延區(qū)的溝槽，所述溝槽從所述外延層的所述上表面延伸的深度大于所述體區(qū)延伸的深度；在所述溝槽底部和所述襯底之間形成所述第一導電類型的摻雜區(qū)，所述摻雜區(qū)具有低于所述襯底和高于所述外延層的多數(shù)載流子濃度；形成內襯至少部分所述溝槽的絕緣層；在鄰近所述絕緣層的所述溝槽內形成導電區(qū)；和在所述體區(qū)的上部內且鄰近所述溝槽形成所述第一導電類型的源區(qū)。
19.如權利要求18所述的方法，其中，所述的形成所述摻雜區(qū)的步驟包括(a)將所述第一導電類型的摻雜劑注入所述外延區(qū)中；和(b)在升高的溫度擴散所述第一導電類型的摻雜劑。
20.如權利要求19所述的方法，其中，所述摻雜劑被擴散直到摻雜區(qū)延伸的距離超過從所述溝槽底部到所述襯底的距離的50％。
21.如權利要求19所述的方法，其中，所述摻雜劑被擴散直到摻雜區(qū)延伸的距離是從所述溝槽底部到所述襯底距離的100％。
22.如權利要求19所述的方法，其中，所述第一導電類型是n-型導電，所述第二導電類型p-型導電。
23.如權利要求22所述的方法，其中，所述摻雜劑是磷。
24.如權利要求18所述的方法，其中，所述的形成所述溝槽和形成所述摻雜區(qū)的步驟包括(a)在所述外延層上形成溝槽掩模；(b)通過所述溝槽掩?？涛g所述溝槽；(c)通過所述溝槽掩模注入所述第一導電類型的摻雜劑；以及(c)在升高的溫度擴散所述第一導電類型的所述摻雜劑。
25.如權利要求24所述的方法，其中，通過沿所述溝槽壁生長犧牲氧化物的步驟來提供所述的升高的溫度。
26.如權利要求18所述的方法，其中，所述溝槽MOSFET器件是硅器件。
27.如權利要求18所述的方法，還包括鄰近所述半導體襯底形成金屬漏極接觸，鄰近所述源區(qū)的上表面形成金屬源極接觸，和鄰近遠離所述源區(qū)的所述導電區(qū)的上表面形成金屬柵極接觸。
全文摘要
一種溝槽MOSFET器件，包括第一導電類型的襯底(200)；第一導電類型的外延層；其中該外延層具有比襯底更低的多數(shù)載流子濃度；延伸到外延區(qū)中的溝槽；溝槽內的絕緣導電區(qū)(211)；在溝槽底部和襯底之間的外延層內形成的第一導電類型的摻雜區(qū)(206)，其中該摻雜區(qū)具有比襯底低和比外延層高的多數(shù)載流子濃度；在外延層的上部內且鄰近溝槽形成的第二導電類型的體區(qū)(204)；其中體區(qū)從外延層的上表面延伸的深度比溝槽小；體區(qū)內的源區(qū)(212)。
文檔編號H01L29/08GK1695252SQ02823246
公開日2005年11月9日 申請日期2002年11月20日 優(yōu)先權日2001年11月21日
發(fā)明者石甫淵, 蘇根政, 約翰·E·阿馬托, 崔炎曼 申請人:通用半導體公司