專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲裝置，特別是涉及在使用利用了隧道磁阻(TMR)效應(yīng)等磁阻(MR)效應(yīng)的自旋閥存儲裝置中適用的有效技術(shù)。
背景技術(shù)：
使用根據(jù)磁化方向電阻值發(fā)生變化的磁阻效應(yīng)的RAM(隨機(jī)存取存儲器)正在引起人們的注目。把使用了磁阻效應(yīng)的RAM稱為MRAM(磁阻RAM)。在磁阻效應(yīng)中，已知各向異性磁阻效應(yīng)(AMR)或者巨大磁阻效應(yīng)(GMR)，特別是利用隧道電流得到磁阻效應(yīng)的隧道磁阻效應(yīng)(TMR)在可以獲得極大的磁場靈敏度方面引人注目。
使用了TMR的自旋閥元件具有反強(qiáng)磁性層，強(qiáng)磁性層(釘扎層)，絕緣層(隧道層)，強(qiáng)磁性層(自由層)的疊層構(gòu)造，也稱為MTJ(磁隧道結(jié))元件。反強(qiáng)磁性層具有固定鄰接的強(qiáng)磁性層(釘扎層)的磁化方向的功能，在自由層的磁化方向與釘扎層的磁化方向一致的情況下，在絕緣層中流過隧道電流。另一方面，在自由層的磁化方向與釘扎層的磁化方向相反的情況下，在絕緣層中流過的電流比在一致時的隧道電流少。即，根據(jù)自由層的磁化方向(電子旋轉(zhuǎn)方向)，TMR元件的疊層方向的電阻值發(fā)生變化。能夠構(gòu)成在這種自由層的磁化方向中記錄「0」或者「1」的信息，根據(jù)TMR元件的電阻值的變化讀出信息的存儲元件。
從上面的原理可知，使用了TMR效應(yīng)的存儲元件(MRAM)是非易失性的，是不會由信息的讀出引起記錄內(nèi)容破壞的靜態(tài)元件。另外，信息的讀出僅是檢測TMR元件的電阻變化。由此，在記錄一比特的基本單元中所需要的選擇晶體管等開關(guān)元件可以是一個。從而能夠期待與DRAM(動態(tài)隨機(jī)存取存儲器)等同的集成度(即低成本)，能夠?qū)崿F(xiàn)EEPROM(電可擦可編程只讀存儲器)那樣的非易失性存儲器。而且，能夠構(gòu)成不會發(fā)生SRAM(靜態(tài)隨機(jī)存取存儲器)那樣的軟錯誤或者由宇宙線等高能量線引起的錯誤的存儲器，另外能夠?qū)崿F(xiàn)不需要DRAM那樣的刷新動作的固體存儲元件。而且，不像EEPROM那樣在信息的改寫次數(shù)方面存在限制，而且改寫速度也比EEPROM快得多。讀出、寫入的速度也與DRAM等同。由于具有大量的極其顯著的優(yōu)點，因此MRAM被期望為替換現(xiàn)有的固體存儲器的極有希望的存儲裝置。
代表性的MRAM存儲單元構(gòu)造，如上所述，由1個MTJ+1個Tr(1個MTJ元件和1個晶體管)構(gòu)成。然而，由于從MRAM單元的信息讀出是電阻值的變化(如果是恒流驅(qū)動則是電壓變化)，因此如果能夠在非選擇單元的讀出線與字線之間加入反向偏置，則開關(guān)元件能夠置換為二極管。另外，由于通過向與選擇單元交叉的字線和讀出線加入電流實現(xiàn)信息的寫入，因此對于開關(guān)元件不要求特別的功能。從而，可以考慮在開關(guān)元件中使用二極管的技術(shù)。如果是二極管，則由于能夠以比形成晶體管(FET場效應(yīng)晶體管)小的占有面積形成開關(guān)元件，因此能夠進(jìn)一步增進(jìn)可以實現(xiàn)與DRAM等同的集成度的MRAM的優(yōu)點。另外，不需要設(shè)置控制選擇晶體管的導(dǎo)通·截止的柵極電極(作為讀出控制線作用)，能夠共用用于讀出的字線(或者位線)和用于寫入的字線(或者位線)。
例如，在美國專利5640343號公報(文獻(xiàn)1)中，公開了作為開關(guān)元件采用TFT(薄膜晶體管)類型的薄膜二極管，沿著縱向把該薄膜二極管與MTJ重疊的疊層構(gòu)造的存儲單元。通過以三明治狀將二極管與MTJ的疊層構(gòu)造夾持于相互正交的字線與位線(讀出線)之間，構(gòu)成存儲單元，測量字線與位線(讀出線)之間的電阻值(在恒流驅(qū)動時是電壓值)來讀出信息。在信息的寫入時，在選擇單元中交叉的字線與位線(讀出線)中流過電流，通過所發(fā)生的合成磁場寫入信息。該存儲單元構(gòu)造根據(jù)在MTJ或者薄膜二極管中所要求的必要的電流密度或者最小加工尺寸，劃定其最小占有面積，在理論上能夠以最小的占有面積構(gòu)成MRAM存儲單元。
但是，在文獻(xiàn)1中記述的存儲單元構(gòu)造中問題很多。第1，在薄膜二極管中難以得到必要的導(dǎo)通·截止比。雖然希望具有四位程度的導(dǎo)通·截止比，但是在當(dāng)前狀況的薄膜二極管中不能夠容易地得到這樣的導(dǎo)通·截止特性。第2，在MTJ中存在所要求的基板平坦性的問題。由于以極薄的薄膜構(gòu)成MTJ的磁性層以及隧道絕緣膜，因此在MTJ的基板中要求原子級的平坦性。然而薄膜二極管一般由多晶硅膜構(gòu)成，因此難以得到原子級的平坦性。從而，在薄膜二極管上疊層具有預(yù)定特性的MTJ是極其困難的。第3，伴隨著MTJ的微細(xì)化，薄膜二極管的導(dǎo)通電阻成為問題。雖然伴隨著MTJ的特性改善，能夠微細(xì)化的可能性提高，但是不能夠使薄膜二極管的導(dǎo)通電阻隨著該微細(xì)化程度而下降。
由于存在這些缺陷，因此認(rèn)為當(dāng)前實現(xiàn)在薄膜二極管上疊層MTJ的存儲單元構(gòu)造是困難的。因此，提出了把二極管形成在半導(dǎo)體基板表面的存儲單元構(gòu)造。例如，在美國專利第6097625號公報(文獻(xiàn)2)中，公開了在半導(dǎo)體基板(硅晶片)的表面形成n+擴(kuò)散層和p+擴(kuò)散層，構(gòu)成pn結(jié)二極管，在該結(jié)二極管形成區(qū)域上配置MTJ的存儲單元構(gòu)造。在基板上的絕緣膜上配置連接二極管的n+擴(kuò)散層的字線，在該字線的上層，配置沿著與字線延伸方向正交的方向延伸的讀出線。配置成使MTJ夾在字線與讀出線的交叉區(qū)中，其一端連接讀出線，另一端經(jīng)過局部布線等導(dǎo)電部件連接p+擴(kuò)散層。即，二極管和MTJ串聯(lián)連接在讀出線以及字線之間。與上述文獻(xiàn)1中記述的疊層構(gòu)造的情況相同，測量字線與讀出線之間的電阻值(或者電壓值)來讀出信息，在與選擇單元交叉的字線以及讀出線中流過電流，能夠進(jìn)行信息的寫入。在該構(gòu)造中，由于把二極管形成在半導(dǎo)體基板的表面，因此能夠得到充分的導(dǎo)通·截止比，另外，由于能夠確保充分寬的pn結(jié)面積因此能夠減小導(dǎo)通電阻。另外，由于MTJ形成在能夠確保充分的平坦性的絕緣膜以及金屬膜上，因此不存在薄膜二極管那樣的缺點。
但是，在文獻(xiàn)2中記述的存儲單元中也存在以下的問題。即，上述結(jié)二極管形成在半導(dǎo)體基板或者晶片構(gòu)造上。從而，由二極管與晶片(或者基板半導(dǎo)體)構(gòu)成縱型的雙極型晶體管即所謂的寄生晶體管。根據(jù)對于存儲單元的偏置的加入方法，該寄生晶體管動作，有時不能夠確保按照設(shè)計意圖的存儲單元動作。另外，在文獻(xiàn)2中，還公開了在半導(dǎo)體基板上形成FET，在該FET的柵極與源區(qū)或者漏區(qū)之間構(gòu)成二極管的選通二極管的結(jié)構(gòu)。但是，在由該選通二極管以及MTJ構(gòu)成的存儲單元中，不能夠?qū)崿F(xiàn)小的占有面積，在微細(xì)化方面起到不利的作用。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供防止發(fā)生寄生晶體管的MRAM存儲單元的構(gòu)造。另外，在于提供比FET+MTJ的單元構(gòu)造還減小占有面積的尺寸優(yōu)勢方面出色的MRAM存儲單元的構(gòu)造。進(jìn)而，在于提供與周邊電路等邏輯電路的制造工藝的匹配性出色的MRAM存儲單元的制造方法。
如果說明本申請的發(fā)明的概略則如下。即，在本發(fā)明中，作為MRAM單元的開關(guān)元件采用結(jié)二極管，結(jié)二極管形成在SOI(絕緣體基硅)基板或者硅晶片(半導(dǎo)體基板)的分離區(qū)(絕緣膜)上。即，在該SOI基板的表面半導(dǎo)體層中導(dǎo)入雜質(zhì)形成n型雜質(zhì)擴(kuò)散區(qū)以及p型雜質(zhì)擴(kuò)散區(qū)。用該雜質(zhì)擴(kuò)散區(qū)形成pn結(jié)二極管?；蛘咴谧鳛榘雽?dǎo)體基板表面的元件分離區(qū)所形成的絕緣膜上淀積多晶硅膜等半導(dǎo)體層，在該半導(dǎo)體層中導(dǎo)入雜質(zhì)，形成n型雜質(zhì)半導(dǎo)體層以及p型雜質(zhì)半導(dǎo)體層。用該雜質(zhì)半導(dǎo)體層構(gòu)成pn結(jié)二極管?；蛘?，在SOI基板的表面半導(dǎo)體層中導(dǎo)入雜質(zhì)，形成n型或者p型的雜質(zhì)擴(kuò)散區(qū)，在該雜質(zhì)擴(kuò)散區(qū)上淀積多晶硅膜等半導(dǎo)體層，在半導(dǎo)體層中導(dǎo)入雜質(zhì)形成p型或者n型的雜質(zhì)半導(dǎo)體層。用該SOI基板表面的雜質(zhì)擴(kuò)散區(qū)和半導(dǎo)體層的雜質(zhì)擴(kuò)散區(qū)構(gòu)成pn結(jié)二極管。
這樣的結(jié)二極管由于形成在SOI基板或者半導(dǎo)體基板的絕緣膜上，因此與基板分離，不會發(fā)生寄生晶體管。從而，不依賴于MRAM動作中的偏置電壓的加入方法，能夠?qū)崿F(xiàn)穩(wěn)定的單元動作。另外，由于所采用的開關(guān)元件不是FET而是二極管，因此能夠減小單元面積，在微細(xì)加工方面十分有利。
另外，構(gòu)成結(jié)二極管的p型或者n型雜質(zhì)區(qū)的平面圖形能夠采用對稱形狀，或者一方雜質(zhì)區(qū)包圍另一方雜質(zhì)區(qū)的形狀。在后者的情況下，能夠較大地得到結(jié)面積，能夠減少二極管的導(dǎo)通電阻。另外，p型或者n型的雜質(zhì)區(qū)能夠沿著字線方向連續(xù)地形成為一體。這種情況下，能夠把每個存儲單元的基準(zhǔn)電位取為恒定，能夠期待穩(wěn)定的存儲單元動作。
另外，在用多晶硅膜等半導(dǎo)體層構(gòu)成二極管的情況下，半導(dǎo)體層能夠與周邊電路等邏輯電路的FET的柵極電極同時形成。在通過雜質(zhì)向SOI基板表面的擴(kuò)散形成二極管的情況下，也能夠與周邊電路等邏輯電路的晶體管的源區(qū)或者漏區(qū)的形成同時進(jìn)行。這樣，由于能夠在與邏輯電路形成工藝中的雜質(zhì)擴(kuò)散工藝或者柵極電極形成工藝相同的工藝中形成二極管，因此基本上不增加用于形成本發(fā)明的結(jié)二極管工藝。即，作為本發(fā)明提出的制造方法可以說是與邏輯電路等制造工藝的匹配性出色的工藝。


圖1是對于存儲單元區(qū)的部分示出了作為本發(fā)明實施形態(tài)1的存儲裝置(MRAM)的一個例子的電路圖。
圖2是對于存儲單元陣列以及周邊電路的一部分例示了實施形態(tài)1的MRAM的一個例子的剖面圖以及平面圖。
圖3是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖4是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖5是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖6是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖7是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖8是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖9是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖10是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖11是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖12是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖13是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖14是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖15是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖16是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖17是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的剖面圖。
圖18是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的平面圖。
圖19是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的平面圖以及剖面圖。
圖20是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的平面圖以及剖面圖。
圖21是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的平面圖以及剖面圖。
圖22是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的平面圖以及剖面圖。
圖23是按照工藝順序示出了實施形態(tài)1的MRAM的制造方法的一個例子的平面圖以及剖面圖。
圖24是對于存儲單元陣列以及周邊電路的一部分例示了實施形態(tài)2的MRAM的一個例子的剖面圖以及平面圖。
圖25是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖26是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖27是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖28是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖29是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖30是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖31是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖32是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖33是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖34是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖。
圖35是按照工藝順序示出了實施形態(tài)2的MRAM的制造方法的一個例子的平面圖。
圖36是對于存儲單元陣列以及周邊電路的一部分例示了實施形態(tài)3的MRAM的一個例子的剖面圖以及平面圖。
圖37是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖38是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖39是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖40是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖41是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖42是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖43是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖44是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖。
圖45是按照工藝順序示出了實施形態(tài)3的MRAM的制造方法的一個例子的平面圖。
圖46是對于存儲單元陣列示出了實施形態(tài)1～3的MRAM的其它例子的平面圖。
圖47是對于存儲單元陣列示出了實施形態(tài)1～3的MRAM的又一個例子的平面圖。
圖48是對于存儲單元陣列示出了實施形態(tài)1～3的MRAM的又一個例子的平面圖。
具體實施例方式
以下，根據(jù)附圖詳細(xì)地說明本發(fā)明的實施形態(tài)。其中，本發(fā)明能夠以多種不同的形態(tài)實施，并不應(yīng)限定在本實施形態(tài)的記載內(nèi)容以內(nèi)進(jìn)行解釋。另外，在所有的實施形態(tài)中，在相同要素或者部件上標(biāo)注相同的號碼。
(實施形態(tài)1)圖1是對于存儲單元區(qū)的部分示出了作為本發(fā)明一實施形態(tài)的存儲裝置(MRAM)的一個例子的電路圖。如圖1所示，本實施形態(tài)的MRAM具有字線WL和讀出線SL，在WL與SL的交點，配置隧道磁阻元件MTJ和二極管D。MTJ與D串聯(lián)連接，構(gòu)成存儲單元。存儲單元的一端(MTJ端)連接SL，另一端(D端)連接WL。存儲單元的選擇通過選擇SL以及WL進(jìn)行，位于選擇SL以及選擇WL的交點的存儲單元成為選擇存儲單元。SL以及WL的選擇通過列譯碼器以及行譯碼器進(jìn)行。另外，圖1中，沿著縱向配置WL，沿著橫向配置SL，而配置方向當(dāng)然也可以相反。
從選擇存儲單元讀出信息如下進(jìn)行。把選擇WL維持為低電壓電平(Low)，在以恒流限制狀態(tài)下把選擇SL維持為高電壓電平(High)。在該狀態(tài)下，在選擇存儲單元的二極管D上加入正向偏置，成為導(dǎo)通狀態(tài)。在MTJ是高電阻狀態(tài)的情況下，選擇SL的電位被維持為High電平，MTJ是低電阻狀態(tài)的情況下，通過MTJ以及導(dǎo)通狀態(tài)的D，電流流過選擇WL，選擇SL的電位成為Low電平。用讀出放大器檢測該電壓電平能夠讀出信息。這時，非選擇WL維持為高電壓電平(High)，非選擇SL維持為低電壓電平(Low)。由此，非選擇SL以及非選擇WL之間的二極管D被反向偏置，在選擇WL與非選擇SL之間，以及在非選擇WL與選擇SL之間不發(fā)生電位差。在通常的閾值以下電壓時，二極管不處于正向偏置狀態(tài)，而處于截止?fàn)顟B(tài)(反向偏置狀態(tài))。哪一種情況下在非選擇WL中都不流過電流。通過采用這樣的電位配置，能夠?qū)崿F(xiàn)僅在選擇存儲單元的MTJ中加入要流過電流的電位的狀態(tài)，如上述那樣，通過讀取選擇讀出線的電位(讀出在選擇存儲單元中是否流過電流)能夠讀出目標(biāo)信息。
信息向選擇存儲單元的寫入在選擇WL以及選擇SL中流過預(yù)定的控制電流。根據(jù)由該電流生成的合成磁場，控制MTJ的自由層的磁化方向，進(jìn)行信息的寫入。
另外，圖1中，在與圖的上下方向和圖的橫方向鄰接配置的字線WL或者讀出線SL上標(biāo)注號碼，另外，在配置于交點的隧道磁阻元件MTJ以及二極管D上標(biāo)注號碼。即，在WL1與SL1的交點，配置由MTJ11和D11構(gòu)成的存儲單元。圖中示出了4個存儲單元，而當(dāng)然也能夠連接大量的存儲單元。在以下的說明中省略標(biāo)注的號碼。所有的存儲單元原則上具有相同的構(gòu)造。
圖2是對于存儲單元陣列以及周邊電路的一部分例示了本實施形態(tài)的MRAM的一個例子的剖面圖以及平面圖。圖2中在其下側(cè)示出部分剖面圖。在部分剖面圖的左側(cè)示出存儲單元陣列部分，右側(cè)示出周邊電路部分。在圖2的上側(cè)示出部分平面圖。沿著部分平面圖的部件43(讀出線)的中心線的剖面圖成為在其下側(cè)示出的部分剖面圖的存儲單元陣列部分。以下，在同時示出剖面圖和平面圖的其它附圖中也相同。另外，圖2的右上部分示出的圖是MTJ部分的放大剖面圖。
在本實施形態(tài)的MRAM的基板部分中，具有半導(dǎo)體基板部分1和基板絕緣層2。在半導(dǎo)體基板部分1中能夠例示硅晶片。半導(dǎo)體基板部分1是在代表性的SOI基板中特有的結(jié)構(gòu)，而只要能夠?qū)崿F(xiàn)SOI構(gòu)造即在絕緣基板上具有硅層的構(gòu)造，則就不一定是半導(dǎo)體。例如也可以是玻璃基板，氧化鋁基板等。基板絕緣層2例如能夠例示氧化硅層。除此以外，也可以是氧化鋁層，氮化硅層等絕緣層。在半導(dǎo)體基板部分1是絕緣體的情況下，也可以沒有基板絕緣層2。在基板絕緣層2上具有表面半導(dǎo)體層，而如在后面說明的那樣，在表面半導(dǎo)體層上形成FET的有源區(qū)(7，9)，源·漏區(qū)(16，19，23，27)，pn結(jié)二極管的擴(kuò)散區(qū)(25，29)等。由半導(dǎo)體基板部分1，基板絕緣層2和表面半導(dǎo)體層構(gòu)成SOI基板。
在基板絕緣層2上具有元件分離構(gòu)造5。在元件分離構(gòu)造5中能夠例示硅氧化物，而也可以是硅氮化物等其它的絕緣物。元件分離區(qū)5的底部到達(dá)基板絕緣層2，由元件分離構(gòu)造5以及基板絕緣層2包圍的半導(dǎo)體區(qū)從基板以及其它的元件電分離。
周邊電路區(qū)(圖2剖面圖的右側(cè))等表面半導(dǎo)體層中，形成了n溝道型MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)以及p溝道型MOSFET。
n溝道型MOSFET具有有源層7，柵極絕緣膜14，低濃度n型半導(dǎo)體區(qū)16，側(cè)壁21，高濃度n型半導(dǎo)體區(qū)23，柵極電極24和金屬硅化物層32。
有源層7是在SOI基板的表面半導(dǎo)體層中導(dǎo)入顯示p型導(dǎo)電性的雜質(zhì)例如硼(B)所形成的p型的雜質(zhì)半導(dǎo)體層。在有源層7中形成n溝道型MOSFET的溝道。
柵極絕緣膜14例如通過熱氧化法或者熱CVD(化學(xué)汽相淀積)法形成的氧化硅膜。在柵極絕緣膜14中能夠適應(yīng)氮化硅膜或者氧化鉭膜等高介電率的介質(zhì)膜。
低濃度n型半導(dǎo)體區(qū)16是形成在柵極絕緣膜24兩側(cè)的雜質(zhì)半導(dǎo)體區(qū)，以低雜質(zhì)濃度導(dǎo)入了顯示n型導(dǎo)電性的例如砷(As)。低濃度n型半導(dǎo)體區(qū)16比后面說明的高濃度n型半導(dǎo)體區(qū)23形成在更接近溝道區(qū)一側(cè)，構(gòu)成LDD(輕摻雜漏)構(gòu)造的一部分。
側(cè)壁21是形成在柵極電極24的側(cè)壁上的絕緣膜。例如能夠例示氧化硅膜，而也可以是氮化硅膜等其它的絕緣膜(介質(zhì)膜)。
高濃度n型半導(dǎo)體區(qū)23是形成在柵極電極24兩側(cè)的低濃度n型半導(dǎo)體區(qū)16外側(cè)的雜質(zhì)半導(dǎo)體區(qū)。在高濃度n型半導(dǎo)體區(qū)23中，以高雜質(zhì)濃度導(dǎo)入顯示n型導(dǎo)電性的雜質(zhì)例如磷(P)。如上所述，與低濃度n型半導(dǎo)體區(qū)16一起構(gòu)成LDD。
柵極電極24通過構(gòu)圖在柵極絕緣膜14上所形成的淀積半導(dǎo)體層例如多晶硅膜而形成。另外，柵極電極24是導(dǎo)入了n型雜質(zhì)的n型雜質(zhì)半導(dǎo)體層。通過把n溝道型MOSFET的柵極電極做成n型半導(dǎo)體，能夠容易進(jìn)行閾值控制，能夠構(gòu)成高性能的MOSFET。
金屬硅化物層32是形成在高濃度n型半導(dǎo)體區(qū)23以及柵極電極24的表面的金屬硅化物膜。通過形成金屬硅化物層32，降低高濃度n型半導(dǎo)體區(qū)23以及柵極電極24的表面電阻，另外，能夠降低與后述的連接部件34的接觸電阻。另外，金屬硅化物層32不形成在存儲單元區(qū)中。這是因為在存儲單元陣列區(qū)的半導(dǎo)體基板上形成二極管，如果在構(gòu)成該二極管的半導(dǎo)體區(qū)中形成金屬硅化物層，則在構(gòu)造上，在結(jié)界面將產(chǎn)生電流漏泄，不能夠起到二極管的作用。作為防止形成金屬硅化物層的方法，在使用所謂自對準(zhǔn)硅化物工藝的情況下，例如能夠例示用氧化硅膜或者氮化硅膜等沒有硅化的材料形成掩模的方法。這一點在后面的工藝說明中詳細(xì)敘述。
p型MOSFET具有有源層9，柵極絕緣層膜14，低濃度p型半導(dǎo)體區(qū)域19，側(cè)壁21，高濃度p型半導(dǎo)體區(qū)27，柵極電極28，金屬硅化物層32。關(guān)于有源層9，低濃度p型半導(dǎo)體區(qū)域19，高濃度p型半導(dǎo)體區(qū)27，柵極電極28，除去把上述的有源層7，低濃度n型半導(dǎo)體區(qū)域16，高濃度n型半導(dǎo)體區(qū)域23，柵極電極24的說明中的導(dǎo)電類型置換為相反極性以外都相同。關(guān)于柵極絕緣膜14，側(cè)壁21，金屬硅化物層32與上述相同。另外，本實施形態(tài)的p溝道型MOSFET的柵極電極是p型半導(dǎo)體層。即，本實施形態(tài)的MOS構(gòu)成C-MOS(互補(bǔ)MOS)構(gòu)造，采用所謂的雙重柵極構(gòu)造。由此，能夠構(gòu)成高性能的C-MOS電路。
在存儲單元陣列區(qū)(圖2剖面圖的左側(cè))等表面半導(dǎo)體層中，形成由n型半導(dǎo)體層25以及p型半導(dǎo)體層29構(gòu)成的結(jié)二極管。n型半導(dǎo)體層25以及p型半導(dǎo)體層29是在SOI基板的表面半導(dǎo)體層中導(dǎo)入雜質(zhì)所形成的雜質(zhì)半導(dǎo)體層。在n型半導(dǎo)體層25中以高濃度導(dǎo)入顯示n型導(dǎo)電性的雜質(zhì)例如磷(P)。在p型半導(dǎo)體層29中以高濃度導(dǎo)入顯示p型導(dǎo)電性的雜質(zhì)例如硼(B)。
本實施形態(tài)的結(jié)二極管由于通過向SOI基板的表面半導(dǎo)體層中導(dǎo)入雜質(zhì)而形成，因此從其它的元件或基板電氣分離，不產(chǎn)生寄生晶體管。由此，能夠防止MRAM的誤動作。另外，如圖所示，本實施形態(tài)的結(jié)二極管是形成在SOI基板的表面半導(dǎo)體層上橫型的擴(kuò)散結(jié)二極管。從而能夠?qū)崿F(xiàn)充分大的導(dǎo)通·截止比以及充分小的導(dǎo)通電阻。另外，如后面說明的那樣，制造工藝也不特別復(fù)雜。即僅通過添加掩模能夠容易地制造。另外，在構(gòu)成結(jié)二極管的n型半導(dǎo)體層25以及p型半導(dǎo)體層29的表面不形成硅化物層這一點與上述相同。
在包含上述的結(jié)二極管和MOSFET的SOI基板上形成絕緣膜33，在絕緣膜33的內(nèi)部形成連接部件34。在絕緣膜33上形成第1層布線35、36、37使得與連接部件34連接。形成絕緣膜38使得覆蓋第1層布線35、36、37，在絕緣膜38上形成與布線36連接的局部布線40。在局部布線40上形成磁阻元件(MTJ)41，在覆蓋MTJ41以及局部布線40的絕緣膜42上，形成連接MTJ41的第2層布線13。
絕緣層膜33如圖所示，是把SOI基板上的元件與第1層布線35、36、37進(jìn)行絕緣的層間絕緣膜。在絕緣膜33中能夠例示氧化硅膜。另外，在制造工藝中使用CMP(化學(xué)機(jī)械拋光)法的情況下，還可以在其最表面部分設(shè)置具有起到阻擋層作用的氮化硅膜的多層膜。另外，絕緣層膜33為了降低布線的雜散電容能夠使用介電率低的低介電率膜。例如，能夠例示含有氟的氧化硅膜或者SOG(旋涂玻璃)膜。
連接部件34是把SOI基板上的元件與第1層布線35、36、37進(jìn)行連接的導(dǎo)電部件。例如能夠例示高雜質(zhì)濃度的硅氧化物或者鎢等高熔點金屬。在使用高熔點金屬的情況下最好使用阻擋層(氮化鈦等)。
第1層布線35、36、37例如能夠例示鎢等高熔點金屬，或者與鎢和氮化鈦等阻擋層的疊層金屬膜。在阻擋層中具備抑制金屬擴(kuò)散效果的情況下，也能夠使用鋁，銅等低電阻率金屬。在第1層布線中，布線35如圖2的平面圖所示形成為沿著上下方向(第1方向)延伸。布線35起到字線WL的作用。布線35經(jīng)過連接部件34連接到結(jié)二極管的n型半導(dǎo)體層25。布線36經(jīng)過連接部件34連接到結(jié)二極管的p型半導(dǎo)體層29，起到對于局部布線40的連接部件的作用。布線37是周邊電路區(qū)的第1層布線。
絕緣膜38與絕緣膜33相同。其中，由于絕緣膜38形成為使得埋入第1層布線35、36、37，因此在第1層布線35、36、37的上面還形成為具有一定的膜厚。第1層布線35、36、37在用金屬鑲嵌法形成的情況下，也可以在第1層布線35、36、37之間把埋入層與形成在第1層布線35、36、37上的層分離。形成在第1層布線35、36、37上的絕緣膜38的膜厚例如取為50～100nm。通過采用十分薄的膜厚，使得由布線35(字線WL)生成的磁場到達(dá)MTJ41的自由層。另外，由于布線36上的絕緣膜38的膜厚充分薄，不需要在用于連接到局部布線40的接觸孔上形成柱電極等連接部件。
局部布線40是把布線36與MTJ41的一端進(jìn)行連接的布線。能夠例示鎢等金屬。其膜厚考慮到使由布線35(字線WL)生成的磁場到達(dá)MTJ41的自由層，形成為充分薄。例如，能夠例示100nm的膜厚。
MTJ41由強(qiáng)磁性體的自由層41a，絕緣層41b，強(qiáng)磁性體的釘扎層41c，反磁性層41d構(gòu)成。還可以在這些各層或者其上下端層中設(shè)置適當(dāng)?shù)闹虚g層。在自由層41a以及釘扎層41c中例如使用鈷(Co)膜，在反磁性層41d中例如能夠使用FeMn膜。另外，在絕緣層41b中，能夠使用氧化硅膜或者氧化鋁(Al2O3)膜。這些薄膜能夠使用濺射法或者CVD法形成。另外，圖示的MTJ41的疊層方向也可以相反。另外，作為電極能夠在自由層41a和反磁性層41d的各個層與連接到這些層上的金屬布線之間形成金屬層。在金屬層中能夠例示鈦。該金屬層還能夠包含在上下布線層以內(nèi)形成。
絕緣膜42與絕緣膜33相同。第2層布線43能夠例示銅、鋁等金屬。還能夠采用與氧化鈦等阻擋層的疊層構(gòu)造。第2層布線13如圖2的平面圖所示形成為沿著左右方向(第2方向)延伸。第2層布線43起到讀出線SL的作用。第2層布線43連接MTJ41的另一端。
如果依據(jù)以上說明的本實施形態(tài)的MRAM，則在SOI基板上例如與元件絕緣形成結(jié)二極管。從而不發(fā)生寄生晶體管，能夠確保MRAM的正常動作。另外，在本實施形態(tài)的二極管中，由于能夠確保充分的導(dǎo)通·截止比和導(dǎo)通電阻，因此能夠構(gòu)成高性能的MRAM存儲單元。進(jìn)而，本實施形態(tài)的MTJ41由于形成在金屬的局部布線40上，因此能夠確保原子水平的平坦性。從而，能夠充分地發(fā)揮由薄膜構(gòu)造實現(xiàn)的MTJ41的性能。
以下，參照附圖，說明本實施形態(tài)的MRAM的制造方法的一個例子。圖3～圖23是按照工藝順序示出了本實施形態(tài)的MRAM的制造方法的一個例子的剖面圖或者平面圖。
首先，準(zhǔn)備由半導(dǎo)體基板部分1，基板絕緣層2，表面半導(dǎo)體層3構(gòu)成的SOI基板(圖3)。使用眾所周知的光刻技術(shù)或者腐蝕技術(shù)，在表面半導(dǎo)體層3上形成槽4(圖4)。槽4的底部形成為到達(dá)基板絕緣層2。
在SOI基板的整個面上例如形成未圖示的氧化硅膜，在埋入了槽4以后，用CVD法去除表面半導(dǎo)體層3上的氧化硅膜。由此，在槽4內(nèi)形成分離區(qū)5(圖5)。
接著，在周邊電路區(qū)的形成n溝道型MOSFET的區(qū)域中形成具有開口的光刻膠膜6。然后，作為雜質(zhì)離子注入硼(B)，形成n溝道型MOSFET的有源層7(圖6)。另外，需要在離子注入了雜質(zhì)以后進(jìn)行熱處理，進(jìn)行雜質(zhì)的激活。在以下的說明中，省略激活處理的說明。另外，在由熱處理進(jìn)行的激活工藝也可以在注入了若干離子以后，一起進(jìn)行激活。以后，在存在熱工藝(例如用于形成柵極絕緣膜的熱氧化工藝等)的情況下，能夠省略用于雜質(zhì)激活的熱處理。
接著，在周邊電路區(qū)的形成p溝道型MOSFET的區(qū)域中形成具有開口的光刻膠膜8。然后作為雜質(zhì)離子注入磷(P)，形成p溝道型MOSFET的有源層9(圖7)。
在去除了光刻膠膜8以后，在SOI基板的表面上形成氧化硅膜10以及多晶硅膜11(圖8)。氧化硅膜10例如能夠通過熱CVD法形成。這里，雖然例示了氧化硅膜，但是也可以是氮化硅膜，氧化鋁膜，氧化鉭膜等其它的介質(zhì)膜。另外，還可以僅選擇性地氧化SOI基板表面的硅區(qū)，形成氧化硅膜。另外在這里，雖然例示了多晶硅膜11，但也可以是無定形(非晶質(zhì))硅膜。
接著，形成構(gòu)圖為MOSFET的柵極電極圖形的光刻膠膜12，以該膜為掩模，腐蝕多晶硅膜11以及氧化硅膜10，形成柵極電極13以及柵極絕緣膜14(圖9)。
接著，在周邊電路區(qū)的形成n溝道型MOSFET的區(qū)域中形成具有開口的光刻膠膜15，作為雜質(zhì)離子注入砷(As)(圖10)。對于柵極電極13自對準(zhǔn)地注入雜質(zhì)，在柵極電極13兩側(cè)的有源層7中自對準(zhǔn)地形成n溝道型MOSFET的低濃度n型半導(dǎo)體區(qū)域16。同時，在柵極電極13中也注入砷，成為由n型的多晶硅構(gòu)成的柵極電極17。另外在這里，考慮雜質(zhì)的熱擴(kuò)散非容易性而例示了砷，但作為雜質(zhì)也可以采用磷。
接著，在周邊電路區(qū)的形成p溝道型MOSFET的區(qū)域中形成具有開口的光刻膠膜18，作為雜質(zhì)離子注入硼(B)(圖11)。與上述相同，對于柵極電極13自對準(zhǔn)地注入雜質(zhì)，自對準(zhǔn)地形成p溝道型MOSFET的低濃度p型半導(dǎo)體區(qū)19。另外，柵極電極13成為p型的柵極電極20。
去除光刻膠膜18，在基板的表面淀積未圖示的絕緣膜，例如氧化硅膜或者氮化硅膜。然后，通過各向異性腐蝕，腐蝕掉絕緣膜，在柵極電極17、20的側(cè)壁形成側(cè)壁21(圖12)。
接著，在周邊電路的形成n溝道型MOSFET的區(qū)域以及存儲單元區(qū)的形成二極管的n型半導(dǎo)體層25的區(qū)域中形成具有開口的光刻膠膜22，作為雜質(zhì)離子注入磷(P)(圖13)。對于柵極電極17以及側(cè)壁21自對準(zhǔn)地注入雜質(zhì)，在柵極電極17兩側(cè)的低濃度n型半導(dǎo)體區(qū)16的外側(cè)自對準(zhǔn)地形成高濃度n型半導(dǎo)體區(qū)23。同時，在柵極電極17中也注入磷，成為n型的柵極電極24。另外，同時在存儲單元陣列區(qū)的表面半導(dǎo)體層3中注入磷，形成n型半導(dǎo)體層25。
其次，在周邊電路的形成p溝道型MOSFET的區(qū)域以及存儲單元區(qū)的形成二極管的p型半導(dǎo)體層29的區(qū)域中形成具有開口的光刻膠膜26，作為雜質(zhì)離子注入硼(B)(圖14)。對于柵極電極20以及側(cè)壁20自對準(zhǔn)地注入雜質(zhì)，在柵極電極20兩側(cè)的低濃度p型半導(dǎo)體區(qū)19的外側(cè)自對準(zhǔn)地形成高濃度p型半導(dǎo)體區(qū)27。同時在柵極電極20中也注入磷，成為p型的柵極電極28。另外，同時在存儲單元陣列區(qū)的表面半導(dǎo)體層3中注入硼，形成p型半導(dǎo)體層29。
如上述那樣，n型半導(dǎo)體層25以及p型半導(dǎo)體層29構(gòu)成二極管。在本實施形態(tài)中，如上所述，能夠在MOSFET的高濃度雜質(zhì)半導(dǎo)體區(qū)的形成工藝中同時形成二極管。由此，不添加用于形成本實施形態(tài)的二極管的工藝，能夠在以往的工藝內(nèi)通過若干的掩模變更進(jìn)行二極管的制造。
接著，形成覆蓋存儲單元陣列區(qū)的掩模層30(圖15)，形成覆蓋基板表面的金屬層31(圖16)。在掩模層30中能夠例示例如氧化硅膜或者氮化硅膜。在金屬層31中，能夠例示例如鎢，鈷等通過與硅的化合形成電阻率低的金屬硅化物層的金屬。
通過熱處理使金屬層31與硅發(fā)生反應(yīng)，在半導(dǎo)體基板上的硅露出的部分中形成金屬硅化物層32。未反應(yīng)的金屬層31通過腐蝕去除。即，實施自對準(zhǔn)硅化物工藝。進(jìn)而去除掩模層30(圖17)。另外，不一定必須去除該掩模層30。這樣形成掩模層30形成金屬硅化物層32，因此用掩模層30覆蓋的部分中不形成金屬硅化物層。即，在存儲單元陣列區(qū)的二極管(n型半導(dǎo)體層25以及p型半導(dǎo)體層29)中不形成硅化物層。由此能夠防止由二極管的結(jié)界面中的硅化物層引起的電流漏泄。即，本實施形態(tài)形成二極管的方法與以往工藝的區(qū)別是添加一片用于形成掩模層30的掩模，另外，該掩模的對準(zhǔn)也不要求高精度。由此，沒有由添加本發(fā)明的二極管而引起了工藝負(fù)荷過大的增加。另外，在用氧化硅膜構(gòu)成掩模層30的情況下也可以去除該掩模層。
圖18示出該階段中的存儲單元陣列區(qū)的平面圖。n型半導(dǎo)體層25以及p型半導(dǎo)體層29由分離區(qū)5與各個元件分離，島狀地形成。從而不會發(fā)生寄生晶體管。另外，對稱地形成n型半導(dǎo)體層25以及p型半導(dǎo)體層29，在其邊界部分形成結(jié)面。由單元尺寸能夠確保充分低的導(dǎo)通電阻。
接著，在基板上形成絕緣膜33，在絕緣膜33的預(yù)定區(qū)域形成接觸孔。在該接觸孔內(nèi)埋入導(dǎo)電膜，形成導(dǎo)電部件34(圖19)。絕緣膜的33的形成能夠使用眾所周知的CVD法。接觸孔的形成能夠使用眾所周知的光刻以及腐蝕技術(shù)，在部件34的形成中，能夠使用埋入接觸孔的導(dǎo)電膜(例如高雜質(zhì)濃度的多晶硅膜)的淀積和CMP法。
在絕緣膜33上例如淀積鎢等金屬膜，使用眾所周知的光刻和腐蝕技術(shù)，形成第1層布線35、36、37(圖20)。在金屬膜的淀積中例如能夠使用濺射法。第1層布線35、36、37的圖形如上述那樣構(gòu)圖為布線35沿著圖的上下方向(第1方向)延伸。
接著，形成覆蓋第1層布線35、36、37的絕緣層膜38。其中，也可以使用金屬鑲嵌法形成在前面附圖中說明過的第1層布線。即，在形成于絕緣膜38上的槽內(nèi)埋入金屬膜，通過用CMP法去除該金屬膜的無用部分，在槽內(nèi)形成布線。這種情況下，在絕緣膜38的上部形成覆蓋第1層布線的薄絕緣膜。在布線36上的絕緣膜38中形成接觸孔39，進(jìn)而淀積未圖示的金屬膜。把該金屬膜構(gòu)圖形成局部布線40(圖21)。另外，由于布線36上的絕緣膜38是充分薄的膜厚，因此不需要在接觸孔39中埋入連接部件。
接著，順序淀積構(gòu)成MTJ的反強(qiáng)磁性層41d，釘扎層41c，絕緣層41b和自由層41a，把它們構(gòu)圖形成MTJ41(圖22)。在上述各層的淀積中能夠使用濺射法。另外，在構(gòu)圖中能夠使用干式腐蝕法。另外，也可以使構(gòu)成MTJ的各層的疊層順序相反，這一點與上述相同。
形成覆蓋MTJ41和局部布線40的絕緣膜12，例如通過CMP法使MTJ41的表面露出。然后，淀積未圖示的金屬膜，把該金屬膜構(gòu)圖形成第2層布線(讀出線43)(圖23)。另外，在MOSFET上沒有圖示第2層布線，而當(dāng)然能夠任意地形成周邊電路的MOSFET的布線。然后，能夠形成任意層數(shù)的布線層，在這里省略說明。
如果依據(jù)本實施形態(tài)的制造方法，則能夠不增加過多的工藝而容易地形成存儲單元陣列區(qū)的結(jié)二極管。另外，由于使用CMP法等能夠形成平坦面，在MTJ41的基底層形成作為金屬膜的局部布線40，因此能夠確保用于形成MTJ41的所需要的平坦性。在作為以往技術(shù)的邏輯電路的制造方法中通過添加若干個掩模變更和最小片數(shù)的掩模，能夠形成可以期待穩(wěn)定動作的MRAM存儲單元。
(實施形態(tài)2)本實施形態(tài)的MRAM是把在實施形態(tài)1中說明過的MRAM的二極管的結(jié)構(gòu)變更的例子。省略與實施形態(tài)1的MRAM相同結(jié)構(gòu)的說明，僅對于不同的部分進(jìn)行說明。
圖24是對于存儲單元陣列以及周邊電路的一部分例示了本實施形態(tài)2的MRAM的一個例子的剖面圖以及平面圖。本實施形態(tài)的MRAM形成在硅基板(硅晶片)50上。在硅基板50的表面部分形成分離區(qū)53，在周邊電路區(qū)中，形成用分離區(qū)53規(guī)定的p阱54和n阱55。在p阱54中形成n溝道型MOSFET，在n阱中形成p溝道型MOSFET。在存儲單元陣列區(qū)的分離區(qū)53上形成二極管。二極管由n型半導(dǎo)體層60和p型半導(dǎo)體層62構(gòu)成，構(gòu)成結(jié)二極管。另外，n型半導(dǎo)體層60和p型半導(dǎo)體層62島狀地形成在分離區(qū)53上。即，存儲單元陣列區(qū)的二極管與其它的元件或者硅基板50電分離。由此能夠防止發(fā)生寄生晶體管。n型半導(dǎo)體層60以及p型半導(dǎo)體層62如后面說明的那樣與MOSFET的柵極電極同時形成。
圖25～圖35是按照工藝順序示出了本實施形態(tài)2的MRAM的制造方法的一個例子的剖面圖以及平面圖。首先，準(zhǔn)備硅基板(硅晶片)50(圖25)，使用眾所周知的光刻以及腐蝕技術(shù)在表面形成槽51(圖26)。然后，淀積未圖示的絕緣膜，例如使用CMP法去除絕緣膜，在槽51內(nèi)埋入絕緣膜，形成分離區(qū)53(圖27)。
接著，在周邊電路區(qū)中，例如使用離子注入法形成p阱54和n阱55(圖28)，在基板整個面上形成氧化硅膜10以及多晶硅膜11(圖29)。
形成具有成為MOSFET的柵極電極的圖形以及覆蓋成為n型半導(dǎo)體層60及p型半導(dǎo)體層62的區(qū)域的圖形的光刻膠膜56，把該膜作為掩模腐蝕多晶硅膜11以及氧化硅膜10(圖30)。在該工藝中，同時形成成為MOSFET的柵極電極的區(qū)域和形成了二極管的半導(dǎo)體層(島)。
與實施形態(tài)1相同，形成MOSFET的低濃度雜質(zhì)區(qū)(16，19)，進(jìn)而形成側(cè)壁21(圖31)。
在周邊電路的形成n溝道型MOSFET的區(qū)域以及存儲單元區(qū)的形成二極管的n型半導(dǎo)體層60的區(qū)域中形成具有開口的光刻膠膜59，作為雜質(zhì)離子注入磷(P)(圖32)。如在實施形態(tài)1中說明過的那樣，形成高濃度n型半導(dǎo)體區(qū)23和n型的柵極電極24，同時，在存儲單元陣列區(qū)的半導(dǎo)體層57中注入磷，形成n型半導(dǎo)體層60。
接著，在周邊電路的形成p溝道型MOSFET的區(qū)域以及存儲單元區(qū)的形成二極管的p型半導(dǎo)體層62的區(qū)域中形成具有開口的光刻膠膜61，作為雜質(zhì)離子注入硼(B)(圖33)。同樣，形成高濃度p型半導(dǎo)體區(qū)27和p型的柵極電極28，同時，在存儲單元陣列區(qū)的半導(dǎo)體層57中注入硼，形成p型半導(dǎo)體層62。
這樣，形成由n型半導(dǎo)體層60以及p型半導(dǎo)體層62構(gòu)成的二極管，如上述那樣，該二極管形成為分離區(qū)53上的硅島。因此不會構(gòu)成寄生晶體管。由此能夠確保正常的MRAM存儲單元的動作。另外，不需要像實施形態(tài)1那樣添加用于形成二極管的工藝，能夠通過以往工藝內(nèi)的若干掩模變更進(jìn)行制造。
接著，與實施形態(tài)1相同，形成覆蓋存儲單元陣列區(qū)的掩模層63，執(zhí)行自對準(zhǔn)硅化物工藝。由此，形成金屬硅化物層32(圖34)。能夠通過掩模層63防止二極管的結(jié)界面中的電流漏泄。
圖35示出該階段的存儲單元陣列區(qū)的平面圖。由于n型半導(dǎo)體層60以及p型半導(dǎo)體層62形成分離區(qū)53上的島，因此與各元件以及基板電分離。從而不會發(fā)生寄生晶體管。另外，對稱地形成n型半導(dǎo)體層60以及p型半導(dǎo)體層62，其邊界部分形成結(jié)面。與實施形態(tài)1相同，能夠確保充分低的導(dǎo)通電阻。其以后的工藝由于與實施形態(tài)1相同，因此省略詳細(xì)的說明。
如果依據(jù)本實施形態(tài)，則由于在分離區(qū)53上島形地形成二極管，因此不發(fā)生寄生晶體管，而且，二極管與柵極電極同時構(gòu)圖，同時在MOSFET中與源漏同時進(jìn)行雜質(zhì)導(dǎo)入，因此僅通過增加很少的工藝就能夠進(jìn)行制造。
(實施形態(tài)3)本實施形態(tài)的MRAM是把在實施形態(tài)1中說明過的MRAM的二極管的結(jié)構(gòu)進(jìn)一步變更的例子。省略與實施形態(tài)1的MRAM相同結(jié)構(gòu)的說明，僅對于不同的部分進(jìn)行說明。
圖36是對于存儲單元陣列以及周邊電路的一部分例示了本實施形態(tài)3的MRAM的一個例子的剖面圖以及平面圖。本實施形態(tài)的MRAM形成在SOI基板上這一點與實施形態(tài)1相同。但是，本實施形態(tài)3的二極管由從SOI基板的表面半導(dǎo)體層3生成的n型半導(dǎo)體層71和與MOSFET的柵極電極同時構(gòu)圖的p型半導(dǎo)體層75構(gòu)成這一點不同。即，本實施形態(tài)3的二極管是具有與基板表面平行的結(jié)面的二極管。另外，在本實施形態(tài)3的二極管的表面上形成金屬硅化物層32。
圖37～圖45是按照工藝順序示出了本實施形態(tài)3的MRAM的制造方法的一個例子的剖面圖以及平面圖。本實施形態(tài)3的初始的制造方法與實施形態(tài)1中的圖3～圖7相同。
在周邊電路區(qū)中形成有源層7、9，在存儲單元陣列區(qū)的整個面上形成具有開口的光刻膠膜70，作為雜質(zhì)離子注入磷(P)，在表面半導(dǎo)體層3上導(dǎo)入磷形成n型半導(dǎo)體71(圖37)。
接著，形成氧化硅膜10(圖38)，去除存儲單元陣列區(qū)的氧化硅膜10(圖39)。在去除了光刻膠膜70以后，在基板的整個面上淀積多晶硅膜11(40)。
接著，與實施形態(tài)1相同，構(gòu)圖柵極電極。其中，在光刻膠膜72上，包括沒有構(gòu)圖成為p型半導(dǎo)體層75的區(qū)域的圖形。通過該構(gòu)圖在n型半導(dǎo)體層71上形成半導(dǎo)體層71(圖41)。
接著，與實施形態(tài)1相同，在柵極電極的側(cè)壁形成側(cè)壁21。在本實施形態(tài)中，由于在存儲單元陣列區(qū)具有半導(dǎo)體層73，因此在其側(cè)壁中也形成側(cè)壁21(圖42)。
接著，在p溝道型MOSFET的區(qū)域以及半導(dǎo)體層73的形成區(qū)域中形成具有開口的光刻膠膜74，作為雜質(zhì)離子注入硼(B)(圖43)。通過該離子注入形成p溝道型MOSFET的高濃度p型半導(dǎo)體區(qū)27，同時在半導(dǎo)體層73上形成p型半導(dǎo)體層75。另外，在p型半導(dǎo)體層75與n型半導(dǎo)體層71之間還可以形成用于良好地獲得連接的埋入接觸層。
然后，與實施形態(tài)1相同，形成n溝道型MOSFET的高濃度n型半導(dǎo)體區(qū)23，進(jìn)而，實行與實施形態(tài)1相同的自對準(zhǔn)硅化物工藝。在本實施形態(tài)3中，沒有形成實施形態(tài)1那樣的掩模層30。因此，在n型半導(dǎo)體層71的露出部分以及p型半導(dǎo)體層75中也形成金屬硅化物層32(圖44)。其中，在本實施形態(tài)3的p型半導(dǎo)體層75的側(cè)壁由于形成側(cè)壁21，因此在n型半導(dǎo)體層71與p型半導(dǎo)體層75之間不發(fā)生漏泄。在本實施形態(tài)3中，由于在二極管區(qū)也具有金屬硅化物層32，因此能夠降低接觸電阻。
圖45示出該階段中的存儲單元陣列區(qū)的平面圖。其中，沒有顯示金屬硅化物層32。作為SOI基板的表面半導(dǎo)體層所形成的n型半導(dǎo)體層71還形成在p型半導(dǎo)體層75的下部，p型半導(dǎo)體層75形成在n型半導(dǎo)體層71的上面。結(jié)面成為p型半導(dǎo)體層75的底面?？梢缘玫綐O大的結(jié)面，降低二極管的串聯(lián)電阻(導(dǎo)通電阻)。另外，p型半導(dǎo)體層71由SOI基板的分離區(qū)5以及基板絕緣層2包圍而形成，從而與其它的元件或者基板分離，不發(fā)生寄生晶體管的效果與實施形態(tài)1、2相同。以后的工藝由于與實施形態(tài)1相同，因此省略詳細(xì)的說明。
如果依據(jù)本實施形態(tài)，則由于作為二極管形成區(qū)的n型半導(dǎo)體層71與其它的元件以及基板電分離，因此不發(fā)生寄生晶體管。另外，由于n型半導(dǎo)體層71以及p型半導(dǎo)體層75與周邊電路的MOSFET同時形成，因此不會大幅度地增加工藝。另外，在本實施形態(tài)3的二極管中，能夠在其構(gòu)造上能夠擴(kuò)展結(jié)面積，能夠減小二極管的導(dǎo)通電阻。進(jìn)而，由于能夠在二極管表面形成金屬硅化物層32，因此能夠降低接觸電阻，減小二極管的導(dǎo)通電阻。另外，在本實施形態(tài)中，在p型半導(dǎo)體層75的形成中例示了離子注入法，而也可以形成預(yù)先以高濃度摻雜了p型雜質(zhì)的多晶硅膜，通過熱處理等自動摻雜，形成p型半導(dǎo)體層75與n型半導(dǎo)體層71之間的pn結(jié)。
以上，根據(jù)發(fā)明的實施形態(tài)具體說明了由本發(fā)明者完成的發(fā)明，但本發(fā)明并不限定于上述實施形態(tài)，在不脫離其宗旨范圍內(nèi)能夠進(jìn)行各種變更。
例如，在實施形態(tài)1～3中，作為二極管的平面圖形例示了對稱形。而也能夠像圖46所示那樣，采用p型半導(dǎo)體層29由n型半導(dǎo)體層25包圍的圖形。這種情況下，能夠加大二極管的結(jié)面積，降低導(dǎo)通電阻。另外，如圖47所示，能夠一體地形成n型半導(dǎo)體層25使得連接字線延伸方向(第1方向)。這種情況下，使二極管元件之間的電位恒定，能夠期待穩(wěn)定的動作。另外，如圖48所示，在沿著字線延伸方向(第1方向)一體地形成n型半導(dǎo)體層25的同時，還能夠采用p型半導(dǎo)體層29由n型半導(dǎo)體層25包圍的圖形。
在上述的實施形態(tài)中，半導(dǎo)體的導(dǎo)電類型是一種例示。當(dāng)然也能夠把p型與n型進(jìn)行交換。
另外，在上述實施形態(tài)中，示出了并用讀出的字線與寫入的字線，而當(dāng)然也能夠獨立地形成寫入字線。
另外，在MTJ的存儲狀態(tài)中例示了「0」或者「1」的2值的情況。而也能夠使得在磁化狀態(tài)下具有中間值而進(jìn)行多值存儲。例如，通過不連續(xù)的4個磁化狀態(tài)，可以在1個單元中存儲2比特的信息。
上述實施形態(tài)中的各部件的材料終究只是一種例示。只要能夠達(dá)到預(yù)定的性能則就能夠使用其它的材料。例如半導(dǎo)體材料不限于硅，也能夠使用化合物半導(dǎo)體。另外，薄膜形成方法也能夠適用CVD法或者濺射法等例示的方法以外的各種薄膜形成方法。對于腐蝕方法也是同樣的。
另外，在上述實施形態(tài)1以及3中，說明使用了SOI基板的例子，說明了周邊電路等的晶體管也形成在SOI基板上的例子，而周圍電路等的晶體管不一定必須形成在SOI基板上。也可以設(shè)置偏置等在體硅(半導(dǎo)體基板部分1)上形成晶體管。另外在上述實施形態(tài)中作為元件分離構(gòu)造例示了槽分離，而也能夠使用LOCOS(硅的局部氧化)等其它的分離構(gòu)造。
在本申請中公開的發(fā)明中，根據(jù)代表性的內(nèi)容得到的效果如下。即，能夠提供防止發(fā)生寄生晶體管的MRAM存儲單元的構(gòu)造。另外，能夠提供比FET+MTJ的單元構(gòu)造減小占有面積的尺寸優(yōu)勢方面出色的MRAM存儲單元的構(gòu)造。進(jìn)而，能夠提供與周邊電路等邏輯電路的制造工藝的匹配性出色的MRAM存儲單元的制造方法。
權(quán)利要求
1.一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括沿著第1方向延伸的字線；沿著與上述第1方向不同的第2方向延伸的讀出線；形成在上述字線與上述讀出線的交叉區(qū)域上且根據(jù)磁化方向其電阻值發(fā)生變化的磁阻元件；經(jīng)過導(dǎo)電部件串聯(lián)連接到上述磁阻元件上的二極管，其特征在于上述二極管形成在SOI基板上或者半導(dǎo)體基板的元件分離區(qū)上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述二極管由在上述SOI基板的表面半導(dǎo)體層中導(dǎo)入了第1導(dǎo)電類型雜質(zhì)的第1導(dǎo)電類型半導(dǎo)體區(qū)和在上述表面半導(dǎo)體層中導(dǎo)入了第2導(dǎo)電類型雜質(zhì)的第2導(dǎo)電類型半導(dǎo)體區(qū)構(gòu)成。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述第1導(dǎo)電類型半導(dǎo)體區(qū)以及第2導(dǎo)電類型半導(dǎo)體區(qū)通過上述SOI基板的絕緣層以及到達(dá)上述絕緣層的槽分離區(qū)與其它元件分離。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述第2導(dǎo)電類型半導(dǎo)體區(qū)具有由上述第1導(dǎo)電類型半導(dǎo)體區(qū)包圍的平面配置，上述第1導(dǎo)電類型半導(dǎo)體區(qū)通過上述SOI基板的絕緣層以及到達(dá)上述絕緣層的槽分離區(qū)與其它元件分離。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述第1導(dǎo)電類型半導(dǎo)體區(qū)與在上述第1方向上鄰接的鄰接第1導(dǎo)電類型半導(dǎo)體區(qū)相互連接，上述第2導(dǎo)電類型半導(dǎo)體區(qū)的一邊連接上述第1導(dǎo)電類型半導(dǎo)體區(qū)，通過上述SOI基板的絕緣層以及槽分離區(qū)與其它元件分離。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述第1導(dǎo)電類型半導(dǎo)體區(qū)與在上述第1方向上鄰接的鄰接第1導(dǎo)電類型半導(dǎo)體區(qū)相互連接，且具有每個存儲單元的突出區(qū)，上述第2導(dǎo)電類型半導(dǎo)體區(qū)具有由上述突出區(qū)包圍的平面配置。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述二極管由在淀積于上述半導(dǎo)體基板的元件分離區(qū)上的淀積半導(dǎo)體層中導(dǎo)入了第1導(dǎo)電類型雜質(zhì)的第1導(dǎo)電類型半導(dǎo)體層以及在上述淀積半導(dǎo)體層中導(dǎo)入了第2導(dǎo)電類型雜質(zhì)的第2導(dǎo)電類型半導(dǎo)體層構(gòu)成。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于上述第1導(dǎo)電類型半導(dǎo)體層以及第2導(dǎo)電類型半導(dǎo)體層形成在構(gòu)圖上述淀積半導(dǎo)體層所形成的每個存儲單元的半導(dǎo)體島狀區(qū)域中。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于上述第2導(dǎo)電類型半導(dǎo)體層具有由上述第1導(dǎo)電類型半導(dǎo)體層包圍的平面配置，上述第1導(dǎo)電類型半導(dǎo)體層是通過上述淀積半導(dǎo)體層的構(gòu)圖所形成的每個存儲單元的半導(dǎo)體島狀區(qū)域。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于上述第1導(dǎo)電類型半導(dǎo)體層是通過上述淀積半導(dǎo)體層的構(gòu)圖所形成的沿著上述第1方向延伸的半導(dǎo)體層，上述第2導(dǎo)電類型半導(dǎo)體層是其一邊與上述第1導(dǎo)電類型半導(dǎo)體層連接的、通過上述淀積半導(dǎo)體層的構(gòu)圖所形成的每個存儲單元的半導(dǎo)體島狀區(qū)域。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于上述第1導(dǎo)電類型半導(dǎo)體層是通過上述淀積半導(dǎo)體層的構(gòu)圖所形成的沿著上述第1方向延伸的半導(dǎo)體層，且具有每個存儲單元的突出區(qū)，上述第2導(dǎo)電類型半導(dǎo)體層具有由上述突出區(qū)包圍的平面配置。
12.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于上述淀積半導(dǎo)體層是成為形成在上述半導(dǎo)體基板上的場效應(yīng)晶體管的柵極電極的多晶硅層。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述二極管由在上述SOI基板的表面半導(dǎo)體層中導(dǎo)入了第1導(dǎo)電類型雜質(zhì)的第1導(dǎo)電類型半導(dǎo)體區(qū)以及在上述表面半導(dǎo)體層上淀積的淀積半導(dǎo)體層中導(dǎo)入了第2導(dǎo)電類型雜質(zhì)的第2導(dǎo)電類型半導(dǎo)體層構(gòu)成。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于上述第1導(dǎo)電類型半導(dǎo)體區(qū)沿著上述第1方向延伸形成。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于上述淀積半導(dǎo)體層是成為形成在上述SOI基板上的場效應(yīng)晶體管的柵極電極的多晶硅層。
16.一種半導(dǎo)體裝置的制造方法，其中，該半導(dǎo)體裝置包括沿著第1方向延伸的字線；沿著第2方向延伸的讀出線；形成在上述字線與讀出線的交叉區(qū)域上且根據(jù)磁化方向其電阻值發(fā)生變化的磁阻元件；經(jīng)過導(dǎo)電部件串聯(lián)連接到上述磁阻元件上的二極管，上述制造方法包括在SOI基板的表面半導(dǎo)體層上形成到達(dá)上述SOI基板的絕緣層的槽的步驟；在上述槽中埋入絕緣物形成槽分離區(qū)的步驟；在上述表面半導(dǎo)體層中導(dǎo)入第1導(dǎo)電類型雜質(zhì)形成第1導(dǎo)電類型半導(dǎo)體區(qū)的步驟；在上述第1導(dǎo)電類型半導(dǎo)體區(qū)或者與上述第1導(dǎo)電類型半導(dǎo)體區(qū)連接的上述表面半導(dǎo)體層中導(dǎo)入第2導(dǎo)電類型雜質(zhì)，形成第2導(dǎo)電類型半導(dǎo)體區(qū)的步驟；淀積第1絕緣膜，在上述第1絕緣膜上形成到達(dá)上述第1導(dǎo)電類型半導(dǎo)體區(qū)以及第2導(dǎo)電類型半導(dǎo)體區(qū)的接觸孔的步驟；在上述接觸孔中埋入導(dǎo)電材料，形成與上述第1導(dǎo)電類型半導(dǎo)體區(qū)連接的第1連接體以及與上述第2導(dǎo)電類型半導(dǎo)體區(qū)連接的第2連接體的步驟，形成包括與上述第1連接體連接的上述字線以及與上述第2連接體連接的連接布線的第1層布線的步驟；在覆蓋上述第1層布線的第2絕緣膜上形成與上述連接布線連接的局部布線的步驟；在平面配置中的上述字線的占有區(qū)域上的位置處的上述局部布線上形成上述磁阻元件的步驟；形成覆蓋上述局部布線以及磁阻元件的第3絕緣膜的步驟；在上述第3絕緣膜上形成與上述磁阻元件連接的上述讀出線的步驟。
17.根據(jù)權(quán)利要求16所述的制造方法，其特征在于在與形成于上述SOI基板上的第1溝道型的場效應(yīng)晶體管的源區(qū)以及漏區(qū)中導(dǎo)入雜質(zhì)的工藝相同的工藝中形成上述第1導(dǎo)電類型半導(dǎo)體區(qū)，在與形成于上述SOI基板上的第2溝道型的場效應(yīng)晶體管的源區(qū)以及漏區(qū)中導(dǎo)入雜質(zhì)的工藝相同的工藝中形成上述第2導(dǎo)電類型半導(dǎo)體區(qū)。
18.一種半導(dǎo)體裝置的制造方法，其中，該半導(dǎo)體裝置包括沿著第1方向延伸的字線；沿著第2方向延伸的讀出線；形成在上述字線與讀出線的交叉區(qū)域上且根據(jù)磁化方向其電阻值發(fā)生變化的磁阻元件；經(jīng)過導(dǎo)電部件串聯(lián)連接到上述磁阻元件上的二極管，上述制造方法包括在半導(dǎo)體基板的表面上形成分離區(qū)的步驟；在包括上述分離區(qū)的上述半導(dǎo)體基板的表面上，形成通過膜淀積工藝形成的淀積半導(dǎo)體層的步驟；把上述淀積半導(dǎo)體層進(jìn)行構(gòu)圖的步驟；在上述構(gòu)圖了的淀積半導(dǎo)體層中導(dǎo)入第1導(dǎo)電類型雜質(zhì)形成第1導(dǎo)電類型半導(dǎo)體層的步驟；在上述第1導(dǎo)電類型半導(dǎo)體層或者與上述第1導(dǎo)電類型半導(dǎo)體層連接的上述淀積半導(dǎo)體層中導(dǎo)入第2導(dǎo)電類型雜質(zhì)，形成第2導(dǎo)電類型半導(dǎo)體層的步驟；淀積第1絕緣膜，在上述第1絕緣膜上形成到達(dá)上述第1導(dǎo)電類型半導(dǎo)體層以及第2導(dǎo)電類型半導(dǎo)體層的接觸孔的步驟；在上述接觸孔中埋入導(dǎo)電材料，形成與上述第1導(dǎo)電類型半導(dǎo)體層連接的第1連接體以及與上述第2導(dǎo)電類型半導(dǎo)體層連接的第2連接體的步驟；形成包括與上述第1連接體連接的上述字線以及與上述第2連接體連接的連接布線的第1層布線的步驟；在覆蓋上述第1層布線的第2絕緣膜上形成與上述連接布線連接的局部布線的步驟；在平面配置中的上述字線的占有區(qū)域上的位置處的上述局部布線上形成上述磁阻元件的步驟；形成覆蓋上述局部布線以及磁阻元件的第3絕緣膜的步驟；在上述第3絕緣膜上形成與上述磁阻元件連接的上述讀出線的步驟。
19.根據(jù)權(quán)利要求18所述的制造方法，其特征在于通過上述淀積半導(dǎo)體層的構(gòu)圖，同時形成在上述半導(dǎo)體基板上所形成的場效應(yīng)晶體管的柵極電極，在與在第1溝道型的場效應(yīng)晶體管的柵極電極、源區(qū)以及漏區(qū)中導(dǎo)入雜質(zhì)的工藝相同的工藝中形成上述第1導(dǎo)電類型半導(dǎo)體層，在與在第2溝道型的場效應(yīng)晶體管的柵極電極、源區(qū)以及漏區(qū)中導(dǎo)入雜質(zhì)的工藝相同的工藝中形成上述第2導(dǎo)電類型半導(dǎo)體層。
20.一種半導(dǎo)體裝置的制造方法，其中，該半導(dǎo)體裝置包括沿著第1方向延伸的字線；沿著第2方向延伸的讀出線；形成在上述字線與上述讀出線的交叉區(qū)域上且根據(jù)磁化方向其電阻值發(fā)生變化的磁阻元件；經(jīng)過導(dǎo)電部件串聯(lián)連接到上述磁阻元件上的二極管，上述制造方法包括在SOI基板的表面半導(dǎo)體層上形成到達(dá)上述SOI基板的絕緣層的槽的步驟；在上述槽中埋入絕緣物形成槽分離區(qū)的步驟；在上述表面半導(dǎo)體層中導(dǎo)入第1導(dǎo)電類型雜質(zhì)形成第1導(dǎo)電類型半導(dǎo)體區(qū)的步驟；在包括上述表面半導(dǎo)體層、槽分離區(qū)以及第1導(dǎo)電類型半導(dǎo)體區(qū)的上述SOI基板的表面上，形成通過膜淀積工藝所形成的淀積半導(dǎo)體層的步驟；把上述淀積半導(dǎo)體層進(jìn)行構(gòu)圖的步驟；在上述構(gòu)圖了的淀積半導(dǎo)體層中導(dǎo)入第2導(dǎo)電類型雜質(zhì)形成第2導(dǎo)電類型半導(dǎo)體層的步驟；淀積第1絕緣膜，在上述第1絕緣膜上形成到達(dá)上述第1導(dǎo)電類型半導(dǎo)體區(qū)以及第2導(dǎo)電類型半導(dǎo)體層的接觸孔的步驟；在上述接觸孔中埋入導(dǎo)電材料，形成與上述第1導(dǎo)電類型半導(dǎo)體區(qū)連接的第1連接體以及與上述第2導(dǎo)電類型半導(dǎo)體層連接的第2連接體的步驟，形成包括與上述第1連接體或第2連接體的任一個連接體連接的上述字線以及連接到不是與上述字線連接的連接體的另一個連接體上的連接布線的第1層布線的步驟；在覆蓋上述第1層布線的第2絕緣膜上形成與上述連接布線連接的局部布線的步驟；在平面配置中的上述字線的占有區(qū)域上的位置處的上述局部布線上形成上述磁阻元件的步驟；形成覆蓋上述局部布線以及磁阻元件的第3絕緣膜的步驟；在上述第3絕緣膜上形成與上述磁阻元件連接的上述讀出線的步驟。
21.根據(jù)權(quán)利要求20所述的制造方法，其特征在于在與在形成于上述SOI基板上的第1溝道型的場效應(yīng)晶體管的源區(qū)以及漏區(qū)中導(dǎo)入雜質(zhì)的工藝相同的工藝中形成上述第1導(dǎo)電類型半導(dǎo)體區(qū)。
22.根據(jù)權(quán)利要求20所述的制造方法，其特征在于通過上述淀積半導(dǎo)體層的構(gòu)圖，同時形成在上述SOI基板上所形成的場效應(yīng)晶體管的柵極電極，在與在第2溝道型的場效應(yīng)晶體管的柵極電極，源區(qū)以及漏區(qū)中導(dǎo)入雜質(zhì)的工藝相同的工藝中形成上述第2導(dǎo)電類型半導(dǎo)體層。
23.根據(jù)權(quán)利要求20所述的制造方法，其特征在于還包括在上述第1導(dǎo)電類型半導(dǎo)體區(qū)的未形成有上述第2導(dǎo)電類型半導(dǎo)體層的表面區(qū)域，上述第2導(dǎo)電類型半導(dǎo)體層的表面區(qū)域以及上述SOI基板上所形成的場效應(yīng)晶體管的柵極電極、源區(qū)以及漏區(qū)的各表面區(qū)域上，形成金屬硅化物層的步驟。
全文摘要
本發(fā)明提供防止發(fā)生寄生晶體管的MRAM存儲單元的構(gòu)造，作為MRAM存儲單元的開關(guān)元件采用二極管，在SOI基板的表面半導(dǎo)體層中形成構(gòu)成二極管的n型半導(dǎo)體層25和p型半導(dǎo)體層29，n型半導(dǎo)體層25和p型半導(dǎo)體層29沿著橫方向配置，用分離區(qū)5分離，以便電分離于其它的元件或者基板。
文檔編號H01L27/146GK1565058SQ02819620
公開日2005年1月12日 申請日期2002年10月29日 優(yōu)先權(quán)日2001年10月31日
發(fā)明者北村恒二, 砂永登志男, 宮武久忠 申請人:國際商業(yè)機(jī)器公司