專利名稱：以沉積工藝將互連區(qū)域選擇性合金化的方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于半導(dǎo)體工藝的領(lǐng)域，特別是關(guān)于在金屬互連結(jié)構(gòu)中電遷移空隙的降低。
背景技術(shù)：
關(guān)于超大型積體半導(dǎo)體裝置接線對高密度與效能急遽增加的需求已難以提供次微米尺寸、低容阻金屬化圖案而滿足。此特別適用當(dāng)由于微小化而具有高縱橫比(深度對寬度)的次微米細(xì)微結(jié)構(gòu)特征例如通孔、接觸區(qū)域、線、凹槽、以及其它形狀開口或凹處。習(xí)知的半導(dǎo)體裝置一般包括半導(dǎo)體基板(通常為摻雜的單晶硅)與復(fù)數(shù)個(gè)依序形成之間層介質(zhì)以及導(dǎo)電圖案。自其形成的集成電路包括復(fù)數(shù)個(gè)以聯(lián)機(jī)(inter-wiring)間間距隔開的導(dǎo)線圖案。一般來說，垂直間隔金屬化層的導(dǎo)電圖案以垂直向填充通孔的導(dǎo)電插腳電氣連接，該通孔形成在隔開金屬層之間層介質(zhì)層，而其它充填接觸孔的導(dǎo)電插腳以主動裝置區(qū)域(例如晶體管的源極/汲極區(qū)域，形成于半導(dǎo)體基板之內(nèi)或之上)建立電連接。形成在類似凹槽開口的導(dǎo)線一般實(shí)質(zhì)平行半導(dǎo)體基板而延伸。依據(jù)現(xiàn)今技術(shù)此類的半導(dǎo)體裝置可包括5層或更多層的金屬化以滿足裝置幾何與微微小化(micro-miniaturization)要求。
用以形成用于電互連垂直分隔的金屬化層的導(dǎo)電插腳的常見使用方法為熟知的金屬鑲嵌法(damascene)型式工藝。一般而言，此工藝包含在介質(zhì)間層形成開口(或通孔)，其依序隔開垂直分隔的金屬化層。此通孔一般使用習(xí)知的微影與蝕刻技術(shù)而形成。在通孔形成之后，利用習(xí)知技術(shù)將通孔以導(dǎo)電材料(例如鎢或銅)填充。于介質(zhì)間層的表面的多余導(dǎo)電材料一般接著以化學(xué)機(jī)械平面化技術(shù)(CMP)移除。
高效能微處理器應(yīng)用需要快速的半導(dǎo)體電路，以及集成電路的速度隨著互連圖案的電阻與電容而反向變化。當(dāng)集成電路變得更復(fù)雜并且細(xì)微結(jié)構(gòu)特征尺寸與間隔變得更小，則集成電路的速度變得與晶體管本身更無關(guān)，而與互連圖案更相關(guān)。若互連節(jié)點(diǎn)繞經(jīng)相當(dāng)?shù)木嚯x，例如數(shù)百微米或更多(如于次微米技術(shù))，則互連電容值限制電路節(jié)點(diǎn)電容負(fù)載以及因此而限制電路速度。當(dāng)積體密度增加并且細(xì)微結(jié)構(gòu)特征尺寸減小，依照次微米設(shè)計(jì)規(guī)則，由于集成電路速度延遲，排斥率明顯地降低制造產(chǎn)量與增加制造成本。
增加電路速度的一種方法是降低導(dǎo)電圖案的電阻。一般使用鋁，因?yàn)槠鋬r(jià)格便宜、低電阻并且易于蝕刻。然而，當(dāng)用于通孔/接觸處與凹槽的開口的尺寸降至次微米范圍，使用鋁則會造成步階覆蓋問題。不良的步階覆蓋導(dǎo)致高電流密度與強(qiáng)化的電遷移。再者，當(dāng)使用低介電常數(shù)聚醯胺材料作為介質(zhì)間層時(shí)，與鋁接觸會產(chǎn)生濕氣/偏差的可靠度問題，而這些問題已降低在不同的金屬化層之間形成的互連處的可靠度。
銅(Cu)以及以銅為主的合金特別適合用于大規(guī)模集成電路(VLSI)與超大規(guī)模集成電路(ULSI)半導(dǎo)體裝置，該等裝置需要多層的金屬化層。銅以及以銅為主的合金金屬化系統(tǒng)具有非常低的電阻率(明顯地低于鎢，甚至低于先前使用鋁及其合金的較佳系統(tǒng))。此外，銅對電遷移有較高的電阻。再者，銅與其合金享有優(yōu)于許多其它導(dǎo)電材料(如銀與金)相當(dāng)價(jià)格上的優(yōu)勢。并且，相對于鋁以及耐熔型材料，銅及其合金可于低溫立即地沉積而以熟知的電鍍技術(shù)形成(與制造產(chǎn)量的要求完全兼容的沉積率)，例如無電(electroless)與電鍍技術(shù)。
圖1顯示使用銅金屬鑲嵌法的金屬互連結(jié)構(gòu)的部分的橫剖面示意圖。較低層的金屬層10(包括銅線)，也稱的為M1，經(jīng)由通孔14連接至較高層的金屬層16(包括銅線)。屏障層18與20(例如以氮化物形成)覆蓋金屬層10與16。金屬層10與16以介質(zhì)層12(例如以氧化物形成)分隔。通孔14以金屬填充而形成導(dǎo)電插腳15。
通孔14的形成包含執(zhí)行通孔蝕刻穿經(jīng)介質(zhì)層12與屏障層20，而停止于下方的金屬層10上。預(yù)濺鍍蝕刻工藝(例如使用氬)一般先于通孔屏障與銅沉積使用。
在場的影響下移動，藉由電子之間與金屬離子的動量交換，電遷移(EM)定義為金屬原子的傳輸。用于圖1的銅金屬鑲嵌結(jié)構(gòu)中電遷移的兩個(gè)臨界接口為在22的界面V1M1與在24的接口V1M2。V1M1接口22的電遷移測試包括從金屬層16(M2)中上方的銅線經(jīng)由導(dǎo)電插腳15與通孔14流通電子至金屬層10(M1)中下方的銅線。V1M2接口24的電遷移測試包括電子以相反方向流通。于V1M1接口22的情況，電遷移空隙一般在通孔14的銅/氮化物(或銅/屏障層)的接口產(chǎn)生。如圖2中，顯示了電遷移空隙26。電遷移空隙26表現(xiàn)出降低裝置的可靠度。
當(dāng)鋁作為互連材料，為人熟知的是使用合金元素以改善鋁電阻以便電遷移。最廣泛使用的一種合金元素為鋁銅合金。當(dāng)于鋁中加入少量濃度的銅，電遷移的可靠度增加幾個(gè)數(shù)量級。類似地，銅的合金元素已在研究當(dāng)中。然而，在鋁與銅之間有工藝差異，其使得在銅工藝流程中插入合金為挑戰(zhàn)性的課題。例如，鋁為沉積、圖案與蝕刻工藝，而銅一般為具有物理氣相沉積(physical vapor deposition，PVD)晶種與電化學(xué)填充工藝的金屬鑲嵌工藝。
于電化學(xué)沉積期間嘗試引入合金至銅線，但許多銅合金于水溶液中不是電活性。另一具潛力溶液為在PVD銅晶種沉積期間濺鍍銅合金，但問題在于因?yàn)椴煌饘倬哂胁煌瑸R鍍產(chǎn)量，相較于銅矩陣，合金元素傾向以不同速率濺鍍。另一問題是在工藝之后，線中的合金元素均勻性，其由晶種層厚度、縱橫比、銅標(biāo)之中合金百分比、退火條件、以及電鍍處理以決定。另外影響合金均勻性的問題是線寬變化。

發(fā)明內(nèi)容
有需要提供金屬互連結(jié)構(gòu)與其制造方法，以于金屬化層中使用銅并且在關(guān)鍵電遷移失敗位置改善電遷移性質(zhì)。
藉由本發(fā)明的實(shí)施例以滿足這些與其它需要，本發(fā)明的實(shí)施例提供金屬互連結(jié)構(gòu)，包含銅線與在該銅線上的介質(zhì)層。通孔經(jīng)由介質(zhì)層延伸至銅線。銅合金元素層(包含銅合金元素)布線通孔以及覆蓋由通孔曝露的銅線。導(dǎo)電插腳填充通孔。僅于銅線中鄰近導(dǎo)電插腳的銅線區(qū)域設(shè)置銅與合金元素的固態(tài)溶液。
藉由設(shè)置銅合金元素層，其布線直接位于銅線之上的通孔，銅與合金元素的固態(tài)溶液可直接在導(dǎo)電插腳之下方的銅線區(qū)域形成。因此，在最關(guān)鍵電遷移失敗位置(也即在下方的銅線中的通孔之下方的最快擴(kuò)散位置)設(shè)置銅與合金元素的固態(tài)溶液。
藉由本發(fā)明的另一實(shí)施型態(tài)也滿足先前提到的需要，本發(fā)明的另一實(shí)施型態(tài)提供一種選擇合金元素至互連金屬化的方法。該方法包括步驟經(jīng)由介質(zhì)層蝕刻開口以曝露下方的金屬化層的部分；以及，形成通孔。合金元素層沉積于通孔內(nèi)以布線通孔并且覆蓋金屬化層的曝露部分。合金元素的固態(tài)溶液以及金屬化層形成在曝露部分。
于本發(fā)明的再另一實(shí)施型態(tài)提供一種方法，該方法提供合金元素給位于由介質(zhì)層覆蓋的銅線的頂部的通孔之下方的銅。該方法沉積合金元素層于通孔內(nèi)以布線通孔并且覆蓋由通孔曝露的銅線的頂部。導(dǎo)電插腳形成于通孔內(nèi)并且執(zhí)行退火。退火導(dǎo)致在銅線的頂部的合金元素的固態(tài)溶液的形成，該銅線的頂部以合金元素層覆蓋。
本發(fā)明之上述與其它的特征、實(shí)施型態(tài)以及優(yōu)點(diǎn)將由以下的詳細(xì)說明并且結(jié)合圖式而更清楚。


圖1是根據(jù)習(xí)知方法建構(gòu)的金屬互連結(jié)構(gòu)的剖面圖。
圖2顯示由習(xí)知的金屬互連工藝方法形成的具有電遷移空隙的圖1的結(jié)構(gòu)。
圖3是根據(jù)本發(fā)明的實(shí)施例，于蝕刻通孔之后，金屬互連結(jié)構(gòu)的部分的剖面圖。
圖4為根據(jù)本發(fā)明的實(shí)施例，顯示接續(xù)在通孔中沉積合金元素層之后，圖3的結(jié)構(gòu)。
圖5為根據(jù)本發(fā)明的實(shí)施例，顯示接續(xù)在合金元素層之上方沉積屏障金屬層之后，圖4的結(jié)構(gòu)。
圖6為根據(jù)本發(fā)明的實(shí)施例，顯示接續(xù)在銅場工藝之后并退火以形成固態(tài)溶液區(qū)域之后，圖5的結(jié)構(gòu)。
圖7為根據(jù)本發(fā)明的實(shí)施例，顯示在執(zhí)行平面化之后，圖6的結(jié)構(gòu)。
具體實(shí)施例方式
本發(fā)明是針對并解決關(guān)于在金屬互連結(jié)構(gòu)的銅線中的電遷移失敗的問題。藉由提供插入至關(guān)鍵電遷移失敗位置的銅線的銅合金元素(關(guān)鍵電遷移失敗位置為在位于下方金屬的通孔之下方的最快速擴(kuò)散位置)，本發(fā)明部分地解決這些問題。于本發(fā)明的實(shí)施例中，在通孔圖案化與蝕刻之后，并且在耐熔屏障金屬沉積之前，合金元素沉積于通孔內(nèi)以及在下方的金屬層的曝露的銅的頂部上。在合金元素層之上方沉積耐熔屏障金屬之后，執(zhí)行銅填充。接著退火該結(jié)構(gòu)以穩(wěn)定顆粒結(jié)構(gòu)。退火作為允許合金元素進(jìn)入具有銅的固態(tài)溶液與通孔附近。當(dāng)藉由平面化自場移除多余的銅、屏障金屬與合金金屬，該結(jié)構(gòu)完成。
圖3顯示于形成通孔之后，金屬互連結(jié)構(gòu)的剖面圖。在圖3中，第一金屬層(M1)包含銅線30。以銅或銅合金制作的銅線30以擴(kuò)散屏障層32覆蓋。用于擴(kuò)散屏障層32的例示材料為氮化物，雖然在不悖離本發(fā)明的范疇可使用其它材料。介質(zhì)層34設(shè)置于擴(kuò)散屏障層32上。介質(zhì)層34可以習(xí)知的介質(zhì)材料，如氧化物或有機(jī)或無機(jī)的低介電常數(shù)(K)的介質(zhì)材料制作。低介電常數(shù)的介質(zhì)材料有利于降低結(jié)構(gòu)的電阻-電容(RC)。
通孔36經(jīng)由介質(zhì)層34與擴(kuò)散屏障層32蝕刻。通孔36延伸至金屬化層的銅線30的頂部。用以形成圖3的結(jié)構(gòu)的方法，包括蝕刻步驟，本質(zhì)上可為習(xí)知的。
為了增加銅線30中的電遷移的電阻，銅合金元素層38(也解釋為合金元素層38)沉積于通孔36中。因此，合金元素層38覆蓋通孔的側(cè)壁、銅線30的頂部、以及場。例示的合金元素包括錫(Sn)、鈀(Pd)、碳(C)、鈣(Ca)、鎂(Mg)、鋁(Al)與鉿(Hf)。于特別的較佳實(shí)施例中，使用錫或鋁作為合金元素。這些元素，當(dāng)與銅合金時(shí)，會增加銅的電遷移電阻。
合金元素層38可藉由習(xí)知的方法沉積，包括更多先進(jìn)方法如改良的離子化物理氣相沉積、中空陰極磁控管濺鍍、或自離子化電漿沉積。沉積合金元素層38的較佳方式是避免銅突出，如此合金元素的優(yōu)良步階覆蓋是令人滿意的。由于這些理由，以上所提到的先進(jìn)沉積方法是有利的。
合金元素層38的沉積較佳地在相同的沉積設(shè)備的原位置(in-situ)(不破壞真空)執(zhí)行，使用該沉積設(shè)備以沉積屏障金屬層與銅晶種。對用于自純標(biāo)的的合金元素沉積的沉積工具設(shè)置額外的腔室。例如，若沉積元素為錫，則標(biāo)的為錫。例如，合金元素層38可沉積厚度介于大約50至200。
在銅線30的頂部上的通孔36內(nèi)設(shè)置合金元素層38是提供合金元素(例如錫或鋁)直接于最關(guān)鍵電遷移失敗位置的其中之一(也即在下方銅的通孔之下方的最快速擴(kuò)散位置)。
在圖5中，屏障金屬層40已沉積在合金元素層38之上方。屏障金屬層40，包括例如鉭(Ta)或氮化鉭(TaN)的耐熔屏障金屬，可防止銅擴(kuò)散至介質(zhì)層34。它也作為提供附著給接續(xù)的銅晶種層。以習(xí)知方法沉積屏障金屬層40。
圖6顯示于通孔36內(nèi)填充銅之后，圖5的結(jié)構(gòu)。在屏障金屬層40上形成銅晶種層(未圖標(biāo))之后，接續(xù)銅填充42。通孔36例如可以習(xí)知的沉積技術(shù)，如電化學(xué)沉積、物理氣相沉積、或化學(xué)氣相沉積來填充銅。銅填充42在屏障金屬層40的界限內(nèi)與場之上方完全地填充通孔36。
在填充銅或以銅為主的合金之后，執(zhí)行退火，其有特定的功效。其中的一功效為穩(wěn)定顆粒結(jié)構(gòu)。然而，另一功效為在通孔36內(nèi)以及周圍形成合金元素與銅的固態(tài)溶液區(qū)域44及46。在銅線30內(nèi)的固態(tài)溶液區(qū)域44以虛線繪出，在通孔36內(nèi)的固態(tài)溶液區(qū)域46也以虛線繪出。于圖6的示意圖，固態(tài)溶液區(qū)域44、46的配置僅為例示。
于本發(fā)明的特定實(shí)施例，例示的退火處理曝露結(jié)構(gòu)至溫度大約150℃至大約400℃，時(shí)間約10至約90分鐘。于特別的較佳實(shí)施例中，溫度為大約200℃至大約300℃。
于圖7中，將結(jié)構(gòu)平面化以移除多余的銅填充、屏障金屬層40與形成于場上的合金元素層38。導(dǎo)電插腳48因此形成于通孔36之內(nèi)。導(dǎo)電插腳48可考慮包含銅或以銅為主的合金48、屏障金屬層40以及合金元素層38，還有形成于通孔36內(nèi)的任何固態(tài)溶液區(qū)域46。
當(dāng)銅合金元素的固態(tài)溶液形成于區(qū)域44(為關(guān)鍵電遷移失敗位置，也即銅線30中通孔36之下方的最快速擴(kuò)散的位置)內(nèi)，即為達(dá)到目標(biāo)地且有效地改善結(jié)構(gòu)的電遷移可靠度。此可完成而不需嘗試以適合用以改善銅的電遷移的合金元素?fù)诫s整個(gè)銅線30。
雖然已詳細(xì)說明與解釋本發(fā)明，但應(yīng)清楚了解其僅為例示說明而非限制，本發(fā)明的范疇將由權(quán)利要求書所述界定。
權(quán)利要求
1.一種金屬互連結(jié)構(gòu)，包含銅線(30)；位在該銅線(30)上的介質(zhì)層(34)；通孔(36)，經(jīng)由該介質(zhì)層延伸至該銅線；銅合金元素層(38)，包含合金元素以布線該通孔(36)并覆蓋由該通孔(36)曝露的銅線(30)；導(dǎo)電插腳(48)，填充該通孔(36)；以及在該銅線(40)中銅與該合金元素的固態(tài)溶液，僅位于鄰近該導(dǎo)電插腳(48)的銅線(46)區(qū)域。
2.如權(quán)利要求1所述的結(jié)構(gòu)，其中該合金元素為以下元素的至少一個(gè)錫(Sn)、鈀(Pd)、碳(C)、鈣(Ca)、鎂(Mg)、鋁(Al)與鉿(Hf)。
3.如權(quán)利要求2所述的結(jié)構(gòu)，其中該導(dǎo)電插腳(48)包含銅。
4.如權(quán)利要求3所述的結(jié)構(gòu)，復(fù)包含位在介于該合金元素層(38)與該導(dǎo)電插腳(48)之間的通孔中的擴(kuò)散屏障層(40)。
5.一種選擇性地制合金元素至互連金屬化的方法，包含步驟蝕刻開口(36)穿經(jīng)介質(zhì)層(34)，以曝露下方金屬化層(30)的部分，并且形成通孔(36)；于該通孔(36)中沉積合金元素層(38)，以布線該通孔(36)并且覆蓋該金屬化層(30)的該曝露部分；以及在該曝露部分形成該合金元素(38)與該金屬化層(30)的固態(tài)溶液。
6.如權(quán)利要求5所述的方法，其中該金屬化層以銅或以銅為主的合金制作。
7.如權(quán)利要求6所述的方法，其中該合金元素為以下元素的至少一個(gè)錫(Sn)、鈀(Pd)、碳(C)、鈣(Ca)、鎂(Mg)、鋁(Al)與鉿(Hf)。
8.如權(quán)利要求7所述的方法，復(fù)包含在該開口(36)沉積屏障層(40)以及以銅或以銅為主的合金填充該開口(36)。
9.一種在以介質(zhì)層(34)覆蓋的銅線(30)的頂部的通孔(36)之下方提供合金元素給銅的方法，包含步驟于通孔(36)內(nèi)沉積合金元素層(38)，以布線該通孔(36)并且覆蓋由該通孔(36)曝露的該銅線(30)的該頂部；在該通孔(36)內(nèi)形成導(dǎo)電插腳(48)；以及退火以導(dǎo)致位于該銅線(30)的該頂部的該合金元素的固態(tài)溶液的形成，該銅線由該合金元素層(38)所覆蓋。
10.如權(quán)利要求15所述的方法，其中該合金元素為以下元素的至少一個(gè)錫(Sn)、鈀(Pd)、碳(C)、鈣(Ca)、鎂(Mg)、鋁(Al)與鉿(Hf)。
11.如權(quán)利要求10所述的方法，其中該形成導(dǎo)電插腳(48)的步驟包含在該合金元素層(38)之上方沉積屏障層(40)，以及在該屏障層(40)之上方沉積銅(42)。
全文摘要
本發(fā)明提供一種金屬互連結(jié)構(gòu)與其制法，以提供在介質(zhì)層內(nèi)布線通孔的合金元素層。該合金元素層因此插入于關(guān)鍵電遷移失敗的位置，也即在下方金屬的通孔之下方的快速擴(kuò)散的位置。一旦在通孔執(zhí)行銅填充，退火步驟允許合金元素進(jìn)入固態(tài)溶液，以銅進(jìn)入并環(huán)繞該通孔。合金元素與位在銅線中的通孔的底部的銅的固態(tài)溶液改善該結(jié)構(gòu)的電遷移可靠度。
文檔編號H01L21/768GK1516896SQ02812049
公開日2004年7月28日 申請日期2002年4月2日 優(yōu)先權(quán)日2001年6月20日
發(fā)明者P·R·貝塞爾, L·趙, P R 貝塞爾 申請人:先進(jìn)微裝置公司