專利名稱：具有改進(jìn)開(kāi)關(guān)特性的硅上絕緣體ld金屬氧化物半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有橫向漂移區(qū)和導(dǎo)電場(chǎng)電板的硅上絕緣體(SOI)型的半導(dǎo)體器件的改進(jìn)結(jié)構(gòu)及其制造方法。特別，本發(fā)明提出具有橫向漂移區(qū)的晶體管的結(jié)構(gòu)和制造該改進(jìn)結(jié)構(gòu)的方法，其中采用柵電極的延伸部分或在場(chǎng)氧化區(qū)上橫向延伸的場(chǎng)電板，其中通過(guò)保持完整的場(chǎng)電板并減少連接到柵極的場(chǎng)電板的橫向長(zhǎng)度，顯著地減少了柵極到漏極電容。
在高壓功率器件制造中，在某些區(qū)域總是必須權(quán)衡和折衷例如擊穿電壓、尺寸、“導(dǎo)通”電阻、制造的簡(jiǎn)單性和可靠性、以及開(kāi)關(guān)周期時(shí)間和能量損耗。理想情況，這種器件在所有的區(qū)域都將表現(xiàn)出優(yōu)越的性能，具有最小的運(yùn)行缺點(diǎn)和制造復(fù)雜性。
相關(guān)的美國(guó)專利號(hào)5,246,870和5,412,241展示了對(duì)基本SOI結(jié)構(gòu)的改進(jìn)，其中通過(guò)在漂移區(qū)中提供線性雜質(zhì)分布實(shí)現(xiàn)擊穿電壓增加，兩者都是共同轉(zhuǎn)讓的待審申請(qǐng)并引入這里作為參考。在這些SOI器件中，在橫向的MOS結(jié)構(gòu)中的溝道或體區(qū)與漏極之間的漂移區(qū)提供有多種結(jié)構(gòu)，例如薄的部分和線性橫向摻雜密度分布，這些大體上使擊穿電壓特性增加。此外，在基本上恒定厚度的場(chǎng)氧化區(qū)上提供頂場(chǎng)板以允許漂移區(qū)放置兩倍的導(dǎo)電電荷，由此減少導(dǎo)電損耗而沒(méi)有減小擊穿電壓。但是為了保持高擊穿電壓，鄰近漂移區(qū)的源側(cè)的導(dǎo)電電荷的總數(shù)必須保持非常少，因此導(dǎo)致電流流動(dòng)阻塞和使導(dǎo)電損耗不能優(yōu)化。
美國(guó)專利號(hào)5,648,671展示了對(duì)基本SOI結(jié)構(gòu)的進(jìn)一步改進(jìn)，該專利展示了具有線性-臺(tái)階的場(chǎng)氧化區(qū)和線性摻雜分布的橫向薄膜SOI器件，具有減小導(dǎo)電損耗而不減小擊穿電壓的特點(diǎn)。這種結(jié)構(gòu)進(jìn)一步的改進(jìn)展示在美國(guó)專利號(hào)5,969,387中，兩者都是共同轉(zhuǎn)讓的待審申請(qǐng)且由本申請(qǐng)的兩個(gè)發(fā)明人共同發(fā)明，也引入在這里作參考。該專利的改進(jìn)，其目的是提供先進(jìn)增強(qiáng)的器件性能，公開(kāi)了以基本上連續(xù)的方式增加部分頂氧化層的厚度，同時(shí)以基本上連續(xù)的方式減少頂氧化層下的部分橫向漂移區(qū)或場(chǎng)氧化層的厚度，兩者的距離比薄的半導(dǎo)體薄膜的最大厚度大了至少約5倍。
共同轉(zhuǎn)讓的待審申請(qǐng)的美國(guó)專利號(hào)6,028,337公開(kāi)另一種改進(jìn)的高壓薄膜器件，且該申請(qǐng)由本申請(qǐng)的兩個(gè)發(fā)明人共同發(fā)明，同樣引入這里作參考。后者的改進(jìn)是在器件內(nèi)提供附加的結(jié)構(gòu)，用于在工作過(guò)程中耗盡在橫向上鄰近體區(qū)的部分漂移區(qū)，此外，一般類型的器件的一般耗盡通常發(fā)生在垂直方向。通過(guò)舉例，描述這些已有技術(shù)的器件，而且，明顯地，對(duì)已有技術(shù)的基本SOI LDMOS結(jié)構(gòu)還有其它改進(jìn)和增強(qiáng)的許多其他方案。
盡管公開(kāi)了對(duì)基本SOI LDMOS器件的多種重要的改進(jìn)，但是沒(méi)有一個(gè)已有技術(shù)器件涉及增加?xùn)艠O到漏極電容的問(wèn)題，柵極到漏極電容是在場(chǎng)氧化區(qū)上橫向延伸的頂場(chǎng)板(電連接?xùn)烹姌O，并且有時(shí)只不過(guò)是它的延伸部分)的副產(chǎn)品，場(chǎng)氧化區(qū)本身橫向地延伸在漂移溝道上，美國(guó)專利號(hào)5,246,870和5,412,241第一次引入這種頂場(chǎng)板，如今是標(biāo)準(zhǔn)SOI LDMOS結(jié)構(gòu)的常規(guī)部分。下面更進(jìn)一步描述最終增加?xùn)艠O到漏極電容的問(wèn)題，且該問(wèn)題是本發(fā)明的方法和結(jié)構(gòu)的核心。頂場(chǎng)板的存在直接導(dǎo)致柵極到漏極電容增加，結(jié)果在晶體管開(kāi)關(guān)過(guò)程中增加能量損耗，因此能量效率低。
由此，希望具有一種在高壓、高電流環(huán)境中具有高性能的晶體管器件結(jié)構(gòu)，其中進(jìn)一步優(yōu)化工作參數(shù)，特別是更低的柵極到漏極電容，以及最終減少了的開(kāi)關(guān)過(guò)程中的能量損耗。
本發(fā)明通過(guò)保持頂場(chǎng)板的優(yōu)點(diǎn)，然而，同時(shí)減少器件的柵極到漏極的電容，以及因此減少開(kāi)關(guān)過(guò)程中的能耗，設(shè)法改進(jìn)上述已有技術(shù)的結(jié)構(gòu)。通過(guò)減少柵電極、場(chǎng)電板與器件的漂移區(qū)電連接實(shí)現(xiàn)上述目的。與已有技術(shù)一樣通過(guò)保持完整的頂場(chǎng)板實(shí)現(xiàn)這些目的，同時(shí)從柵電極切斷頂場(chǎng)板且使這些部分連接回源極，由此減少柵極到漏極電阻。通過(guò)切斷多晶硅柵電極并將橫向的漏向部分連接到場(chǎng)電板以及只留下連接?xùn)艠O的多晶硅的很小的源向部分。
在一個(gè)實(shí)施例中，頂場(chǎng)板包括在漂移區(qū)上部分延伸的多晶硅柵觸點(diǎn)以及連附于柵觸點(diǎn)橫向地突出在大部分漂移區(qū)上的金屬場(chǎng)電板，粘附于多晶硅柵電極的金屬場(chǎng)電板被從此切斷并連接回源極觸點(diǎn)。這限制了漂移區(qū)僅僅對(duì)延伸的多晶硅的柵極重疊。
在另一個(gè)優(yōu)選實(shí)施例中，如上所述，延伸的多晶硅柵觸點(diǎn)自身切斷為兩個(gè)部分。在器件的源區(qū)側(cè)的較小部分，該部分仍然連接到柵電極且在場(chǎng)氧化區(qū)的較小部分上延伸，以及連接到金屬場(chǎng)電板的另一個(gè)較大部分，該部分連接回源極，限制漂移區(qū)與柵極的重疊，因此更進(jìn)一步減少柵極到漏極電容。
通過(guò)利用優(yōu)選實(shí)施例的方法，實(shí)現(xiàn)了開(kāi)關(guān)過(guò)程中能量損耗的明顯減少。具有增加漏電壓和漏電流的效果。


圖1顯示常規(guī)的橫向薄膜SOI器件的簡(jiǎn)化截面圖；圖2描繪常規(guī)橫向薄膜SOI器件的更詳細(xì)的截面圖；圖3顯示根據(jù)本發(fā)明的第一實(shí)施例的圖2的常規(guī)結(jié)構(gòu)的改進(jìn)；圖4描繪了根據(jù)本發(fā)明的第二實(shí)施例的圖2中所繪的常規(guī)結(jié)構(gòu)的改進(jìn)；圖5是已有技術(shù)的常規(guī)結(jié)構(gòu)和本發(fā)明的優(yōu)選實(shí)施例的結(jié)構(gòu)的柵極到漏極的電容或CGD，相對(duì)于漏極到源極的電壓VDS的曲線；以及圖6是已有技術(shù)的常規(guī)結(jié)構(gòu)和本發(fā)明的優(yōu)選實(shí)施例的結(jié)構(gòu)的每一開(kāi)關(guān)周期估計(jì)的能量損耗作為VDS函數(shù)的曲線。
現(xiàn)在描述圖1和圖2所示的常規(guī)的SOI LDMOS結(jié)構(gòu)，然后參考圖3和圖4描述對(duì)其改進(jìn)的本發(fā)明的優(yōu)選實(shí)施例。
在圖1的簡(jiǎn)化的截面圖中，橫向薄膜SOI MOS晶體管20包括半導(dǎo)體襯底22，掩埋絕緣層24，以及其內(nèi)制造器件的半導(dǎo)體表面層26。MOS晶體管包括一種導(dǎo)電類型的源區(qū)28，第二反向?qū)щ婎愋偷捏w區(qū)30，第一導(dǎo)電類型的橫向漂移區(qū)32以及也是第一導(dǎo)電類型的漏區(qū)34。用參考標(biāo)記30A表示鄰接漂移區(qū)的體區(qū)的邊緣。通過(guò)柵電極36完成基本器件結(jié)構(gòu)，柵電極36通過(guò)氧化絕緣區(qū)38與半導(dǎo)體表面層26絕緣。在本發(fā)明的范圍內(nèi)，本發(fā)明中所使用的MOS晶體管結(jié)構(gòu)優(yōu)選具有各種性能增強(qiáng)的結(jié)構(gòu)，如，臺(tái)階氧化區(qū)38A和38B，形成場(chǎng)區(qū)部分36A的延伸的柵電極結(jié)構(gòu)，覆蓋柵電極36和延伸的柵電極36A的絕緣氧化層42，由金屬或等效的導(dǎo)電材料制成的頂場(chǎng)板44，朝器件的漏側(cè)橫向突出的頂場(chǎng)板44A的延伸部分，以及薄化的橫向漂移區(qū)部分32A，在上述已有技術(shù)中細(xì)述的所有部分，以及作為希望的多種和各種各樣的其他性能增強(qiáng)特點(diǎn)都不脫離本發(fā)明的精神或范圍。同樣，MOS晶體管20也可以包括表面接觸區(qū)40，表面接觸區(qū)40與源區(qū)28接觸，位于體區(qū)30內(nèi)并且與體區(qū)的導(dǎo)電類型相同但是更高摻雜。應(yīng)注意到，在高壓應(yīng)用時(shí)，漏極到源極電壓在數(shù)百伏特?cái)?shù)量級(jí)，為了保持電壓導(dǎo)電頂場(chǎng)板是必要的。
應(yīng)該理解圖中顯示簡(jiǎn)化的代表性器件，在這里描繪了特定的器件結(jié)構(gòu)，但是在本發(fā)明的范圍內(nèi)可以采用器件的不同幾何形狀和結(jié)構(gòu)。
圖2描繪了非常類似的常規(guī)SOI LDMOS晶體管。在圖2中有與圖1中相同標(biāo)記的區(qū)域表示相同結(jié)構(gòu)元件且不再進(jìn)一步描述。圖2用更精確的方式又描繪了器件的幾何形狀和結(jié)構(gòu)，但是如上所解釋應(yīng)該明白，即使更詳細(xì)的圖形描繪例如圖2-4，也只是實(shí)際器件的簡(jiǎn)化并非全面的繪制。
參考圖2-4，僅有結(jié)構(gòu)不同，或者看起來(lái)與圖1可能有不同的地方才進(jìn)行說(shuō)明，在圖2-4中與圖1具有相同的參考標(biāo)記的所有其他器件結(jié)構(gòu)和元件理解為表示相同的器件結(jié)構(gòu)或元件。
作為例子，圖2描繪了晶體管結(jié)構(gòu)的NMOS結(jié)構(gòu)。參考圖2，附加地展示了連接延伸的多晶硅柵電極結(jié)構(gòu)36A的金屬頂場(chǎng)板44，頂場(chǎng)板44A的延伸部分，頂場(chǎng)板44之上的絕緣層51，以及延伸的頂場(chǎng)板44A，以及至器件的柵極36、源極28以及漏極34三個(gè)金屬觸點(diǎn)，即分別是52、53和54。注意如圖2所繪，在上觸點(diǎn)52、53和54中使用第二金屬層，允許每個(gè)觸點(diǎn)的輸入阻抗低，作為公知技術(shù)這些是所希望的特性。
此外，增加從圖的左側(cè)到右側(cè)的橫向漂移區(qū)32的從亮到暗的陰影，亦即從漂移區(qū)的源側(cè)到漏側(cè)，作為公知技術(shù)表明增加接近漏極方向的摻雜分布。作為已知或可能已知的技術(shù)，這種增加摻雜可以是線性的或在給定環(huán)境中和使用中有用的其它分布。
最終，圖2描繪了沿著柵電極36，36A和漂移區(qū)32之間的場(chǎng)氧化區(qū)38，38A，38B的電容，表示為(且等于)柵極到漏極電容Cdg。與所能看到的一樣，該電容直接取決于柵電極和任何電連接?xùn)烹姌O36和延伸的柵電極36A，例如金屬場(chǎng)電板44和延伸的場(chǎng)電板44A的導(dǎo)電結(jié)構(gòu)之間的重疊部分。這與電容器的一般特性相稱，電容與電荷承載極板的面積成正比，在此情況下，導(dǎo)電柵電極和/或場(chǎng)電板在頂部，漂移區(qū)在底部。
眾所周知，當(dāng)晶體管開(kāi)關(guān)轉(zhuǎn)換時(shí)，例如，在需要一系列脈沖時(shí)，例如在熒光燈或氣體放電燈的驅(qū)動(dòng)電路中，能量被損耗。作為更公知的技術(shù)，損耗的能量與柵極到漏極電容成正比。因此，減少晶體管開(kāi)關(guān)過(guò)程中能量損耗的適當(dāng)?shù)姆椒ň褪菧p少柵極到漏極電容。
盡管減小柵極到漏極電容的明顯的方法是除去延伸的柵極36A和金屬頂場(chǎng)板44以及延伸的頂場(chǎng)板44A結(jié)構(gòu)，但是作為已知的和在已有技術(shù)中所描述的，例如美國(guó)專利號(hào)5,412,241所描述的，這些將失去頂場(chǎng)板和它的延伸部分的好處，以及利用頂場(chǎng)板、延伸柵電極等對(duì)基本SOI結(jié)構(gòu)的多種改進(jìn)。
因此，本發(fā)明的結(jié)構(gòu)和方法設(shè)法維持電壓，保留延伸柵極和場(chǎng)電板結(jié)構(gòu)的優(yōu)點(diǎn)，同時(shí)減少柵極到漏極電容以及因此減少開(kāi)關(guān)過(guò)程中的能量損耗。
接下來(lái)參考圖3描述本發(fā)明的第一實(shí)施例。圖3描繪了與圖2所繪的同樣的器件結(jié)構(gòu)，僅有一點(diǎn)例外。延伸的多晶硅柵電極36A不再連接到頂場(chǎng)板44。通過(guò)圖2和3的比較可以看到，圖2中的金屬場(chǎng)電板44以及金屬場(chǎng)電板44A的延伸部分已經(jīng)與延伸的多晶硅柵電極36A隔斷。頂場(chǎng)板44以及延伸部分44A已經(jīng)以圖中未示的方式連接到源極。在圖2中形式上為至柵電極的外部觸點(diǎn)的外部觸點(diǎn)52在第一實(shí)施例中不再連接到柵極，因此新的結(jié)構(gòu)55用作至柵電極的金屬觸點(diǎn)(未示出外部觸點(diǎn))。
由于這些變化，根據(jù)本發(fā)明的第一實(shí)施例，柵極與漂移區(qū)的重疊已顯著減少。結(jié)果，柵極到漏極電容因此同樣減小。參考圖3，形式上穿過(guò)場(chǎng)氧化區(qū)的圖3的漏極側(cè)或的右側(cè)的柵極到漏極的電容已經(jīng)被替代為漏極到源極電容Cds300。在場(chǎng)氧化區(qū)的左側(cè)上或源極側(cè)，仍保留有柵極到漏極的電容，如圖3的301所示。由于減少柵極到漏極的重疊部分且相應(yīng)減少柵極到漏極電容，因此在本發(fā)明的第一實(shí)施例的圖3中所描繪的晶體管結(jié)構(gòu)的開(kāi)關(guān)過(guò)程中能量損耗的減少是顯著的，下面將更詳細(xì)的描述。
下面參考圖4描述本發(fā)明的第二實(shí)施例。圖4除了一個(gè)微小的改變之外，與圖3相同。在圖3中，多晶硅柵電極是從圖3的向右的源區(qū)的方向或向漏極的方向橫向沿器件場(chǎng)氧化區(qū)延伸的一個(gè)連續(xù)結(jié)構(gòu)36，36A。在圖4中，能夠看到多晶硅柵電極36B的較大部分(注意，在圖3中標(biāo)明為36A的結(jié)構(gòu)在圖4中分成兩部分，在圖4中現(xiàn)在標(biāo)記為36A(仍連接到柵極)和36B(與柵極隔斷))已經(jīng)與電連接?xùn)艠O的部分隔斷并與圖2中所描繪的器件一樣重新連接到頂場(chǎng)板44。由于頂場(chǎng)板44和設(shè)置在頂場(chǎng)板之上的金屬連接器52A僅僅連接多晶硅場(chǎng)柵極36B的隔斷部分且不電連接?xùn)艠O，因此設(shè)置在剩下的多晶硅柵電極的頂端的新的金屬柵接觸55仍然存在，因?yàn)樗匀槐仨毻ㄟ^(guò)該觸點(diǎn)外部地電連接到柵極。
與圖3所示的本發(fā)明的第一實(shí)施例一樣，場(chǎng)極板44，連接場(chǎng)極板52A的觸點(diǎn)的外部連接器以及多晶硅延伸部分36B(現(xiàn)在與柵極隔斷)再次連接回源觸點(diǎn)，圖中未示出該連接。應(yīng)當(dāng)注意，通過(guò)使每個(gè)觸點(diǎn)的輸入阻抗都低，以及不需要斷開(kāi)下部金屬層以把下部源區(qū)觸點(diǎn)60連接頂場(chǎng)板44，第二金屬層的使用和因此產(chǎn)生的上觸點(diǎn)52，53和54有利于把場(chǎng)極板52A(因?yàn)樗辉偈峭獠繓艠O觸點(diǎn)，因此重新命名)連接回源極外部觸點(diǎn)53。
由于這些修改，柵極到漏極電容已經(jīng)限制在部分場(chǎng)氧化區(qū)的最左側(cè)或向源極的方向，且承載漏極到源極電容的大部分場(chǎng)氧化區(qū)在圖4中表示為Cds400，該部分出現(xiàn)在頂場(chǎng)板延伸部分44A和漂移區(qū)32之間，也在目前隔斷的多晶硅場(chǎng)電板36B和漂移區(qū)32之間。由于現(xiàn)在柵極到漏極電容Cdg401顯著減少，因此該修改的好處導(dǎo)致了晶體管開(kāi)關(guān)過(guò)程中能量損耗更少。為此第二實(shí)施例是優(yōu)選實(shí)施例。
在圖5中相對(duì)于漏極到源極電壓VDS繪制以皮法測(cè)量的柵極到漏極電容變量Cdg的曲線。圖5是以線性比例繪制的曲線，且可以看到三條曲線之間的電容有顯著差異。曲線501是指圖2所示的結(jié)構(gòu)，該結(jié)構(gòu)是常規(guī)的SOI LMDOS晶體管結(jié)構(gòu)?？梢钥吹?，柵極到漏極電容隨VDS減小，但對(duì)于高的VDS它仍然保持相當(dāng)高的值。曲線502涉及圖3所示的晶體管結(jié)構(gòu)，該結(jié)構(gòu)是本發(fā)明的第一實(shí)施例，在高的VDS值處，柵極到漏極電容顯著減少。最后一條曲線503涉及圖4中所示的晶體管器件結(jié)構(gòu)，該結(jié)構(gòu)是本發(fā)明的第二實(shí)施例并且是優(yōu)選實(shí)施例，對(duì)于VDS大于100伏時(shí)有效地產(chǎn)生柵極到漏極電容的極小值，并且對(duì)器件工作的能量損耗有顯著效果。
如圖5可以看到，在曲線502和503中柵極到漏極電容不僅隨漏電壓減小，而且相對(duì)于漏電壓的減小率在漏電壓增加時(shí)也增加。因此，圖3和4所示的晶體管結(jié)構(gòu)在高漏電壓下工作時(shí)，柵極到漏極電容顯著地減小，在高壓開(kāi)關(guān)工作時(shí)提供重要的優(yōu)點(diǎn)。
圖6是表示比較圖2-4中所示的晶體管的每一開(kāi)關(guān)周期能量損耗的圖示說(shuō)明。曲線601是圖2中的晶體管結(jié)構(gòu)在每一開(kāi)關(guān)周期估計(jì)的能量損失，該晶體管結(jié)構(gòu)是常規(guī)的SOILDMOS結(jié)構(gòu)。在此可以看到，隨VDS增加，能量損耗持續(xù)增加。曲線602指圖3所示的結(jié)構(gòu)，該結(jié)構(gòu)是本發(fā)明的第一實(shí)施例，其限制了每一開(kāi)關(guān)周期估計(jì)的能量損失。最后，曲線603是對(duì)圖4的晶體管器件測(cè)得的每一開(kāi)關(guān)周期的估計(jì)的能量損失，該結(jié)構(gòu)是本發(fā)明的第二實(shí)施例，其中看到能量損失顯著減少且顯現(xiàn)出相當(dāng)平直的曲線特性，以致在VDS增加時(shí)能量損失也沒(méi)有以很大的速度增加。注意到，圖6中的曲線是用log對(duì)數(shù)繪制的，以致曲線601和602之間的微小差異顯著大于它顯現(xiàn)出來(lái)的，且實(shí)質(zhì)上重要的是用顯示為曲線603的圖4所繪的結(jié)構(gòu)實(shí)現(xiàn)節(jié)能。
如圖6可以看到，優(yōu)選第二實(shí)施例器件同圖2中所示的常規(guī)SOI LMDOS結(jié)構(gòu)相比損耗的能量大約低25倍。這就是為什么圖4中描繪的本發(fā)明的優(yōu)選實(shí)施例是分裂的多晶結(jié)構(gòu)的原因。除非一定量的電容或比圖4的結(jié)構(gòu)更低的源極到漏極電容是特定應(yīng)用中所需的特性，否則通過(guò)分裂多晶結(jié)構(gòu)實(shí)現(xiàn)幾乎完全去除柵極到漏極電容將是選擇的器件結(jié)構(gòu)。
為了完整且清楚地描述本發(fā)明的第一和第二實(shí)施例的優(yōu)點(diǎn)，用另一種方法表示這些結(jié)果，下面的表格A是對(duì)圖2-4所示的三種結(jié)構(gòu)的每一種的能量損失與漏電流相比的列表，能量損失以微焦耳為單位，漏電流以安培為單位。
表格A-每個(gè)開(kāi)關(guān)周期的能量損失(微焦耳)在表格A中，在具有Vdrain＝400V和Vgate＝10V的三種漏電流級(jí)別(ID欄)下進(jìn)行測(cè)量。下面三欄包括，在三次測(cè)量的漏電流的每一次中，三種晶體管結(jié)構(gòu)中的每一種在每個(gè)周期(開(kāi)啟和關(guān)閉)的能量損失。
這些測(cè)試的器件設(shè)計(jì)為6A的最大電流額定值，且在該電流下，分裂多晶設(shè)計(jì)的第二實(shí)施例比普通的器件好4倍并且比第一實(shí)施例器件好兩倍。當(dāng)移動(dòng)到較低的電流時(shí)，能量損耗差也變得較小，但是對(duì)大的漏極電流仍然表現(xiàn)出一些改進(jìn)性。
盡管上文描述了本發(fā)明的第一實(shí)施例和優(yōu)選實(shí)施例，但是本領(lǐng)域的技術(shù)人員應(yīng)該明白可以進(jìn)行各種修改和變化。第一實(shí)施例和第二優(yōu)選實(shí)施例的結(jié)構(gòu)可以延伸到任何晶體管的結(jié)構(gòu)，特別是如，其柵極到漏極的大電容是由于與其電連接的橫向延伸的柵極和/或頂場(chǎng)板和橫向漂移或漏區(qū)之間的重疊。于是，例如具有各種公知和待公知的變型和改進(jìn)的LIGBT等會(huì)大大地從本發(fā)明的方法和結(jié)構(gòu)中獲益。所有此種可能的改型都包括在后附的權(quán)利要求書中。
權(quán)利要求
1.一種將開(kāi)關(guān)晶體管時(shí)的能量損耗減少的方法，該晶體管具有橫向漂移區(qū)(32)，在所述的橫向漂移區(qū)(32)的一部分上橫向延伸的柵電極(36，36A)，以及在所述的橫向漂移區(qū)(32)的至少一部分上橫向延伸的導(dǎo)電場(chǎng)電板(44，44A)，該方法包括使延伸的柵極部分(36，36A)切成兩部分；使延伸的柵電極(36，36A)的第一部分與場(chǎng)電板和第二部分(36，36A)電絕緣；以及使場(chǎng)電板(44，44A)和延伸的柵電極(36，36A)的第二部分連接源極(28)以便減小柵極到漏極的電容(301，401)。
2.如權(quán)利要求1所述的方法，其中柵電極(36，36A)和場(chǎng)電板(44，44A)至少在一定程度上延伸在漂移區(qū)(32)的不同部分之上。
3.如權(quán)利要求2所述的方法，其中晶體管的橫向漂移區(qū)(32)橫向地布置在體區(qū)(30)和漏區(qū)(34)之間。
4.如權(quán)利要求3所述的方法，其中延伸的柵電極(36，36A)由多晶硅制成，以及場(chǎng)電板(44，44A)由金屬制成。
5.如權(quán)利要求4所述的方法，其中延伸的柵電極(36A)的第一部分橫向最靠近源極(28)以及第二部分橫向最靠近漏極(34)。
6.如權(quán)利要求5所述的方法，其中晶體管是NMOS或PMOS器件的任意一種。
7.如權(quán)利要求5所述的方法，其中晶體管是LIGB器件。
8.一種橫向薄膜SOI器件，包括半導(dǎo)體襯底(22)，在所述的襯底(22)上的掩埋絕緣層(24)，以及在所述的掩埋絕緣層(24)上的SOI層(26)中的橫向的MOS器件，且該MOS器件具有形成在與第一導(dǎo)電類型相反的第二導(dǎo)電類型的體區(qū)(30)中的第一導(dǎo)電類型的源區(qū)(28)，所述的第一導(dǎo)電類型的的橫向漂移區(qū)(32)鄰近所述的體區(qū)(30)，所述的第一導(dǎo)電類型的漏區(qū)(34)通過(guò)所述的橫向漂移區(qū)(32)與體區(qū)(30)橫向隔開(kāi)，在所述的部分體區(qū)(30)上和所述的橫向漂移區(qū)(32)的第一部分上的柵電極(36)鄰接所述的體區(qū)(30，30A)，所述的柵電極通過(guò)第一絕緣區(qū)(38，38B)與所述的體區(qū)(30)和漂移區(qū)(32)絕緣，由導(dǎo)電材料構(gòu)成的場(chǎng)電板(44，44A)橫向延伸在所述的橫向漂移區(qū)(32)的第二部分上并且電連接源區(qū)(28)，該場(chǎng)電板(44，44A)通過(guò)第二絕緣區(qū)(42)與所述的柵電極(36，36A)絕緣。
9.如權(quán)利要求8的器件，其中場(chǎng)電板(44，44A)包括第一區(qū)和第二區(qū)，該兩個(gè)區(qū)電連接。
10.如權(quán)利要求9的器件，其中場(chǎng)電板第一區(qū)(44，44A)以及柵電極(36，36A)由多晶硅制成。
11.如權(quán)利要求10的器件，其中場(chǎng)電板第二區(qū)(44，44A)由金屬制成。
12.如權(quán)利要求11的器件，其中該器件是NMOS器件。
13.如權(quán)利要求11的器件，其中該器件是PMOS器件。
14.如權(quán)利要求11的器件，其中該器件是LIGBT器件。
15.一種將開(kāi)關(guān)晶體管時(shí)能量損耗減少的方法，該晶體管具有橫向漂移區(qū)(32)，在所述的橫向漂移區(qū)(32)的至少一部分上橫向延伸的柵電極(36，36A)，以及在所述的橫向漂移區(qū)(32)的至少一部分之上橫向延伸的導(dǎo)電場(chǎng)電板(44，44A)，該方法包括使延伸的柵電極(36A)與場(chǎng)電板電絕緣；以及使場(chǎng)電板(44，44A)連接源極(28)以減小柵極到漏極的電容(301，401)。
16.如權(quán)利要求15的方法，其中柵電極(36，36A)和場(chǎng)電板(44，44A)至少在一定程度上延伸在漂移區(qū)(32)的不同部分上。
17.如權(quán)利要求18的方法，其中晶體管的橫向漂移區(qū)(32)橫向地布置在體區(qū)(30)和漏區(qū)(34)之間。
18.如權(quán)利要求17的方法，其中延伸的柵電極(36，36A)由多晶硅制成，以及場(chǎng)電板由金屬制成。
19.如權(quán)利要求18的方法，其中晶體管是NMOS或PMOS器件的任意一種。
20.如權(quán)利要求18的方法，其中晶體管是LIGBT器件。
全文摘要
本發(fā)明提供一種對(duì)具有橫向漂移區(qū)和導(dǎo)電頂場(chǎng)板的晶體管器件的改進(jìn)方法和結(jié)構(gòu)。該方法包括借助于減小連接?xùn)烹姌O的部分場(chǎng)電板，以及減小具有漂移區(qū)的柵極和漏極的有效重疊部分來(lái)減小柵極到漏極電容。這樣導(dǎo)致晶體管開(kāi)關(guān)過(guò)程中能量損耗減少，且更有效工作。在較高的漏電壓時(shí)柵極到漏極的電容的減小率更快，有助于高壓應(yīng)用中有明顯的能量效率。
文檔編號(hào)H01L29/739GK1457514SQ02800414
公開(kāi)日2003年11月19日 申請(qǐng)日期2002年2月8日 優(yōu)先權(quán)日2001年2月27日
發(fā)明者J·佩特魯澤洛, T·J·萊塔維克, M·R·辛普森 申請(qǐng)人:皇家菲利浦電子有限公司