專利名稱：形成浮動?xùn)糯鎯卧拇鎯ζ麝嚵凶詫?zhǔn)法和存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及形成浮動?xùn)糯鎯卧陌雽?dǎo)體存儲器陣列的自對準(zhǔn)方法。本發(fā)明也涉及這種類型的浮動?xùn)糯鎯卧陌雽?dǎo)體存儲器陣列。
背景技術(shù)：
使用浮動?xùn)刨A存電荷的非易失半導(dǎo)體存儲單元和在半導(dǎo)體襯底內(nèi)形成這樣的非易失存儲單元的存儲器陣列在本領(lǐng)域是熟知的。特別是，這種浮動?xùn)糯鎯卧蛘呤欠至褨判偷模蛘呤嵌褩判偷摹?br> 半導(dǎo)體浮動?xùn)糯鎯卧嚵械闹圃旃に囁媾R的問題之一是不同部分如源，漏，控制柵和浮動?xùn)诺膶?zhǔn)。隨著半導(dǎo)體工藝的集成設(shè)計尺寸的減小，需要減小最小金屬平版印刷，對精確對準(zhǔn)的要求變得更加至關(guān)重要了。不同部分的對準(zhǔn)也決定了半導(dǎo)體產(chǎn)品生產(chǎn)的成品率。
自對準(zhǔn)技術(shù)在本領(lǐng)域是眾所周知的。自對準(zhǔn)是指這么一個加工過程，在其一個或多個工序里包含了一個或多個材料，這些材料的特性是在這個加工工序里相互被自動對準(zhǔn)。相應(yīng)的，本發(fā)明使用了自對準(zhǔn)技術(shù)來制造具有浮動?xùn)糯鎯卧愋偷陌雽?dǎo)體存儲器陣列。
對縮小存儲單元陣列的尺寸以便盡量增加單片上的存儲單元數(shù)目有著持續(xù)性的需要。眾所周知，成對形成存儲單元，每一對共享一個源區(qū)，相鄰的成對單元共享一共用的漏區(qū)，這樣就可減少存儲單元陣列的尺寸。然而，位線和漏區(qū)的連接仍占用了陣列的很大面積。存儲單元對之間的接觸孔和字線間隔經(jīng)常占用位線面積，這強(qiáng)烈取決于平版印刷，觸點對準(zhǔn)，和觸點集成度。另外，為字線晶體管保留了明顯的間距，這間距大小由平版印刷加工和接點比例設(shè)置。
需要具有單元尺寸顯著縮小的非易失浮動?xùn)蓬愋偷拇鎯卧?br> 發(fā)明概述本發(fā)明通過大大減小位線連接和字線晶體管所需的空間，提供了一種形成尺寸縮小了的存儲單元的自對準(zhǔn)方法，以及用這種方法形成的存儲單元陣列，從而解決了上面提到的問題。
本發(fā)明的這種電可寫和電可擦的存儲器器件包括具有第一導(dǎo)電類型的半導(dǎo)體材料襯底；一些在襯底上形成的分離的隔離區(qū)，這些隔離區(qū)基本上彼此平行的在第一方向上延伸，每對相鄰的隔離區(qū)之間有一個有源區(qū)；在襯底的表面內(nèi)形成多個溝槽，這些溝槽基本上彼此平行的在基本上與第一方向垂直的第二方向上延伸穿過隔離區(qū)和有源區(qū)；以及每一個有源區(qū)內(nèi)的多個存儲單元。每一個存儲單元包括在具有第二導(dǎo)電類型的襯底內(nèi)形成的第一分離區(qū)和第二分離區(qū)，在襯底內(nèi)其兩者間形成溝道區(qū)，其中第二區(qū)在其中一個溝槽下面形成，并且溝道區(qū)有基本上沿著這條溝槽側(cè)壁延伸的第一部分和基本上沿著襯底表面延伸的第二部分，一個導(dǎo)電浮動?xùn)挪贾迷谥辽偈沁@個溝道區(qū)的一部分上并且與之隔離。多個導(dǎo)電控制柵，每一個都沿著其中一個有源區(qū)延伸，其中每一個控制柵都有布置在溝槽內(nèi)的第一部分。
本發(fā)明的另一方面，就是形成一種半導(dǎo)體存儲單元陣列的方法，它包括下列步驟在半導(dǎo)體襯底內(nèi)形成多個基本上彼此平行的在第一方向上延伸的第一區(qū)，其中襯底有第一導(dǎo)電類型，第一區(qū)有第二導(dǎo)電類型；在半導(dǎo)體襯底的表面內(nèi)形成多個溝槽，其中這些溝槽與第一區(qū)隔離且基本平行于第一區(qū)；在有第二導(dǎo)電類型襯底內(nèi)形成多個基本上彼此平行的第二區(qū)，每個第二區(qū)在第一方向上延伸并且在其中一個溝槽下面形成，其中襯底內(nèi)的多個溝道區(qū)每一個都有基本上沿著這條溝槽側(cè)壁延伸的第一部分和基本上沿著在這一溝槽與其中一個第一區(qū)之間的襯底表面延伸的第二部分；形成多個用導(dǎo)電材料作的浮動?xùn)?，每個浮動?xùn)挪贾迷谄渲幸粋€溝道區(qū)的至少一部分上并且與之隔離；形成多個用導(dǎo)電材料作的控制柵，每個控制柵都有一個布置在其中一個溝槽內(nèi)的第一區(qū)。
本發(fā)明的另一方面是一種在半導(dǎo)體襯底內(nèi)形成的半導(dǎo)體存儲單元工作的方法，存儲單元包括一個具有第一導(dǎo)電類型的半導(dǎo)體材料襯底；一個布置在這個襯底表面上并且與之隔離的浮動?xùn)?；以及在襯底內(nèi)形成的具有第二導(dǎo)電類型的第一隔離區(qū)和第二隔離區(qū)，在這兩個隔離區(qū)之間有一非線性溝道區(qū)，其中來自第二區(qū)的電子通過這個溝道區(qū)決定的路徑到達(dá)浮動?xùn)?。此方法包括以下步驟將一個正電壓加到浮動?xùn)派希箯牡诙^(qū)流出的電子經(jīng)過溝道區(qū)的第一部分注入浮動?xùn)拧?br> 從以下詳細(xì)說明、權(quán)利要求書和附圖可以清楚地看到本發(fā)明的其他目的和特性。
附圖簡述

圖1A-1K是半導(dǎo)體結(jié)構(gòu)的剖面視圖，依次示出了形成本發(fā)明的浮動存儲單元的非易失存儲器陣列的半導(dǎo)體結(jié)構(gòu)的工藝步驟。
圖1L是示出了根據(jù)本發(fā)明的工藝形成的有源區(qū)和非有源區(qū)以及其與源線和位線的交叉點的頂視圖。
圖1M是示出處理根據(jù)本發(fā)明的工藝形成的非有源區(qū)的后續(xù)步驟的剖面視圖。
圖1N是示出處理根據(jù)本發(fā)明的工藝形成的有源區(qū)的后續(xù)步驟的剖面視圖。
圖1O是示出處理根據(jù)本發(fā)明的工藝形成的非有源區(qū)的后續(xù)步驟的剖面視圖。
圖2A是示出根據(jù)本發(fā)明的工藝形成的有源區(qū)和非有源區(qū)以及其與源線和位線的交叉點和位帶注入?yún)^(qū)的頂視圖。
圖2B是其中一個第二溝槽的剖面視圖，包含本發(fā)明的位帶注入?yún)^(qū)。
圖3是本發(fā)明的存儲單元陣列的示意圖，在溝槽側(cè)壁區(qū)內(nèi)形成的控制柵晶體管部分示意性的示為垂直柵極。
圖4是有源區(qū)的剖面視圖，示出了本發(fā)明的存儲單元結(jié)構(gòu)。
圖5是示出了本發(fā)明的存儲單元陣列的工作的示意圖。
圖6A-6K是半導(dǎo)體結(jié)構(gòu)的剖面視圖，依次示出了在形成本發(fā)明的浮動?xùn)糯鎯卧姆且资Т鎯ζ麝嚵兄刑幚韴D1C的半導(dǎo)體結(jié)構(gòu)的第一替代工藝步驟。
圖7A-7D是半導(dǎo)體結(jié)構(gòu)的剖面視圖，依次示了在形成本發(fā)明的浮動?xùn)糯鎯卧姆且资Т鎯ζ麝嚵兄刑幚沓鰣D6F的半導(dǎo)體結(jié)構(gòu)的第二替代工藝步驟。
圖8A-8N是半導(dǎo)體結(jié)構(gòu)的剖面視圖，依次示出了在形成本發(fā)明的浮動?xùn)糯鎯卧姆且资Т鎯ζ麝嚵兄刑幚戆雽?dǎo)體結(jié)構(gòu)的第三替代工藝步驟。
圖9是第三替換實施例的有源區(qū)的剖面視圖，示出了本發(fā)明的存儲單元結(jié)構(gòu)。
圖10是第三替換實施例的有源區(qū)的剖面視圖，包括使多晶硅塊88與源區(qū)34絕緣的氧化層。
發(fā)明詳述本發(fā)明的的方法示于圖1A-1O，從半導(dǎo)體襯底10開始，襯底10優(yōu)先選用P型，這在本領(lǐng)域內(nèi)是眾所周知的。下面描述的這些層的厚度將取決于設(shè)計規(guī)則和工藝技術(shù)的發(fā)展。這里描述的厚度是0.13微米的工藝。然而，本領(lǐng)域的技術(shù)人員能夠理解，本發(fā)明并不局限于任何具體工藝技術(shù)的產(chǎn)生，也不局限于下文所描述的任何工藝參數(shù)的具體值。如圖1A所示，利用任一眾所周知的技術(shù)如氧化或淀積(舉例來說，化學(xué)氣相淀積或CVD)在襯底10上形成一層很薄的絕緣材料12，例如厚度約為80A的二氧化硅(以下簡稱“氧化物”)。利用任一熟知的工藝如低壓CVD或LPCVD在絕緣層12上淀積厚度約為700A的導(dǎo)電層14，例如多晶硅(以下簡稱“ploy”)。多晶硅層14可通過離子注入摻雜。另一厚度約為3000A的絕緣層18，例如氮化硅(以下簡稱“氮化物”)，最好用CVD工藝淀積在多晶硅層14上。
生成了二氧化硅層12，多晶硅層14，和氮化硅層18后，用常規(guī)的光版印刷以下述方法在這個結(jié)構(gòu)中形成半凹進(jìn)的第一溝槽20。在氮化硅層18上應(yīng)用合適的阻光材料19并且通過掩模工序使得從一些所選的平行條狀區(qū)(要形成第一溝槽20的區(qū)域)有選擇性地去掉阻光材料19。去掉阻光材料19的地方，用標(biāo)準(zhǔn)的氮化硅刻蝕工藝(舉例來說，各向異性氮化硅刻蝕)去掉暴露的氮化硅層18，留下了一些氮化硅22塊和在這些塊之間形成的第一溝槽20。隨后用選擇性的多晶硅刻蝕使得多晶硅層14的頂部凹進(jìn)去，并且在多晶硅層14和氮化硅塊22接觸處形生斜面區(qū)24。第一溝槽20的寬度W可以小到和所用工藝的最小的金屬印刷特性一樣。阻光材料19沒有被去掉的地方，在下面的氮化硅18，多晶硅14和二氧化硅12都保持不變。最后的結(jié)構(gòu)如圖1B所示。
進(jìn)一步處理此結(jié)構(gòu)去掉剩下的阻光材料19。然后，用熱氧化工藝氧化多晶硅層14，在多晶硅層14暴露的部分上形成透鏡形的氧化層26，如圖1C所示。透鏡形狀取決于下面的多晶硅層14的斜面部分24和阻擋了多晶硅和氮化硅的接觸面處的氧化的氮化硅區(qū)22。
在這個結(jié)構(gòu)上(例如用常規(guī)化學(xué)氣相淀積(CVD))形成氮化硅薄層28(約400A)，氮化硅薄層用來保護(hù)透鏡形的氧化層26。然后沿著第一溝槽20的側(cè)壁表面形成絕緣隔離部32。隔離部的形成在本領(lǐng)域內(nèi)是眾所周知的，涉及到在結(jié)構(gòu)外圍上淀積一種材料，再用各向異性刻蝕工藝從這個結(jié)構(gòu)的一些水平表面去掉這種材料，而在這個結(jié)構(gòu)的垂直方向表面的接觸處保留了大量的這種材料?？梢杂脤Φ鑼?8有良好的刻蝕選擇性的任何絕緣材料形成隔離部32。在圖1C所示的結(jié)構(gòu)中，通過在整個結(jié)構(gòu)上淀積一層厚的氧化物層30(約2500A)，來形成氧化物絕緣隔離部32，如圖1D所示。用一種各向異性刻蝕工藝，例如眾所周知的反應(yīng)離子刻蝕(RIE)，來去掉淀積的氧化層30，但留下隔離部32，如圖1E所示。這種刻蝕工藝用氮化硅層28作為刻蝕阻擋。
通過對在隔離部32之間留下的暴露的各層材料進(jìn)行各向異性刻蝕的一系列工序形成第一溝槽20的更窄更低的部分21，此刻蝕工序是從去掉氮化硅層28的暴露部分的薄氮化硅刻蝕工序開始。這種氮化硅刻蝕用氧化層26作為刻蝕阻擋，同時也去掉氮化硅塊22頂上的氮化硅層28的暴露部分。然后，用氧化物刻蝕去掉氧化層26的暴露部分，用多晶硅層14作為刻蝕阻擋。在此刻蝕工序過程中，去掉了一些暴露的隔離氧化部32。然后用多晶硅刻蝕工序去掉多晶硅層14的暴露部分，露出每個第一溝槽20底部的氧化層12。然后在此結(jié)構(gòu)的整個表面上進(jìn)行適當(dāng)?shù)碾x子注入。如果離子有足夠的能量穿透每個第一溝槽20內(nèi)的氧化層12的暴露部分，就會在襯底10內(nèi)形成第一區(qū)(源線區(qū))34。在所有的其他區(qū)內(nèi)，這些離子被下面的結(jié)構(gòu)吸收，而不會起任何作用。在與第一溝槽20較低部分21自對準(zhǔn)的平行線里形成注入的源區(qū)34。沿著陣列的邊緣用掩模(未示出)來阻止區(qū)34的注入和防止鄰近的源區(qū)34連在一起發(fā)生短路。最后結(jié)構(gòu)如圖1F所示。
在此結(jié)構(gòu)上淀積一層厚的氧化層36，用平面氧化物刻蝕工序(例如，化學(xué)機(jī)械拋光或CMP刻蝕)，刻蝕厚氧化層36直到氮化硅塊22的頂部，氮化硅塊22用作刻蝕阻擋。再用各向異性刻蝕將氧化層36刻蝕到低于氮化硅塊22頂部以下，最后結(jié)構(gòu)如圖1G所示。
首先通過氮化硅刻蝕工藝去掉氮化硅塊22和氮化硅層28的暴露部分，再通過多晶硅刻蝕工藝去掉多晶硅層14的暴露部分，形成一些向下延伸至氧化層12的平行第二溝槽38。最后結(jié)構(gòu)如圖1H所示。
通過各向異性氧化物刻蝕工藝去掉在第二溝槽38底部的氧化層12的暴露部分和氧化層26，使襯底10的一些部分暴露出來。用硅刻蝕工藝去掉多晶硅層14的暴露部分，并使第二溝槽38延伸至襯底10的內(nèi)部(適合的深度約為0.2微米)。在此結(jié)構(gòu)的整個表面上再一次進(jìn)行適當(dāng)?shù)碾x子注入。這次離子注入在襯底10內(nèi)位于第二溝槽38的下方形成第二區(qū)40(隱埋位線區(qū))。第二溝槽38的外部，離子被絕緣氧化層36阻擋，在這里離子沒有作用。最后結(jié)構(gòu)如圖1I所示。
用氧化物刻蝕(優(yōu)選干氧刻蝕，用氮化硅層28作為刻蝕阻擋)去掉除第一溝槽20較低部分21內(nèi)以外的氧化層36。隨后用薄層氮化硅刻蝕去掉氮化硅層28(用氧化層26作為刻蝕阻擋)。再用例如HTO氧化物淀積工藝在整個結(jié)構(gòu)的上面，包括內(nèi)部第二溝槽38，形成一層薄的氧化層42。最后結(jié)構(gòu)如圖1J所示。
在此結(jié)構(gòu)上淀積一層厚的多晶硅層44(例如約0.18微米)，包括填充第二溝槽38。用離子注入或原位工藝摻雜多晶硅層44。在多晶硅層44的頂部形成一層可選的金屬化硅(多晶化物)(未示出)，通過在此結(jié)構(gòu)上淀積金屬如鎢，鈷，鈦，鎳，鉑，或鉬，并且進(jìn)行退火，使這熱金屬流動且滲入多晶硅層44的頂部形成多晶化物導(dǎo)電層。最后結(jié)構(gòu)如圖1K所示。如后面描述的，氧化層42和氧化層26的一部分一起，形成絕緣層，其厚度允許Fowler-Nordheim隧道穿過。
因此，利用掩模工序形成圖1K所示的結(jié)構(gòu)，帶用沿第一方向延伸的溝槽38。按著下面的方法形成一些平行的有源和非有源條狀區(qū)，它們延伸穿過且垂直于第二溝槽38的第一方向。將阻光材料加到在圖1K所示的結(jié)構(gòu)上，執(zhí)行掩模工序從平行條狀區(qū)46有選擇的去掉阻光材料，如圖1L所示。此掩模工序確定了交替的平行有源(字線)區(qū)48(在此區(qū)內(nèi)形成有源存儲單元)和非有源區(qū)46(在此區(qū)內(nèi)形成非有源存儲單元)。然后進(jìn)行一系列刻蝕處理，這些刻蝕處理并不影響有源區(qū)48(因為有源區(qū)被阻光材料保護(hù))。首先，進(jìn)行(干法)多晶硅刻蝕，去掉非有源區(qū)46內(nèi)第二溝槽38外的暴露的多晶硅層44，用氧化層42作為刻蝕阻擋。然后進(jìn)行氧化物刻蝕，去掉多晶硅層14上暴露的氧化層42和26，用多晶硅層14作為刻蝕阻擋。隨后進(jìn)行多晶硅刻蝕，去掉多晶硅層14和第二溝槽38內(nèi)剩下的多晶硅層44。然后去掉有源區(qū)48內(nèi)的阻光材料。有源區(qū)48保持圖1N所示的結(jié)構(gòu)沒用改變，而非有源區(qū)46內(nèi)的最后結(jié)構(gòu)如圖1M所示。
在此結(jié)構(gòu)上形成一層薄的氧化層50(例如，熱生長，THO，或CVD淀積)，隨后在此結(jié)構(gòu)上淀積一層厚的氧化層52，填位非有源區(qū)46內(nèi)的第二溝槽38。用平整氧化物刻蝕(例如，CMP)使氧化層52變平。再用氧化物刻蝕使得在有源區(qū)48內(nèi)的多晶硅層44完全暴露。有源區(qū)48內(nèi)的最后結(jié)構(gòu)如圖1N所示(與圖1K相同)，非有源區(qū)46內(nèi)的結(jié)構(gòu)如圖10所示。
圖2A示出了所得到的存儲單元陣列的頂視圖，它包括一些交替相間的有源區(qū)48和非有源區(qū)46的行，和一些在襯底10內(nèi)形成的交替相間的源線區(qū)34和第二(位線)溝槽38的列。位線區(qū)40在第二(位線)溝槽38下方形成。
如圖2A和2B所示，在陣列一邊緣處形成位線帶注入?yún)^(qū)54，在注入?yún)^(qū)內(nèi)，第二(隱埋位線)區(qū)40高于硅襯底10的表面。有好幾種方法可形成第二區(qū)40的隆起部分。用掩模覆蓋此結(jié)構(gòu)，但不包括位于第二區(qū)40的隱埋部分和表面部分之間的間隙。進(jìn)行注入工序，選擇注入能量，使得被注入的區(qū)域連接第二區(qū)40的隱埋部分和表面部分?；蛘?，也可以用大角度注入在溝槽38底部形成第二區(qū)40，這也會產(chǎn)生高于襯底表面的第二區(qū)40的隆起部分。
在襯底10上面形成一些接觸點56(優(yōu)先選用金屬)，與第二區(qū)(隱埋位線)40的隆起部分電接觸。通過在整個結(jié)構(gòu)上淀積鈍化物，例如BPSG58，形成接觸點56。進(jìn)行掩模工序以確定在第二區(qū)(隱埋位線)40隆起部分上的刻蝕區(qū)。在掩模區(qū)里有選擇地刻蝕掉BPSG58，產(chǎn)生接觸孔，此孔通過金屬淀積和平面凹蝕填以導(dǎo)電金屬56。通過在BPSG58上金屬掩模來添加連接接觸點56的位線連接部60。也以同樣的方法在一個或多個非有源區(qū)46里形成和源線區(qū)34連接的金屬接觸點62，包括氧化物刻蝕去掉布置在源區(qū)34上的氧化層12，36，50和52的一些部分。應(yīng)該注意到，可以在存儲器陣列的末端，和/或在一個或多個穿過存取器單元陣列的中間位置形成條帶注入?yún)^(qū)。
圖3是通過上述工藝形成的存儲單元陣列的電路示意圖。有多個存儲單元64排列成一些行和列。字線行(WL1，WL2，WL3，……WLn+1)與沿有源區(qū)48行寬延伸的多晶硅層44的條相應(yīng)。交替相間的位線(BL1，BL2，……)和源線(SL1，SL2，……)的列與在襯底內(nèi)形成的穿過有源區(qū)48的行的隱埋位線區(qū)40和源線區(qū)34分別相應(yīng)。
圖4示出了在有源區(qū)48里形成的存儲單元64的所得到的結(jié)構(gòu)。第一和第二區(qū)34/40形成了每個單元的源區(qū)和漏區(qū)(盡管本領(lǐng)域的技術(shù)員知道源和漏在工作期間是可交換的)。多晶硅層14構(gòu)成浮動?xùn)?，布置在第二溝?8里和浮動?xùn)?4上的多晶硅層44的部分構(gòu)成的每個存儲單元的控制柵。每個單元的溝道區(qū)66是襯底的在源區(qū)和漏區(qū)34/40之間的表面部分。每個存儲單元的溝道區(qū)66有兩個垂直連接在一起的部分，垂直部分68沿第二溝槽38的垂直壁延伸，水平部分70在第二溝槽38和源區(qū)34之間延伸。浮動?xùn)?4布置在溝道區(qū)66的水平部分70和源區(qū)34的一部分上，并且與它們隔離。每個浮動?xùn)?4都有一個尖形邊72，尖形邊72對著一個槽口，此槽口是在第二溝槽38邊緣上的控制柵44內(nèi)形成的。如圖4所示，本發(fā)明的工藝形成了彼此成鏡像的存儲單元對，在第二溝槽38的每一側(cè)上形成一個存儲單元，溝槽38共享公共的位線區(qū)40。同樣，來自存儲單元不同鏡像組的鄰近的存儲單元之間共享每個源線區(qū)34。存儲單元的整行共享一個多晶硅層44，對于這一行的所有存儲單元，此多晶硅層44起著控制柵的作用。
存儲單元工作下面將結(jié)合圖4和圖5說明存儲單元的工作。這種存儲單元的工作及工作原理在美國的專利5,572,054中也有說明，通過帶有浮動?xùn)藕涂刂茤诺姆且资Т鎯卧?，其中浮動?xùn)趴刂茤潘淼?，和由此形成的存儲單元陣列的工作及工作原理的參考予以引用?br> 為了初始化擦除在給定的有源區(qū)48內(nèi)所選的存儲單元64，將存儲單元64的源區(qū)34和漏區(qū)40接地。將+12伏正向高電壓加到控制柵44上。通過Fower-Nordheim隧道機(jī)理導(dǎo)致了浮動?xùn)?4上的電子穿過氧化層42建立起通向控制柵44的隧道，浮動?xùn)?4留下正電荷。由于在每個浮動?xùn)?4上形成的尖形邊72，增強(qiáng)了隧道效應(yīng)。應(yīng)該注意的是，因為控制柵44是沿有源區(qū)48的寬度延伸的，所以在所選的有源區(qū)48內(nèi)，整行存儲單元64被“擦除”。
當(dāng)要求寫所選的存儲單元64時，低電壓(例如，0.5-1.0V)加到它的漏區(qū)40上。接近MOS結(jié)構(gòu)的閾值電壓(約+1.8伏)的正向電壓加到控制柵44上，此MOS結(jié)構(gòu)的閾值電壓由控制柵44決定。正向高電壓9或10伏，加到源區(qū)34上。由漏區(qū)40產(chǎn)生的電子經(jīng)由溝道區(qū)66的弱反向垂直部分68從漏區(qū)40流向源區(qū)34。當(dāng)電子到達(dá)溝道區(qū)66的水平部分70時，將遇到浮動?xùn)?4末端附近的高電勢(因為浮動?xùn)?4與有正電荷的源區(qū)34有比與控制柵44更強(qiáng)的電容耦合)。電子將加速且變得活躍，它們中的絕大部分穿過絕緣層12注入浮動?xùn)?4。地和Vdd(約1.5-3.3伏，取決于器件的電源電壓)分別加到在不包含所選的存儲單元64的存儲單元的列的源線34和位線40上，以及加到不包含所選的存儲單元64的存儲單元的行的控制柵44上。這樣只有在所選的行和列里的存儲單元64才會被寫。
直到浮動?xùn)?4的末端附近的電荷減少到不能再沿著水平的溝道區(qū)部分70維持很高的表面電勢使之產(chǎn)生熱電子，浮動?xùn)?4上的電子注入才會停下來。就這一點來講，浮動?xùn)?4內(nèi)部的電子或負(fù)電荷將會減少從漏區(qū)40流到浮動?xùn)?4的電子。
最后，為讀取所選的存儲單元64，將它的源區(qū)34接地。將約為+1伏的讀取電壓加到它的漏區(qū)40，同時約1.5-3.3伏的電壓(取決于器件的電源電壓)加到它的控制柵44上。假如浮動?xùn)?4被正向充電(也就是浮動?xùn)?4進(jìn)行電子放電)，那么溝道區(qū)66的水平部分70(直接位于浮動?xùn)?4下面)導(dǎo)通。當(dāng)控制柵44被提高到讀取電壓時，溝道區(qū)66的垂直部分68(直接與控制柵44鄰近)也導(dǎo)通。這樣整個溝道區(qū)66將導(dǎo)通，使電流從源區(qū)34流向漏區(qū)40。這就是“1”狀態(tài)。
相反，假如浮動?xùn)?4被反向充電，溝道區(qū)66的水平部分70(直接位于浮動?xùn)?4下面)不是弱導(dǎo)通就是完全截止。即使控制柵44和漏區(qū)40被提高到讀取電壓時，只有很小的電流或是無電流流經(jīng)溝道區(qū)66的水平部分70。這樣，要么是和“1”狀態(tài)相比電流非常小，要么是根本沒有電流。此方式下，存儲單元66被寫成“0”狀態(tài)。未被選的列和行的源線34、位線40和控制柵44接地，因此只有所選的存儲單元64被讀出。
存儲單元陣列包含外圍電路，外圍電路包含常規(guī)的行地址解碼電路，列地址解碼電路，感應(yīng)放大電路，輸出緩沖電路和輸入緩沖電路，這在本領(lǐng)域內(nèi)是眾所周知的。
本發(fā)明使存儲單元陣列尺寸小，編程效率高。存儲器陣列尺寸被減小至將近為原來的50％，因為位線區(qū)40隱埋在襯底10的內(nèi)部，且位線區(qū)40與第二溝槽自對準(zhǔn)，此處由于平版印刷加工、接觸對準(zhǔn)和接觸集成度的限制，使得沒有浪費空間。通過本發(fā)明，用0.18和0.13微米的工藝加工，可以分別獲得約為0.21微米或0.14微米的單元面積。通過“瞄準(zhǔn)”浮動?xùn)?4處的溝道區(qū)66的垂直部分68，可以大幅度的提高編程效率。在常規(guī)的編程方案中，溝道區(qū)內(nèi)的電子在平行于浮動?xùn)诺穆窂嚼锪鲃?，較少的電子得到加熱并且注入浮動?xùn)?。估計編程效?注入的電子數(shù)和電子總數(shù)的比值)大約在1/1000。然而，由于溝道區(qū)的第一部分決定了直接“瞄準(zhǔn)”浮動?xùn)诺碾娮勇窂?，本發(fā)明的編程效率估計接近于1/1，絕大數(shù)電子都注入浮動?xùn)拧?br> 同時根據(jù)本發(fā)明，在溝槽3 8的側(cè)壁內(nèi)形成的控制柵區(qū)可以在不影響單元尺寸的情況下分別對導(dǎo)電性和防穿通性最優(yōu)化。另外，通過在具有不同于第一導(dǎo)電類型的第二導(dǎo)電類型(例如，P型)的阱內(nèi)嵌入具有第一導(dǎo)電類型(例如，N型)的源區(qū)，和采用不影響存儲單元導(dǎo)電特性的其它子表面注入一起，使源區(qū)34和隱埋位線區(qū)40之間的穿通抑制最優(yōu)化。而且，讓源區(qū)34和隱埋位線區(qū)40垂直和水平分開，使可靠參數(shù)更容易優(yōu)化，而不影響單元尺寸。
第一替代實施方案圖6A至圖6K示出了一項類似于圖4所示的形成存儲單元結(jié)構(gòu)工藝的可替代工藝。這個替代工藝從如圖1C所示的相同結(jié)構(gòu)開始，只是省略了形成氮化硅薄層28。取而代之的，在氮化硅塊22和氧化層26(約2500A)上直接淀積厚氧化層30，如圖6A所示。各向異性刻蝕工藝(例如RIE)用來去掉被淀積的氧化層30，但不包括隔離部32，如圖6B所示。此刻蝕工藝使用多晶硅層14作為刻蝕阻擋，所以氧化層26在第一溝槽20的中心底部位置的的部分也被去掉了。
通過多晶硅刻蝕工序形成第一溝槽20的較窄較低的部分21，用此刻蝕工序去掉多晶硅層14在隔離部32之間的的暴露部分，以便露出每個第一溝槽20底部的氧化層12。在此結(jié)構(gòu)的整個表面進(jìn)行適當(dāng)?shù)碾x子注入。如果離子有足夠的能量穿透每個第一溝槽20內(nèi)的氧化層12的暴露部分，就在襯底10內(nèi)形成第一區(qū)(源線區(qū))34。在所有的其他區(qū)里，離子被下面的結(jié)構(gòu)吸收，此處離子沒有作用。在一些平行線內(nèi)形成注入的源區(qū)34，這些平行線與第一溝槽20的較低部分21自對準(zhǔn)。沿陣列邊緣用掩模(未示出)來阻擋注入?yún)^(qū)34和防止鄰近的源區(qū)34連在一起發(fā)生短路。最后的結(jié)構(gòu)如圖6C所示。
在此結(jié)構(gòu)上淀積一層厚的氧化層36，再進(jìn)行平整氧化物刻蝕工序(例如，化學(xué)機(jī)械拋光或CMP刻蝕)，將厚氧化層36刻蝕到用氮化硅塊22作為刻蝕阻擋的頂部。再將氧化層36刻蝕到氮化硅塊22頂部的下方，最后結(jié)構(gòu)如圖6D所示。
用氮化硅刻蝕工藝去掉氮化硅塊22和形成延伸至多晶硅層14的第二溝槽38。通過在此結(jié)構(gòu)上淀積一層氮化硅(約200-400A)在第二溝槽38的側(cè)壁上形成氮化硅隔離部76，隨后用氮化硅刻蝕工藝去掉除氮化硅隔離部76以外的被淀積的氮化硅層，如圖6E所示。用多晶硅刻蝕工序去掉多晶硅層14在隔離部76之間的暴露部分，從而使第二溝槽3 8向下延伸至氧化層12。最后結(jié)構(gòu)如圖6F所示。
用氧化物刻蝕工藝去掉位于第二溝槽38底部氧化層12的暴露部分，使襯底10在隔離部76之間的部分暴露出來。用硅刻蝕工藝將第二溝槽38向下延伸至襯底10的內(nèi)部，適宜的深度為0.2微米。對此結(jié)構(gòu)的整個表面進(jìn)行適當(dāng)?shù)碾x子注入。離子注入在襯底10內(nèi)位于第二溝槽38的下方形成第二區(qū)(隱埋位線區(qū))40。第二溝槽38的外部，離子被絕緣氧化層36所阻擋，此處離子沒有作用。最后結(jié)構(gòu)如圖6G所示。
用氮化硅刻蝕去掉氮化硅隔離部76，從而暴露出氧化層26的末端。用可控的氧化物刻蝕去掉暴露的氧化層26的末端，暴露出浮動?xùn)?4的尖形邊72，如圖6H所示。在整個結(jié)構(gòu)上，包括在第二溝槽38內(nèi)和在浮動?xùn)偶庑芜?2的上面，用例如HTO氧化物淀積工藝形成一層薄的氧化層42。將一層厚的多晶硅層44(約0.18微米)淀積在氧化層42上，包括填充第二溝槽38。可以通過離子注入或原位工藝對多晶硅層44摻雜。通過在此結(jié)構(gòu)上淀積金屬如鎢，鈷，鈦，鎳，鉑，或鉬，并且進(jìn)行退火，使這熱金屬流動且滲入多晶硅層44的頂部以形成多晶化物導(dǎo)電層，在多晶硅層44的頂部形成可選的金屬化硅(多晶化物)層(未示出)。最后結(jié)構(gòu)如圖6I所示。
在此結(jié)構(gòu)上應(yīng)用阻光材料，并且用掩模工序從平行條狀區(qū)46(見圖1L)有選擇的去掉阻光材料。掩模工序確定了交替相間的平行有源(字線)區(qū)48(在此區(qū)內(nèi)形成有源存儲單元)和非有源區(qū)46(在此區(qū)內(nèi)形成非有源存儲單元)。然后完成一系列刻蝕處理，這些處理不影響有源區(qū)48(有源區(qū)48由阻光材料保護(hù))。首先，進(jìn)行(干法)多晶硅刻蝕，去掉非有源區(qū)46內(nèi)第二溝槽38外側(cè)的暴露的多晶硅層44，用氧化層42作為刻蝕阻擋。然后進(jìn)行氧化物刻蝕，去掉氧化層42，36和26的暴露部分，用多晶硅層14作為刻蝕阻擋。接著進(jìn)行多晶硅刻蝕，去掉多晶硅層14且保留第二溝槽38內(nèi)側(cè)的多晶硅層44。再去掉有源區(qū)48里的阻光材料。有源區(qū)48與圖6I所示的結(jié)構(gòu)保持不變，而非有源區(qū)46內(nèi)的最后結(jié)構(gòu)同圖1M所示的一樣。
在此結(jié)構(gòu)上形成一層薄的氧化層50(例如，熱生長，THO，或CVD淀積)，隨后在此結(jié)構(gòu)上淀積一層厚的氧化層52，填充非有源區(qū)46內(nèi)的第二溝槽38。用平整氧化物刻蝕(例如CMP)使氧化層52變平。隨后用氧化物刻蝕使得在有源區(qū)48內(nèi)完全暴露多晶硅層44。有源區(qū)48內(nèi)的最后結(jié)構(gòu)如圖6J所示(與圖6I相同)，非有源區(qū)46內(nèi)的結(jié)構(gòu)如圖6K所示。
第一替代實施方案的優(yōu)點是在浮動?xùn)?4和控制柵44的水平部分之間設(shè)置了一層附加的厚的氧化層36，減小了兩者之間的耦合電容。耦合電容的減小會增強(qiáng)擦除操作和寫操作。這個實施方案同時在控制柵上形成可選的突出部分78，此突出部分較好的外伸了浮動?xùn)?4的尖形邊72，使得在擦除操作過程中有更好的隧道效應(yīng)。
第二替代實施方案圖7A-圖7D示出了形成與圖4所示相類似的存儲單元結(jié)構(gòu)的第二替代工藝。這個替代工藝以與圖6F所示的相同的結(jié)構(gòu)作為開始，但是通過淀積一層厚的氮化硅層(約400-600A)，隨后進(jìn)行干法氮化硅刻蝕，在第二溝槽38內(nèi)形成第二氮化硅隔離部80。最后結(jié)構(gòu)如圖7A所示。
通過氧化物刻蝕處理，去掉位于第二溝槽38底部的氧化層12的暴露部分，使襯底10在隔離部80之間的部分暴露。用硅刻蝕工藝使第二溝槽38延伸至襯底10的內(nèi)部，適宜的深度為0.2微米。在此結(jié)構(gòu)的整個表面上進(jìn)行適當(dāng)?shù)碾x子注入。離子注入在襯底10內(nèi)部位于第二溝槽38的下面形成第二區(qū)(隱埋位線區(qū))40。第二溝槽38的外部，離子被絕緣氧化層36阻擋，此處離子沒有作用。最后結(jié)構(gòu)如圖7B所示。
用氮化硅刻蝕去掉氮化硅隔離部76和80，使氧化層26的末端暴露。用可控的氧化物刻蝕去掉暴露的氧化層26末端，使浮動?xùn)?4的尖形邊暴露，如圖7C所示。此氧化物刻蝕也去掉了位于氮化硅隔離部80下面的氧化層12的暴露部分。
在整個結(jié)構(gòu)上，包括在第二溝槽38內(nèi)和浮動?xùn)偶庑芜?2上面，用例如HTO氧化物淀積工藝形成一層薄的氧化層42。在氧化層42上淀積一層厚的多晶硅層44(約0.18微米)，包括填充第二溝槽38。可以通過離子注入或原位工藝摻雜多晶硅層44。通過在此結(jié)構(gòu)上淀積金屬如鎢，鈷，鈦，鎳，鉑，或鉬，并且進(jìn)行退火，使這熱金屬流動且滲入多晶硅層44的頂部以形成多晶化物導(dǎo)電層，在多晶硅層44的頂部形成可選的金屬化硅(多晶化物)層(未示出)。最后結(jié)構(gòu)如圖7D所示。然后，用如對圖6J和圖6K所說明的余下工序完成對此結(jié)構(gòu)的加工。
第二替代實施方案的優(yōu)點是在襯底內(nèi)的第二溝槽38的邊緣和浮動?xùn)?4的邊緣之間提供了一個偏移Δ。這個偏移Δ引起控制柵44的一部分與溝道區(qū)66的水平部分77的第一部分相重疊，而浮動?xùn)排c溝道區(qū)第二部分的余下(第二)部分相重疊。因此，對于本實施方案，垂直部分68沒有“瞄準(zhǔn)”浮動?xùn)?。而是，本實施方案采用常?guī)的熱電子編程給隱埋位線區(qū)40加了橋，此處溝道區(qū)內(nèi)的電子因熱電子注入而平行流向浮動?xùn)?。此外，本實施方案在單元操作過程中對于寫干擾的抵抗性更好，因為在低壓讀工作過程中電子沒有“瞄準(zhǔn)”浮動?xùn)?，或者在存儲單元在寫操作過程中沒有被選擇時，電子不太可能會不利的注入浮動?xùn)拧?br> 第三實施方案圖8A至圖8N示出了形成本發(fā)明的存儲單元結(jié)構(gòu)的第三替代工藝。此工藝從在襯底10上形成一層絕緣材料84(例如氮化硅)開始。通過使用阻光材料和進(jìn)行掩模工序從所選的平行條狀區(qū)去掉阻光材料，在氮化硅層84內(nèi)形成多個平行溝槽86。用各向異性氮化硅刻蝕去掉條狀區(qū)里氮化硅層84的暴露部分，使溝槽86延伸至襯底10，如圖8A所示。在此結(jié)構(gòu)的表面進(jìn)行適當(dāng)?shù)碾x子注入，使得在襯底內(nèi)形成第一區(qū)(源區(qū))，處在與溝槽86自對準(zhǔn)的平行線內(nèi)。最后結(jié)構(gòu)如圖8A所示，溝槽86定在氮化硅塊84之間。
此結(jié)構(gòu)上淀積一層多晶硅88，填充溝槽86，如圖8B所示。用平面多晶硅刻蝕工藝(例如CMP)刻蝕多晶硅層88直至氮化硅塊84的頂部，氮化硅塊84用作刻蝕阻擋。最后結(jié)構(gòu)如圖8C所示，多晶硅塊88被氮化硅塊84分開。
然后對此結(jié)構(gòu)進(jìn)行氧化處理，在多晶硅塊88暴露的頂部表面上形成氧化層90，如圖8D所示。用氮化硅刻蝕工藝去掉氮化硅塊84，使第二溝槽92定在多晶硅88之間，延伸至襯底10。隨后進(jìn)行線性氧化工藝(例如HTO氧化物淀積)，在此結(jié)構(gòu)上，包括在第二溝槽92的內(nèi)側(cè)，形成一層薄的氧化層94。最后結(jié)構(gòu)如圖8E所示。
在此結(jié)構(gòu)上淀積一層厚的物質(zhì)(例如氮化硅)96(見圖8F)，隨后進(jìn)行各向異性氮化硅刻蝕處理去掉氮化硅96，但不包括緊靠第二溝槽92側(cè)壁的氮化硅隔離部98(見圖8G)。進(jìn)行氧化物刻蝕以去掉位于第二溝槽92底部的氧化層94的暴露部分，使襯底10的部分暴露。最后結(jié)構(gòu)如圖8H所示。應(yīng)該注意的是，可用氧化層代替隔離材料96，此情況下在形成隔離部之后不必進(jìn)行氧化物刻蝕處理。
用硅刻蝕工藝去掉襯底10的位于第二溝槽92的底部和氮化硅隔離部98的中間的暴露部分。此刻蝕工藝將第二溝槽92向下延伸至襯底10的內(nèi)部(優(yōu)選的深度約為一個特征尺寸深，即，在0.15微米的工藝中，溝槽92是大約0.15微米深)，此處襯底10內(nèi)第二溝槽92的較低部分92a的寬度與位于襯底10上面的第二溝槽92的較高部分92b的氮化硅隔離部98的間距相當(dāng)。在此結(jié)構(gòu)的整個表面再一次進(jìn)行適當(dāng)?shù)碾x子注入。在襯底10內(nèi)位于第二溝槽92下面形成第二區(qū)40(隱埋位線區(qū))。最后結(jié)構(gòu)如圖8I所示。
用氮化硅刻蝕去掉氮化硅隔離部98?？蛇x用氧化物刻蝕和氧化工藝去掉氧化層94，并且在多晶硅塊88的暴露部分和襯底10上重新形成厚度與先前不同但合乎需要的氧化層。在此結(jié)構(gòu)上淀積一層厚的多晶硅層100，填充第二溝槽92，如圖8J所示。通過離子注入或原位工藝摻雜多晶硅層100。隨后進(jìn)行多晶硅刻蝕，去掉多晶硅層100，但不包括位于第二溝槽的較高部分92b內(nèi)的多晶硅隔離部102，如圖8K所示。一些剩余的多晶硅層104被留在第二溝槽92的底部，它對存儲單元的形成或工作沒有結(jié)構(gòu)性的作用。
用氧化工藝在多晶硅隔離層102暴露的表面上形成氧化層106。如后面描述的，氧化層106的厚度允許Fowler-Nordheim隧道穿過。此氧化工藝也把所有剩余的多晶硅層104封閉在氧化層里。取決于和多晶硅層102(它形成存儲單元的浮動?xùn)?的連接比率，可選的氧化物刻蝕工序在形成氧化層106前去掉多晶硅塊88上和溝槽92內(nèi)的氧化層94和90，其中用來形成氧化層106的氧化工藝也在多晶硅塊88上和溝槽92內(nèi)形成氧化層。在此結(jié)構(gòu)上淀積一層厚的多晶硅層108，填充溝槽92且在多晶硅隔離部102和多晶硅塊88上延伸(并且與之隔離)。最后結(jié)構(gòu)如圖8L所示。
至此，用掩模工序，使第二溝槽92沿第一方向延伸形成了如圖8L所示的結(jié)構(gòu)。交叉延伸且垂直于第二溝槽92第一方向的平行有源區(qū)和非有源條狀區(qū)，用與上圖1K所說明的相同方法(即掩模工序確定交替相間平行有源(字線)區(qū)48和非有源區(qū)46，多晶硅刻蝕和氧化物刻蝕從非有源區(qū)46去掉多晶硅層108，氧化層90/94，和多晶硅隔離部102)形成。在去掉有源區(qū)48內(nèi)的阻光材料之后，厚的氧化物淀積工序用厚的氧化層110覆蓋有源區(qū)和非有源區(qū)。氧化物CMP平整工藝使氧化層110頂部表面變平。最后的有源區(qū)結(jié)構(gòu)如圖8M所示，最后的非有源區(qū)結(jié)構(gòu)如圖8N所示。
圖9示出了在有源區(qū)48內(nèi)通過第三替代實施方案形成的存儲單元的最后結(jié)構(gòu)。第一和第二區(qū)34/40為每一個單元形成源和漏區(qū)(盡管本領(lǐng)域內(nèi)的技術(shù)人員知道源和漏在工作期間可以調(diào)換)。多晶硅隔離部102形成浮動?xùn)牛贾迷诘诙喜?2內(nèi)和浮動?xùn)?02上的部分多晶硅層108形成每一個存儲單元的控制柵。每個存儲單元的溝道區(qū)66是襯底在源區(qū)和漏區(qū)34/40之間的表面部分。每個存儲單元的溝道區(qū)66有兩個以垂直方式連接在一起的部分，垂直部分68沿第二溝槽92的垂直壁延伸，水平部分70在第二溝槽92和源區(qū)34之間延伸。浮動?xùn)?02直接布置在溝道區(qū)66的水平部分70上，但與之隔離。如圖9所示，本發(fā)明的工藝形成了彼此鏡像的存儲單元對，在共享共有位線區(qū)40的第二溝道92的每一側(cè)壁上形成存儲單元。同樣，在存儲單元的不同鏡像組的相鄰存儲單元之間共享每一源線區(qū)34。整行存儲單元共享單一一個多晶硅層108，此多晶硅層108是作為在這個整行內(nèi)的所有存儲單元的控制柵。
圖9所示的存儲單元結(jié)構(gòu)包括“隆起源線”88，意味著導(dǎo)電多晶硅塊88沿源線34延伸(且與之電連接)，但布置在襯底表面上。隆起源線88有側(cè)壁，這些側(cè)壁橫向與浮動?xùn)?02的側(cè)壁鄰接，但是通過氧化層94相互隔離。此構(gòu)造在隆起源線88和浮動?xùn)?02之間提供了電容耦合(浮動?xùn)藕驮磪^(qū)34不需要重疊，因此減小了存儲單元的尺寸)。每個浮動?xùn)?02都有朝向控制柵108的尖形邊112，用來增強(qiáng)與控制柵108之間的電場。通過第三替代實施方案，多晶硅塊88與源區(qū)34自對準(zhǔn)，浮動?xùn)?02在多晶硅塊88和控制柵108之間自對準(zhǔn)(這樣就與溝道區(qū)66的第一和第二部分68/70自對準(zhǔn))。
值得注意的是，在隆起源線88和鄰近的浮動?xùn)?02之間的電容耦合通過在隆起源線88和源區(qū)34之間生長一層絕緣層而增強(qiáng)。例如，在多晶硅層88淀積之前，進(jìn)行氧化工序使得在襯底表面上形成氧化層114(見圖8B)，這導(dǎo)致了圖10所示的最后結(jié)構(gòu)。由于多晶硅塊88利用氧化層114與源區(qū)34絕緣，因此可以獨立于源區(qū)34而給多晶硅塊88加電壓。因此，和源區(qū)34相比，多晶硅塊88可以加更高的電壓，以便在寫過程中更好的將一個較高的電壓電容耦合給浮動?xùn)?02，并且可以將一個負(fù)電壓加到多晶硅塊88上，使擦除操作更有效。
應(yīng)該理解，本發(fā)明不局限于上述的和這里所闡述的實施方案，而是涵蓋了在附屬的權(quán)利要求書所要求的范圍內(nèi)的任何變型。例如，第二溝槽可以以有任意形狀延伸入襯底內(nèi)，而不僅僅是圖里所示的伸長的矩形形狀。同樣，雖然前面的方法描述了用適當(dāng)摻雜的多晶硅作為導(dǎo)電材料形成存儲單元，但本領(lǐng)域內(nèi)的普通技術(shù)人員都明白任何適當(dāng)?shù)膶?dǎo)電材料都可以被使用。另外，任何適當(dāng)?shù)慕^緣物都可以用來代替二氧化硅或氮化硅。而且，刻蝕特性與二氧化硅(或任何絕緣物)和多晶硅(或任何導(dǎo)電體)不同的任何材料都可以用來替代氮化硅。此外，從權(quán)利要求書可見，不是所有的方法步驟都必需確切按所說明或要求的順序執(zhí)行，而是可以按照允許正確形成本發(fā)明的存儲單元的任何順序執(zhí)行。另外，上面描述的發(fā)明示出是在均勻摻雜的襯底內(nèi)形成的，但是根據(jù)此項發(fā)明所知道的和預(yù)料的，存儲單元元件也可以在襯底的阱區(qū)內(nèi)形成，將阱區(qū)摻雜成具有一個與襯底其他區(qū)不同的導(dǎo)電類型。最后，可以將單層的絕緣材料或?qū)щ姴牧闲纬蔀槎鄬舆@樣的材料，反之亦然。
權(quán)利要求
1.一種電可寫和電可擦的存儲器件陣列，包括具有第一導(dǎo)電類型的半導(dǎo)體材料襯底；在襯底上形成的分離的隔離區(qū)，這些隔離區(qū)基本上彼此平行，在第一方向上延伸，每對相鄰的隔離區(qū)之間有一個有源區(qū)；在襯底表面內(nèi)形成的多個溝槽，這些溝槽基本上彼此平行，穿過隔離區(qū)和有源區(qū)沿基本上與第一方向垂直的第二方向延伸；每個有源區(qū)具有多個存儲單元，每個存儲單元包括在襯底內(nèi)形成的具有第二導(dǎo)電類型的分開的第一和第二區(qū)，在襯底內(nèi)這兩個區(qū)之間形成一個溝道區(qū)，其中第二區(qū)在溝槽的其中一個的下方形成，其中溝道區(qū)具有基本上沿著這一溝槽側(cè)壁延伸的第一部分和基本上沿著襯底表面延伸的第二部分，一個布置在至少是溝道區(qū)的一部分上且與之隔離的導(dǎo)電浮動?xùn)?；和分別沿著有源區(qū)延伸的多個導(dǎo)電控制柵，其中每個控制柵都有布置在溝槽內(nèi)的第一部分。
2.根據(jù)權(quán)利要求1的陣列，其中每個存儲單元還包括一個布置在第一區(qū)上的導(dǎo)電材料塊，其中浮動?xùn)旁谂c導(dǎo)電材料塊橫向相鄰且與之隔離的地方布置。
3.根據(jù)權(quán)利要求2的陣列，其中浮動?xùn)攀歉綦x部。
4.根據(jù)權(quán)利要求2的陣列，其中每個浮動?xùn)虐▋蓷l邊，這兩條邊朝控制柵的其中一個延伸。
5.根據(jù)權(quán)利要求2的陣列，其中對于每個存儲器單元，第一區(qū)和導(dǎo)電材料塊電連接。
6.根據(jù)權(quán)利要求2的陣列，其中每個存儲器單元還包括布置在第一區(qū)和導(dǎo)電材料塊之間的絕緣材料層，其中絕緣材料使第一區(qū)與導(dǎo)電材料塊之間電絕緣。
7.根據(jù)權(quán)利要求1的陣列，其中每個控制柵具有布置在浮動?xùn)派喜⑶遗c之隔離的第二部分。
8.根據(jù)權(quán)利要求7的陣列，其中控制柵在第一部分和第二部分相遇點形成凹口，其中浮動?xùn)虐伎谘由斓倪叀?br> 9.根據(jù)權(quán)利要求1的陣列，還包括一層沿著每個隔離區(qū)延伸并填充位于隔離區(qū)內(nèi)的那部分溝槽的隔離材料層。
10.根據(jù)權(quán)利要求9的陣列，其中位于每個隔離區(qū)內(nèi)的隔離材料層布置在一對相鄰有源區(qū)里的控制柵之間。
11.根據(jù)權(quán)利要求1的陣列，其中對于每個存儲器單元，用厚度允許電荷穿過Fowler-Nordheim隧道的絕緣層使浮動?xùn)排c控制柵的其中一個絕緣。
12.根據(jù)權(quán)利要求1的陣列，其中每個存儲器單元還包括一層沿著溝槽的側(cè)壁部分形成的且在控制柵的其中一個和浮動?xùn)胖g延伸的絕緣材料層。
13.根據(jù)權(quán)利要求12的陣列，其中每個存儲單元的絕緣材料層包括一個沿著溝槽的側(cè)壁部分在控制柵的其中一個和溝道區(qū)第一部分之間形成的第一部分；和一個在控制柵的下面和浮動?xùn)诺纳厦嫘纬傻牡诙糠帧?br> 14.根據(jù)權(quán)利要求1的陣列，其中每個溝道區(qū)第一部分沿通常與襯底表面垂直的方向延伸。
15.根據(jù)權(quán)利要求14的陣列，其中對于每個溝道區(qū)，溝道區(qū)第一部分沿通常與溝道區(qū)第二部分垂直的方向延伸。
16.根據(jù)權(quán)利要求1的陣列，其中這些第二區(qū)在襯底內(nèi)隱埋的多個導(dǎo)電線的其中一個里整體的形成在一起，其中每個導(dǎo)電線沿第二方向延伸同時包括朝襯底表面向上延伸的隆起部分
17.根據(jù)權(quán)利要求1的陣列，其中對于每個存儲器單元，溝槽有一個在其內(nèi)部形成凹槽的側(cè)壁部分，其中這些控制柵第一部分的其中一個包括與凹槽相應(yīng)的突出部分，此凹槽在浮動?xùn)诺囊徊糠稚涎由烨遗c之隔離。
18.根據(jù)權(quán)利要求1的陣列，其中對于每個存儲器單元溝槽有一個帶有凹槽的側(cè)壁部分，控制柵第一部分的其中一個包括與凹槽相應(yīng)的突出部分，此凹槽在溝道區(qū)第二部分的第一部上延伸且與之隔離，和浮動?xùn)挪贾迷跍系绤^(qū)第二部分的第二部上且與之隔離。
19.形成半導(dǎo)體存儲器單元陣列的方法，包括下列步驟在半導(dǎo)體襯底內(nèi)形成多個基本上彼此平行且沿第一方向延伸的第一區(qū)，其中襯底有第一導(dǎo)電類型，而第一區(qū)有第二導(dǎo)電類型；在半導(dǎo)體襯底表面里形成多個與第一區(qū)分開的且基本上平行于第一區(qū)的溝槽。在有第二導(dǎo)電類型的襯底內(nèi)形成多個基本上彼此平行的第二區(qū)，每個第二區(qū)沿第一方向延伸同時在溝槽的其中一個的下面形成，其中襯底內(nèi)規(guī)定了多個溝道區(qū)，每個溝槽區(qū)有基本上沿著溝槽的其中一個的側(cè)壁延伸的第一區(qū)和基本上沿著在這一個溝槽和第一區(qū)的其中一個之間的襯底表面延伸的第二區(qū)。形成多個用導(dǎo)電材料作的浮動?xùn)牛總€浮動?xùn)挪贾迷谥辽偈沁@些溝道區(qū)中的一個溝道區(qū)的一部分上且與之隔離；和形成多個用導(dǎo)電材料作的控制柵，每個控制柵都有布置在溝槽內(nèi)的第一部分。
20.根據(jù)權(quán)利要求19的方法，還包括下列步驟形成多個導(dǎo)電材料塊，他們基本上彼此平行且沿第一方向延伸，其中每個導(dǎo)電材料塊布置在這些第一區(qū)中的一個第一區(qū)上，而每個浮動?xùn)挪贾迷跈M向鄰近這些導(dǎo)電材料塊中的一個導(dǎo)電材料塊且與之隔離。
21.根據(jù)權(quán)利要求20的方法，其中每個第一區(qū)和這些導(dǎo)電材料塊中的一個導(dǎo)電材料塊電連接。
22.根據(jù)權(quán)利要求20的方法，還包括下列步驟在每個第一區(qū)和這些導(dǎo)電材料塊中的一個導(dǎo)電材料塊之間形成一層絕緣材料，其中絕緣材料使第一區(qū)和導(dǎo)電材料塊電絕緣。
23.根據(jù)權(quán)利要求19的方法，其中形成控制柵的步驟包括形成每一控制柵的第二部分，其布置在這些浮動?xùn)胖械囊粋€浮動?xùn)诺纳厦媲遗c之隔離。
24.根據(jù)權(quán)利要求23的方法，還包括下列步驟在半導(dǎo)體襯底上形成分離的隔離區(qū)，這些隔離區(qū)基本上彼此平行且沿著基本上與第一方向垂直的第二方向延伸，在每對相鄰的隔離區(qū)之間有一個有源區(qū)；和在溝槽位于隔離區(qū)內(nèi)的部分中形成隔離物質(zhì)。
25.根據(jù)權(quán)利要求23的方法，其中對于每個有源區(qū)，這些控制柵第二部分被整體的連接在一起，沿著基本上與第一方向垂直的第二方向延伸。
26.根據(jù)權(quán)利要求23的方法，其中每個控制柵在其第一部分和其第二部分之間的連接處形成一凹槽，其中每個浮動?xùn)虐ㄖ辽僖粭l朝著其中一個凹槽延伸的邊。
27.根據(jù)權(quán)利要求23的方法，其中浮動?xùn)攀且粋€隔離層，形成浮動?xùn)诺牟襟E包括淀積一層導(dǎo)電材料；除導(dǎo)電材料隔離層之外，刻蝕掉導(dǎo)電材料層。
28.根據(jù)權(quán)利要求27的方法，其中每個浮動?xùn)虐ㄖ辽賰蓷l朝這些控制柵中的一個控制柵延伸的邊。
29.根據(jù)權(quán)利要求19的方法，還包括下列步驟在每個浮動?xùn)藕瓦@些控制柵中的一個控制柵之間形成一層其厚度允許電荷穿過Fowler-Nordheim隧道的絕緣材料。
30.根據(jù)權(quán)利要求19的方法，還包括下列步驟形成沿著溝槽的側(cè)壁部分和在控制柵與浮動?xùn)胖g延伸的絕緣物質(zhì)。
31.根據(jù)權(quán)利要求30的方法，其中形成絕緣物質(zhì)的步驟包括沿著溝槽的側(cè)壁部分和在控制柵第一部分與溝道區(qū)第一部分之間形成絕緣物質(zhì)的第一部分；和在控制柵第二部分的下面和浮動?xùn)诺纳厦嫘纬山^緣物質(zhì)的第二部分。
32.根據(jù)權(quán)利要求19的方法，其中每個溝道區(qū)第一部分沿著朝向這些控制柵中的一個控制柵的方向延伸。
33.根據(jù)權(quán)利要求19的方法，其中形成浮動?xùn)诺牟襟E包括在形成溝槽之前形成一層導(dǎo)電材料，然后穿過這層導(dǎo)電材料的一部分形成溝槽。
34.根據(jù)權(quán)利要求19的方法，還包括下列步驟在每個溝槽的側(cè)壁部分內(nèi)形成一個凹槽，使得在那里形成的控制柵第一部分包含與凹槽相應(yīng)的突出部分，在這些浮動?xùn)胖械囊粋€浮動?xùn)诺囊徊糠值纳戏窖由烨遗c之隔離。
35.根據(jù)權(quán)利要求19的方法，還包括下列步驟在每個溝槽的側(cè)壁部分內(nèi)形成一個凹槽，使得在那里形成的控制柵第一部分包含與凹槽相應(yīng)的突出部分，在這些溝道區(qū)第二部分中的一個第二部分的第一部的上方延伸且與之隔離，其中這些浮動?xùn)胖械囊粋€浮動?xùn)挪贾迷谶@個溝道區(qū)第二部分的第二部的上方且與之隔離。
36.根據(jù)權(quán)利要求19的方法，其中每個溝道區(qū)第一部分沿著基本上垂直于襯底表面的方向延伸。
37.根據(jù)權(quán)利要求36的方法，其中對于每個溝道區(qū)，溝道區(qū)第一部分沿著基本上垂直于溝道區(qū)第二部分的方向延伸。
38.一種使在半導(dǎo)體襯底內(nèi)形成的半導(dǎo)體存儲單元工作的方法，存儲單元包括具有第一導(dǎo)電類型的半導(dǎo)體材料的襯底、布置在襯底表面上且與之隔離的浮動?xùn)藕驮谝r底內(nèi)形成的具有第二導(dǎo)電類型的分離的第一和第二區(qū)，兩區(qū)之間有非線性溝道區(qū)，其中溝道區(qū)規(guī)定了用來自第二區(qū)的電子對浮動?xùn)啪幊痰穆窂?，這種方法包括下列步驟將正向電壓加到浮動?xùn)?；和促使電子從第二區(qū)經(jīng)由溝道區(qū)的第一部分注入浮動?xùn)拧?br> 39.根據(jù)權(quán)利要求38的器件，其中溝道區(qū)第一部分沿朝著浮動?xùn)诺姆较蜓由臁?br> 40.根據(jù)權(quán)利要求39的器件，其中溝道區(qū)第一部分沿著基本上垂直于襯底表面的方向延伸。
全文摘要
形成浮動?xùn)糯鎯ζ鲉卧嚵械淖詫?zhǔn)方法和由此形成的陣列，每個單元包括在半導(dǎo)體襯底的表面內(nèi)形成的溝槽，和分離的源和漏區(qū)及在這兩者間形成的溝道區(qū)。漏區(qū)在溝槽下面形成，溝道區(qū)包括沿溝槽的側(cè)壁垂直延伸的第一部分和沿襯底表面水平延伸的第二部分。在溝道區(qū)一部分上面形成與之絕緣的導(dǎo)電浮動?xùn)?。隆起的?dǎo)電材料的源線布置在源區(qū)，橫向接近浮動?xùn)挪⑶遗c之隔離。形成導(dǎo)電控制柵，它有布置在溝槽內(nèi)的第一部分和在浮動?xùn)派戏叫纬膳c之絕緣的第二部分。
文檔編號H01L21/70GK1416175SQ0214758
公開日2003年5月7日 申請日期2002年10月17日 優(yōu)先權(quán)日2001年10月17日
發(fā)明者S·基爾尼安, C·H·王 申請人:硅存儲技術(shù)公司