專利名稱：形成開口的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體工藝中形成開口的方法，且特別涉及一種形成小尺寸接觸洞(Contact Hole)的方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的進步，元件的尺寸也不斷地縮小，進入深次微米的領(lǐng)域中。當(dāng)集成電路的集成度增加時，使得芯片的表面無法提供足夠的面積來制作所需的內(nèi)連線(Interconnects)，因此為了配合元件縮小后所增加的內(nèi)連線的需求，兩層以上的多層金屬內(nèi)連線的設(shè)計，便成為超大規(guī)模集成電路(VLSI)技術(shù)所必須采用的方式。此外，不同金屬層之間若要導(dǎo)通，則必須在兩金屬層之間的絕緣層挖一個接觸洞并填入導(dǎo)電材料，以形成導(dǎo)通兩金屬層的接觸窗結(jié)構(gòu)。
圖1所示，是公知技術(shù)在一介電層中形成一接觸洞的剖面示意圖。請參照圖1，傳統(tǒng)技術(shù)在介電層中形成接觸洞的方法是首先在一基底100上形成一介電層102，之后在介電層102上形成一圖案化的光阻層104。接著，以光阻層104為一蝕刻罩幕進行一蝕刻步驟，以在介電層102中形成一開口106，其中開口106作為一接觸洞。
然而，在元件高集成度的要求下，元件尺寸已盡可能得做到最小。因此，在現(xiàn)今微影工藝的限制下，要形成小尺寸的接觸洞(小于0.15微米以下)是相當(dāng)困難的。此外，一般蝕刻工藝所形成的開口，原本開口的下半部的尺寸就會略為縮小，然而，以公知方法所形成的開口，其底部尺寸的縮小程度實在有限。例如倘若以具有0.22微米的開口的光阻層作為蝕刻罩幕，而在其下方的介電層中形成一開口，此開口底部的尺寸大約僅能縮小至0.18微米。

發(fā)明內(nèi)容
因此，本發(fā)明的目的就是在提供一種形成開口的方法，以縮小接觸洞的尺寸，以因應(yīng)元件縮小的趨勢。
本發(fā)明的另一目的是提供一種形成開口的方法，以克服現(xiàn)今微影工藝的限制，而使所形成的開口其底部的尺寸可以縮小至0.1微米。
本發(fā)明提出一種形成開口的方法，此方法是首先在一基底上形成一第一介電層，并且在第一介電層上形成一第二介電層，其中第一介電層的蝕刻速率小于第二介電層的蝕刻速率。在本發(fā)明中，第一介電層例如是一較難蝕刻的氧化硅層(結(jié)構(gòu)較致密的氧化層)，而第二介電層例如是一較容易蝕刻的氧化層(結(jié)構(gòu)較松散的氧化層)，且第二介電層的厚度較第一介電層的厚度厚。之后，在第二介電層上形成一圖案化的光阻層。接著，以此光阻層為一蝕刻罩幕進行一單一蝕刻工藝，以在第一介電層與第二介電層中形成一開口，其中所形成的開口底部的尺寸小于開口頂部的尺寸。由于第一介電層的蝕刻速率較低，當(dāng)蝕刻工藝進行至第一介電層處時，便會使開口尺寸明顯縮小。
本發(fā)明提出一種形成接觸洞的方法，此方法是首先提供一基底，其中基底上已形成有復(fù)數(shù)個導(dǎo)電元件。之后在基底上形成一第一介電層，并且在第一介電層上形成一第二介電層，其中第一介電層的蝕刻速率小于第二介電層的蝕刻速率。在本發(fā)明中，第一介電層例如是一較難蝕刻的氧化硅層(結(jié)構(gòu)較致密的氧化層)，而第二介電層例如是一較容易蝕刻的氧化層(結(jié)構(gòu)較松散的氧化層)，且第二介電層的厚度較厚，而第一介電層的厚度較薄，因此第一介電層是共形的覆蓋在導(dǎo)電元件上。之后，在第二介電層上形成圖案化的一光阻層。然后以此光阻層為一蝕刻罩幕進行一單一蝕刻工藝，以在第一介電層與第二介電層中形成一接觸洞，暴露出基底，其中接觸洞底部的尺寸小于接觸洞頂部的尺寸。由于第一介電層的蝕刻速率較低，當(dāng)蝕刻工藝進行至第一介電層處時，便會使開口尺寸明顯縮小。
由于本發(fā)明的形成開口的方法是利用兩介電層蝕刻速率的差異，因此本發(fā)明僅需以一單一蝕刻步驟，即可使所形成的開口底部的尺寸可以明顯的縮小。
在本發(fā)明中，倘若利用具有0.22微米開口的光阻層作為一蝕刻罩幕，可使最后所形成的開口的底部尺寸縮小至0.1微米。
本發(fā)明利用介電層蝕刻速率的差異而形成開口的方法，可以克服微影工藝的限制，而輕易的形成小尺寸的接觸洞。


圖1是公知技術(shù)在一介電層中形成接觸洞的剖面示意圖；圖2A至圖2B是本發(fā)明一較佳實施例的形成小尺寸接觸洞的流程剖面示意圖；圖3A至圖3B是本發(fā)明另一較佳實施例的形成小尺寸接觸洞的流程剖面示意圖。
圖中標(biāo)記分別是100、200、300基底102、202、204、304、306介電層104、206、308罩幕層106、208、310開口(接觸洞)210原開口的輪廓302導(dǎo)電元件312原介電層的輪廓
具體實施例方式
實施例1圖2A至圖2B，是本發(fā)明一較佳實施例的形成小尺寸接觸洞的流程剖面示意圖。
請參照圖2A，首先在一基底200上形成一第一介電層202，并且在第一介電層202上形成一第二介電層204，其中第一介電層202的蝕刻速率低于第二介電層204的蝕刻速率。換言之，第一介電層202是一較難蝕刻的介電層，而相對于第一介電層202而言，第二介電層204是一較容易蝕刻的介電層。
在本實施例中，第一介電層202例如是一較難蝕刻的氧化硅層，而第二介電層204例如是一較容易蝕刻的氧化層。因此，第一介電層202可以是以高密度等離子沉積法所形成的氧化層(HDP-oxide)、可防止氫原子侵入的氧化層(HBO)或是未摻雜的硅玻璃(USG)等結(jié)構(gòu)較為致密的氧化硅材質(zhì)。另外，第二介電層204例如是硅酸乙酯-氧化硅(TEOS-oxide)，其相對于第一介電層202是一種結(jié)構(gòu)較為松散的氧化硅材質(zhì)。
除此之外，第二介電層204的厚度較第一介電層202的厚度厚，在本實施例中，第一介電層202的厚度例如是500埃至5000埃，而第二介電層204的厚度例如是5000埃至12000埃。
在形成第一介電層202以及第二介電層204之后，接著在第二介電層204上形成一圖案化的罩幕層206，暴露出一預(yù)定形成開口之處。其中，罩幕層206例如是一圖案化的光阻層。
然后，請參照圖2B，以罩幕層206為一蝕刻罩幕進行一蝕刻工藝，以在第一介電層202以及第二介電層204中形成一開口208，暴露出基底200。其中，此蝕刻工藝是一單一蝕刻步驟，而且所形成的開口208底部的尺寸會較其頂部的尺寸小許多。
在此，由于第一介電層202的蝕刻速率較第二介電層204的蝕刻速率低，當(dāng)此蝕刻工藝將第二介電層204蝕刻完而進行至第一介電層202的蝕刻時，蝕刻速率會降低，因此，形成于第一介電層202中的開口208便會縮小。如圖2B中所示，倘若第一介電層202與第二介電層204的蝕刻速率相當(dāng)，則所形成開口208的輪廓如圖中虛線210所示，然而，以本發(fā)明的方法所形成的開口208，其底部的尺寸較虛線210處縮小許多。
值得一提的是，在本實施例中，倘若罩幕層206是使用一圖案化的光阻層，當(dāng)光阻層206中的開口尺寸為0.22微米左右時，最后所形成的開口208其底部的尺寸可縮小至0.1微米左右。
后續(xù)，倘若所形成的開口是用來作為接觸洞，則再將罩幕層移除之后，便可以在開口中填入一導(dǎo)電層，以形成一接觸窗結(jié)構(gòu)。而由于所形成的接觸窗結(jié)構(gòu)其底部的尺寸明顯縮小，因此對于整個元件的集成度的提升有許多益處。
實施例2圖3A至圖3B，是本發(fā)明另一較佳實施例的形成小尺寸接觸洞的流程剖面示意圖。
請參照圖3A，首先提供一基底300，其中基底300上已形成有復(fù)數(shù)個導(dǎo)電元件302。其中導(dǎo)電元件302例如是柵極結(jié)構(gòu)。之后，在基底300上形成一第一介電層304，共形的覆蓋在導(dǎo)電元件302上。接著，在第一介電層304上形成一第二介電層306，其中第一介電層304的蝕刻速率低于第二介電層306的蝕刻速率。換言之，第一介電層304是一較難蝕刻的介電層，而相對于第一介電層304而言，第二介電層306是一較容易蝕刻的介電層。除此之外，第二介電層306的厚度較第一介電層304的厚度厚，在本實施例中，第一介電層304的厚度例如是500埃至5000埃，而第二介電層306的厚度例如是5000埃至12000埃。
在本實施例中，第一介電層304例如是一較難蝕刻的氧化硅層，而第二介電層306例如是一較容易蝕刻的氧化層。因此，第一介電層304可以是以高密度等離子沉積法所形成的氧化層(HDP-oxide)、可防止氫原子侵入的氧化層(HBO)或是未摻雜的硅玻璃(USG)等結(jié)構(gòu)較為致密的氧化硅材質(zhì)。另外，第二介電層306例如是硅酸乙酯-氧化硅(TEOS-oxide)，其相對于第一介電層304是一種結(jié)構(gòu)較為松散的氧化硅材質(zhì)。
在形成第一介電層304以及第二介電層306之后，接著在第二介電層306上形成一圖案化的罩幕層308，暴露出一預(yù)定形成開口之處。其中，罩幕層308例如是一圖案化的光阻層。
然后，請參照圖3B，以罩幕層308為一蝕刻罩幕進行一蝕刻工藝，以在第一介電層304以及第二介電層306中形成一開口310，暴露出基底300。其中，此蝕刻工藝是一單一蝕刻步驟，而且所形成的開口310其底部的尺寸會較其頂部的尺寸小許多。
在此，由于第一介電層304的蝕刻速率較第二介電層306的蝕刻速率低，當(dāng)此蝕刻工藝將第二介電層306蝕刻完而進行至第一介電層304的蝕刻時，蝕刻速率會降低，因此，形成于第一介電層304中的開口310便會縮小。
除此之外，在圖3B中虛線312是原第一介電層304的輪廓，因為第一介電層304是共形的覆蓋在導(dǎo)電元件302上，且第一介電層304的蝕刻速率較第二介電層306的蝕刻速率低，當(dāng)此蝕刻步驟進行至第一介電層304時，由于開口310中間部分仍為第二介電層306，而開口310兩側(cè)才是第一介電層304，因此開口310于此處會明顯的縮小。
值得一提的是，在本實施例中，倘若罩幕層308是使用一圖案化的光阻層，當(dāng)光阻層308中的開口尺寸為0.22微米左右時，最后所形成的開口310底部的尺寸可縮小至0.1微米左右。
后續(xù)，倘若所形成的開口310是用來作為接觸洞，則再將罩幕層308移除之后，便可以在開口310中填入一導(dǎo)電層，以形成一接觸窗結(jié)構(gòu)(圖中未繪出)。而由于所形成的接觸窗結(jié)構(gòu)其底部的尺寸明顯縮小，因此對于整個元件的集成度的提升有許多益處。
綜合以上所述，本發(fā)明具有下列優(yōu)點1.由于本發(fā)明的形成開口的方法是利用兩介電層蝕刻速率的差異，因此本發(fā)明僅需以一單一蝕刻步驟，即可使所形成的開口其底部的尺寸可以明顯的縮小。
2.在本發(fā)明中，倘若利用具有0.22微米的開口的光阻層作為一蝕刻罩幕，可使最后所形成的開口的底部尺寸縮小至0.1微米。
3.本發(fā)明利用介電層蝕刻速率的差異而形成開口的方法，可以克服微影工藝的限制，而輕易的形成小尺寸的接觸洞。
雖然本發(fā)明已以較佳實施例公開如上，但其并非用以限定本發(fā)明，任何熟悉該項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，所做的更動與潤飾，均屬于本發(fā)明的保護范圍。
權(quán)利要求
1.一種形成開口的方法，其特征在于包括在一基底上形成一第一介電層；在該第一介電層上形成一第二介電層，其中該第一介電層的蝕刻速率小于該第二介電層的蝕刻速率；在該第二介電層上形成圖案化的一罩幕層；以該罩幕層為一蝕刻罩幕進行一蝕刻工藝，以在該第一介電層與該第二介電層中形成一開口，其中該開口底部的尺寸小于該開口頂部的尺寸。
2.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該蝕刻工藝是一單一蝕刻工藝。
3.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該第一介電層的材質(zhì)是一第一氧化硅材質(zhì)，該第二介電層的材質(zhì)是一第二氧化硅材質(zhì)，且該第一氧化硅材質(zhì)的蝕刻速率較該第二氧化硅材質(zhì)的蝕刻速率低。
4.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該第一介電層包括以高密度等離子沉積法所形成的一氧化層(HDP-oxide)、可防止氫原子侵入的一氧化層(HBO)或是一未摻雜的硅玻璃(USG)。
5.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該第二介電層的材質(zhì)包括一硅酸乙酯-氧化硅(TEOS-oxide)。
6.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該第一介電層的厚度小于該第二介電層的厚度。
7.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該第一介電層的厚度介于500埃至5000埃。
8.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該第二介電層的厚度介于5000埃至12000埃。
9.根據(jù)權(quán)利要求1所述的形成開口的方法，其特征在于該罩幕層包括一光阻層。
10.一種形成接觸洞的方法，其特征在于包括提供一基底，該基底上已形成有復(fù)數(shù)個導(dǎo)電元件；在該基底上形成一第一介電層，該第一介電層是共形的覆蓋在該些導(dǎo)電元件上；在該第一介電層上形成一第二介電層，其中該第一介電層的蝕刻速率小于該第二介電層的蝕刻速率；在該第二介電層上形成圖案化的一罩幕層；以該罩幕層為一蝕刻罩幕進行一蝕刻工藝，以在該第一介電層與該第二介電層中形成一接觸洞，暴露出該基底，其中該接觸洞底部的尺寸小于該接觸洞頂部的尺寸。
11.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該蝕刻工藝是一單一蝕刻工藝。
12.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該第一介電層的材質(zhì)是一第一氧化硅材質(zhì)，該第二介電層的材質(zhì)是一第二氧化硅材質(zhì)，且該第一氧化硅材質(zhì)的蝕刻速率較該第二氧化硅材質(zhì)的蝕刻速率低。
13.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該第一介電層包括以高密度等離子沉積法所形成的一氧化層(HDP-oxide)、可防止氫原子侵入的一氧化層(HBO)或是一未摻雜的硅玻璃(USG)。
14.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該第二介電層的材質(zhì)包括一硅酸乙酯-氧化硅(TEOS-oxide)。
15.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該第一介電層的厚度小于該第二介電層的厚度
16.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該第一介電層的厚度介于500埃至5000埃。
17.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該第一介電層是共形的覆蓋在該些導(dǎo)電元件上。
18.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該第二介電層的厚度介于5000埃至12000埃。
19.根據(jù)權(quán)利要求10所述的形成接觸洞的方法，其特征在于該罩幕層包括一光阻層。
全文摘要
本發(fā)明公開了一種形成開口的方法，此方法是首先在一基底上形成一第一介電層，并且在第一介電層上形成一第二介電層，其中第一介電層的蝕刻速率小于第二介電層的蝕刻速率。之后在第二介電層上形成一圖案化的光阻層，然后以此光阻層為一蝕刻罩幕進行一蝕刻工藝，以在第一介電層與第二介電層中形成一開口，其中所形成的開口底部尺寸小于開口頂部的尺寸。
文檔編號H01L21/30GK1492482SQ02146579
公開日2004年4月28日 申請日期2002年10月22日 優(yōu)先權(quán)日2002年10月22日
發(fā)明者梁明中 申請人:旺宏電子股份有限公司