專利名稱：在雙金屬/多晶硅氧化物氮化物氧化物硅陣列中的聯(lián)結(jié)及選取步驟的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于形成高密度金屬/多晶硅氧化物氮化物氧化物硅(MONOS)存儲器陣列之聯(lián)結(jié)(束住)方法，且具有減少的位線電容、減少的控制柵極電容、及減少字柵極電容，而使用三層金屬線，而造成一個具有高效能的高密度MONOS存儲器陣列。
背景技術(shù)：
雙MONOS結(jié)構(gòu)已介紹于美國專利第6,255,166號及美國專利申請案號第09/861/489號及第09/595/059號(由Seiki Ogura提出申請)中，且雙MONOS存儲器陣列的多種陣列制造方法也已介紹于美國專利第6,177,318號及第6,248,633B1號及美國專利申請案號第09/997/074號(由2001年11月21日提出申請)中。
雙彈道MONOS存儲器單元(如圖1A所示)，可排列于一位擴(kuò)散陣列中，如下所示每個存儲器單元包含有兩氮化物區(qū)031，其包括具有一字柵極040及半源極擴(kuò)散區(qū)及半源極擴(kuò)散區(qū)及半位擴(kuò)散區(qū)(003)的儲存元件，兩鄰近儲存元件共享擴(kuò)散接合區(qū)，可各別地(042)定義在相同的擴(kuò)散區(qū)(003)上的控制柵極、或共同共享在相同的擴(kuò)散區(qū)(003)上的控制柵極(043)，控制柵極與底部擴(kuò)散接合區(qū)電性地隔離，在單元之間共享擴(kuò)散區(qū)，且與側(cè)壁控制柵極(042)平行的設(shè)置，且與字線(041)垂直地設(shè)置，擴(kuò)散線變成為位線。
在一常規(guī)MOSFET存儲器中，使用一個由一多晶硅柵極所組成的晶體管結(jié)構(gòu)，該多晶硅柵極是在源極及漏極擴(kuò)散區(qū)之間，且垂直地設(shè)置擴(kuò)散位線，當(dāng)存儲器陣列變大時，位線(BL)及字柵極線(WG)亦變長，由于連續(xù)的字柵極在大存儲器元件中具有高的字線電阻。為了要減少字線電阻，必須將字線定期地連接到一金屬線，該金屬線系與多晶字線垂直地設(shè)置，此被稱為一″聯(lián)結(jié)″或″束縛″字線，再者，可次排列位擴(kuò)散線，且可通過一傳導(dǎo)金屬線而聯(lián)結(jié)位線，在此典型的存儲器中，每個多晶硅字線聯(lián)結(jié)到一金屬字線，該金屬字線是在每個多晶字線的頂部上設(shè)置，且通過另一層金屬線而聯(lián)結(jié)每個擴(kuò)散線，該每個擴(kuò)散線系與字線直角地設(shè)置。
然而，在圖1A中所示的高密度雙MONOS單元，晶體管包括有三個柵極，是在源極及漏極擴(kuò)散區(qū)之間，可能需要聯(lián)結(jié)控制柵極及字柵極及位擴(kuò)散區(qū)的三層抗阻層，以減少電阻且達(dá)到欲達(dá)成的效能。在較高的密度中，多晶硅控制柵極線及擴(kuò)散位線可互相平行的設(shè)置且在其頂部。若單元受到金屬間隔限制且需要聯(lián)結(jié)時，意思是金屬線的兩個額外層必須在其頂部上設(shè)置且與兩個抗阻層接觸，此系為一個安裝設(shè)計及工藝挑戰(zhàn)，當(dāng)混合四個線組在最小金屬間隔中的其頂部上互相設(shè)置時，且不可能將兩個抗阻層聯(lián)結(jié)到兩個各別的金屬層。

發(fā)明內(nèi)容
然而，在上述描述的存儲器單元中，將加入另一個第三抗阻層，且通過第三層金屬而聯(lián)結(jié)，然后一個靈敏三維解法會使得它可能通過三個金屬線聯(lián)結(jié)到三個抗阻層。
本發(fā)明之一主要目的，是提供一種在存儲器單元中的高電阻線及低電阻金屬線間聯(lián)結(jié)之新穎方法，該存儲器單元具有三種形式的高電阻線。
本發(fā)明之另一目的，是提供一種聯(lián)結(jié)之新穎方法，以致于在一單元尺寸內(nèi)三種高電阻線可由三種低電阻線而聯(lián)結(jié)，該單元尺寸系由最小金屬間隔所限制。
本發(fā)明之又一目的，是提供一種形成高電阻線的聯(lián)結(jié)接觸區(qū)之方法。
本發(fā)明之又一目的，是提供一種聯(lián)結(jié)三種高電阻線到低電阻金屬線之方法，且同時提供位線選擇晶體管。
本發(fā)明之又一目，是提供一種聯(lián)結(jié)三個高電阻線到低電阻線之方法，且提供位線及控制柵極選擇晶體管。
在本發(fā)明中，通過提供特定的陣列末端結(jié)構(gòu)及其制造方法，三電阻層的位線、控制柵極及字柵極多晶硅(其控制柵極多晶硅可于擴(kuò)散位線頂部上設(shè)置處)有效率的只聯(lián)結(jié)到三層金屬線，而保留最小金屬間隔。
當(dāng)存儲器變得過大時，位線的總電容也變得很大，且對于特定應(yīng)用速度RC時間限制也變得過大，因此，需要將位線再細(xì)分成為幾個部份，選取由設(shè)置一選擇晶體管于被再細(xì)分部份的每個末端上的每個部份，如此，總位線電容降低到整體金屬線電容及元件已選取部份的總和，再者，上述聯(lián)結(jié)發(fā)明擴(kuò)及到在位線上設(shè)置選擇晶體管，再者，也提出另一個脫離陣列結(jié)構(gòu)的聯(lián)結(jié)方法(揭露于美國專利中請案號第09/994/084號)使用相似的方法。圖2提供一種概念上的說明，系一存儲器單元陣列具有控制柵極線142及位線103且互相的平行的設(shè)置，且字柵極140與控制柵極及位線兩者垂直的設(shè)置，字柵極多晶硅線系聯(lián)結(jié)到金屬，擴(kuò)散位線尚可通過一位線選擇晶體管196而分割成為一個次陣列，其連接到一個主位線，控制柵極多晶硅亦可通過一控制柵極線選擇晶體管195而分割成為一個次陣列，其系連接到一個主控制柵極。
本發(fā)明的第一個實施例提供一種三個電阻層到三個傳導(dǎo)層之聯(lián)結(jié)方法，系有兩電阻層(003、042)設(shè)置于其上且相互平行處，且第三電阻層(040)系與第一兩電阻層(圖3)直角的設(shè)置。單元寬度及高度在垂直及水平分向中提供一傳導(dǎo)金屬，每個電阻層周期地以一各自的頂傳導(dǎo)線而接觸(聯(lián)結(jié))，以降低總抗阻層電阻。為了要降低電阻，中間抗阻層2(042)系周期地連接到傳導(dǎo)層061(M1)，該傳導(dǎo)層061(M1)是在中間抗阻層2(042)上。為了要產(chǎn)生一個在底部抗阻層1(003)及最高傳導(dǎo)層M3(081)間的連接，將第二抗阻層2(042)切斷且隔開，其系為了暴露出底部抗阻層1(003)，然后從底部阻層1(003)到頂部傳導(dǎo)層3(M3)081建立一個接觸窗/貫穿孔疊層，第二抗阻層2(042)的兩末端通過與第二傳導(dǎo)層M2(071)接觸而連接在一起，此第二傳導(dǎo)層M2(071)線通過使用相鄰單元的開口空間而繞過接觸窗/貫穿孔疊層，此繞過路徑將在后面會被稱為一″回路″，由于此第二傳導(dǎo)層M2(071)的繞過回路阻擋了接觸到底部抗阻層1(061)，聯(lián)結(jié)會設(shè)置在每隔一組的混合線上，未聯(lián)結(jié)可能會在另一個位置、一個短的或距離很遠(yuǎn)的位置上聯(lián)結(jié)，因此，當(dāng)所有四個層平行地設(shè)置且互相于其上，通過使用一個額外的傳導(dǎo)金屬層，兩個抗阻層可聯(lián)結(jié)到兩個傳導(dǎo)層，額外第二傳導(dǎo)層M2(071)只使用于聯(lián)結(jié)區(qū)中，且否則使用于其他的區(qū)以在第三抗阻層3(040)聯(lián)結(jié)，該第三抗阻層系與第一及第二抗阻層1(003)及2(042)直角地設(shè)置，對于說明，為了減少抗阻層的電容，傳導(dǎo)層1(061)聯(lián)結(jié)到抗阻層2(042)；傳導(dǎo)層2(071)聯(lián)劫到抗阻層2(040)且傳導(dǎo)層3(081)聯(lián)結(jié)到抗阻層1(003)。在回路中，傳導(dǎo)層2(071)使用于繞過接觸窗疊層且一起連接抗阻層2(042)的邊緣，然而，此也可能交換傳導(dǎo)層1(061)及傳導(dǎo)層2(071)的功能，且將他們分別地聯(lián)結(jié)到抗阻層3(040)及抗阻層2(042)，因此，在最小單元/最小間隔中三個抗阻層可通過三個傳導(dǎo)金屬層而聯(lián)結(jié)。
在第二個實施例中，在雙MONOS存儲器的擴(kuò)散位陣列中(其系制造出存儲器元件結(jié)構(gòu)處如美國專利第6,248,633B1號中所描述的)，形成聯(lián)結(jié)151的位擴(kuò)散區(qū)接觸窗，然后，通過使用抗阻到傳導(dǎo)層聯(lián)接方法(系描述于第一個實施例設(shè)計中)，控制柵極多晶硅143系與金屬1(161)聯(lián)結(jié)且位在線邊緣上(如圖5B所示)。在陣列中，金屬2(M2)用于降低多晶硅字柵極線的電容，然而，在聯(lián)結(jié)區(qū)中，如說明于圖5C。M2(172)亦使用于連接切斷的CG線的邊緣，其連接于金屬1(M1)161，M2線環(huán)繞接觸窗/貫穿孔疊層151，其系連接擴(kuò)散位線103到圖5D平行執(zhí)行的M3(181)。由于M2(171)回路阻擋了在相鄰單元中的位線接觸窗，因此聯(lián)結(jié)區(qū)接觸替換位線及替換CG線，未接觸的線可立即地聯(lián)結(jié)在分開的聯(lián)結(jié)區(qū)下或在次陣列的另一端。此也可能交替此陣列金屬1及金屬2的功能，且金屬2用于聯(lián)結(jié)及降低控制柵極線的電容。
在本發(fā)明的第三個實施例中，聯(lián)結(jié)方法亦包含有一位擴(kuò)散選擇晶體管及/或一控制柵極線選擇晶體管，選擇晶體管的目的可降低位線或控制柵極線的總電容，或以限制擾亂狀態(tài)，其是在編程及/或清除期間一聚集的次陣列易遭受到的，這些選擇晶體管加到存儲器單元次陣列間的聯(lián)結(jié)區(qū)中。圖8A及圖9C系顯示在聯(lián)結(jié)區(qū)中的一位選擇柵極211及控制柵極選擇柵極212的例子，參閱圖7A到圖7E及圖8A，系顯示在一次陣列兩側(cè)上的聯(lián)結(jié)區(qū)，位線選擇柵極211系設(shè)置近靠于陣列，且控制柵極選擇柵極212系設(shè)置于陣列的位線選擇柵極外部。在次陣列的末端上，其是在形成控制柵極側(cè)壁(圖7A)之前通過植入N+型如As而將位擴(kuò)散區(qū)延伸超過控制柵極的邊緣，位擴(kuò)散延伸區(qū)204及位選擇晶體管211輪流地提供于次陣列的兩側(cè)上，選擇晶體管系通過淺溝槽隔離而互相的隔離，(圖7E及圖8A)位選擇柵極211系水平地設(shè)置，且水平的柵極成為位選擇柵極，在位選擇晶體管另一側(cè)的擴(kuò)散區(qū)通過擴(kuò)散區(qū)間的接觸窗堆疊251而連接主位線到第二層金屬2(271)(如圖9A所示)。當(dāng)也需要控制柵極選擇晶體管212時，在相外及兩次陣列兩邊元內(nèi)的兩位線選擇晶體管211間設(shè)置一對控制柵極選擇晶體管212，該對控制柵極選擇線與字柵極平行的設(shè)置，且與位線及控制柵極線垂直的設(shè)置(圖8A)。在兩控制柵極212間的中心接觸窗254成為控制柵極連接，其表示與金屬M(fèi)3垂直進(jìn)行的主控制柵極線(如圖8A及圖8D所示)，控制柵極選擇晶體管的另一個擴(kuò)散區(qū)局部地通過金屬M(fèi)1(261)而連接到多晶硅控制柵極聯(lián)結(jié)252的另一末端。(圖8B)主位線在金屬2(271)中執(zhí)行，僅靠近主CG接觸窗，將主位線切斷且連接到金屬1(261)，其系為了環(huán)繞主控制柵極接觸窗254以完成位聯(lián)結(jié)(圖8C)，因此在次陣列空間的一個邊緣上時，由M2線交換位選擇柵極/聯(lián)結(jié)且由M3交換控制柵極選擇/聯(lián)結(jié)，可使用一M1-局部連接及回路而完成之，金屬1也可以用于陣列區(qū)以在間隔上聯(lián)結(jié)字柵極線，以降低多晶硅柵極電容。此實施例顯示一位選擇晶體管及控制柵極選擇晶體管，使用相同的接觸窗及金屬線方法，亦可能執(zhí)行只有位線選擇區(qū)的晶體管聯(lián)結(jié)及選擇區(qū)，或只有控制柵極線選擇區(qū)。
第四個實施例顯示一種在另一個種類的陣列配置的聯(lián)結(jié)方法，稱之為″金屬位″，其通過一接觸窗351(參閱圖10C、圖11B及圖12B)而將每個單元的擴(kuò)散區(qū)連接到第一層金屬(M1)361，多晶硅控制柵極線342及多晶硅字柵極線340互相平行的執(zhí)行，且與位金屬線361直角的執(zhí)行(圖12)。準(zhǔn)備一多晶硅墊，其系為了要在控制柵極多晶硅及金屬間做接觸(圖10A到圖10C)，系使用自行對準(zhǔn)方法而形成此多晶硅墊343，該方法系如先前實施例中提到的，金屬M(fèi)2(371)用于連結(jié)控制柵極342(圖11C)及字柵極(11D)，字柵極接觸窗355系設(shè)置于開口空間中，其系由切斷控制柵極M2線及環(huán)繞金屬1所產(chǎn)生，系為了避免字柵極接觸窗區(qū)。通過替換一半金屬間隔的金屬2及3線及環(huán)繞M2及M1，每個控制柵極線342及每隔一個字柵極線340，可在相同的區(qū)域中接觸(圖12A)。由于控制柵極線系為一個窄側(cè)壁的多晶硅，該多晶硅具有比字柵極線較高的電阻，聯(lián)結(jié)到此次陣列兩端上的每個CG線的能力，對于高性能應(yīng)用是很有幫助的。


根據(jù)本發(fā)明之方法的特征與優(yōu)點將由下列配合附圖的說明而更清楚地被了解，包括有圖1A是現(xiàn)有技術(shù)一雙MONOS存儲器元件之橫剖面圖。
圖1B是圖1C之等效電路圖。
圖1C是在形成接觸窗及金屬線之前的一雙MONOS陣列之俯視圖。
圖2是本發(fā)明第三個實施例，概念說明通過金屬線2而聯(lián)結(jié)電阻字線及設(shè)置位線及控制柵極選擇晶體管，以改良RC時間常數(shù)，且達(dá)到聯(lián)結(jié)目標(biāo)。
圖3是本發(fā)明第一個實施例中，通過最小隔間中三個傳導(dǎo)線而聯(lián)結(jié)三個電阻層之三維示意圖。
圖4A及圖4C是本發(fā)明第二個實施例之橫剖面圖，結(jié)合兩側(cè)壁柵極元件到一單獨控制柵極，且通過蝕刻掉已結(jié)合的控制柵極多晶硅而形成一位接觸窗區(qū)。
圖5A是一俯視圖，是由圖4A到圖4C的工藝中所獲得的存儲器陣列。
圖5B是一俯視圖，是在處理圖5A中的金屬1及貫穿孔。
圖5C是一俯視圖，是在圖5A中形成金屬2之后。
圖5D是一俯視圖，是在圖5A中形成金屬3之后。
圖6A是在圖5A中聯(lián)結(jié)區(qū)的一放大示意圖。
圖6B是在圖6A中聯(lián)結(jié)區(qū)上的控制柵極及位線連接區(qū)的放大示意圖。
圖6C顯示圖6B中的剖面線A-A′，在形成金屬3之后的控制柵極聯(lián)結(jié)區(qū)之橫剖面示意圖。
圖6D顯示圖6B中剖面線B-B′，在金屬線3形成之后的控制柵極聯(lián)結(jié)區(qū)之橫剖面圖。
圖6E是具有三層金屬聯(lián)結(jié)的次陣列之等效電路圖。
圖7A到圖7C是本發(fā)明第三個實施例之橫剖面圖，系形成側(cè)壁控制柵極且設(shè)置墊，用于控制柵極接觸窗。
圖7D是圖7B之俯視圖。
圖7E是一俯視圖，是在圖7B中完成控制柵極及形成位選擇柵極，在控制柵極下位擴(kuò)散區(qū)N+延伸通過到選擇晶體管。
圖8A是一俯視圖，是在金屬設(shè)前的聯(lián)結(jié)區(qū)及位選擇及控制選擇晶體管。
圖8B是一俯視圖，是在圖8A中的金屬1配線之后。
圖8C是一俯視圖，是在圖8A中的金屬2配線之后。
圖8D是一鳥瞰圖，是在8A圖中的金屬3配線之后。
圖9是本發(fā)明第三實施例的橫剖面圖。
圖9A是圖7E及圖8A的B-B′線之橫剖面圖。
圖9B是一俯視圖，是設(shè)置選擇元件的另一個方法。
圖9C是本發(fā)明第三個實施例之等效電路圖。
圖10A到圖10C是本發(fā)明第四個實施例之橫剖面圖，說明形成雙MONOS元件的不同階段，該雙MONOS元件是在每個存儲器單元上具有一位接觸窗。
圖11A是一俯視圖，是僅僅在圖10C中的金屬1配線之前。
圖11B是一俯視圖，是僅僅在圖10C中的金屬1配線之后。
圖11C是一俯視圖，是僅僅在10C圖中的金屬2配線之后。
圖11D是一俯視圖，是僅僅在10C圖中的金屬3配線之后。
圖12A是圖10C中聯(lián)結(jié)區(qū)之放大俯視圖。
圖12B是圖12A(A-A′)中的控制柵極接觸窗區(qū)之橫剖面圖。
圖12C是圖12A(B-B′)中的控制柵極接觸窗區(qū)之橫剖面圖。
圖12D是次陣列之等效電路圖，該次陣列具有一接觸窗于每個位擴(kuò)散區(qū)上，且通過一第一金屬線而連接。
具體實施例方式
本發(fā)明的第一個實施例提供一種三抗阻層聯(lián)結(jié)到三傳導(dǎo)層之方法，其有兩抗阻層(003、042)在其上運(yùn)行且互相平行，且第三抗阻層(040)與第一兩抗阻層(圖3)直角地運(yùn)行，單元寬度及高度在垂直及水平方向兩者中提供一傳導(dǎo)金屬，每個抗阻層周期性地通過一各自的頂部傳導(dǎo)層而連接(聯(lián)結(jié))，以減少總抗阻層電阻。為了要降低電阻，中間抗阻層2(042)系周期性地連接到傳導(dǎo)層061(M1)，其是在其上。為了要在底部抗阻層1(003)及最上面的傳導(dǎo)層M3(081)間建立一個連接，將第二抗阻層2(042)切斷且隔開，其是了要暴露出底部抗阻層1(003)，然后從底部抗阻層M1(071)到頂部傳導(dǎo)層(M3)081建立一接觸窗/貫穿孔疊層，第二抗阻層2(042)的兩端通過接觸到第二傳導(dǎo)層M2(071)而連接在一起，此第二傳導(dǎo)層M2(071)線通過使用相鄰單元的開口間隙而越過接觸窗/貫穿孔疊層，此越過路徑將在以下被稱為一″回路″。由于此第二傳導(dǎo)層M2(071)的越過路徑阻擋接觸到底部抗阻層1(003)，此聯(lián)結(jié)設(shè)置在每隔一組混合線，未聯(lián)結(jié)的線可在另一個位置、一短的或遠(yuǎn)的距離處聯(lián)結(jié)，因此，通過使用一額外的傳導(dǎo)金屬層，兩抗阻層可聯(lián)結(jié)到兩傳導(dǎo)層，而所有四層在其頂部平行地運(yùn)行，該額外的傳導(dǎo)層M2(071)系只使用于聯(lián)結(jié)區(qū)中，不且不然可使用于其他區(qū)中，以在第三抗阻層3(040)間聯(lián)結(jié)，其系與第一及第二抗阻層1(003)及2(042)直角地運(yùn)行，對于此說明，為了要降低抗阻層的電阻，傳導(dǎo)層1(061)聯(lián)結(jié)到抗阻層2(042)；傳導(dǎo)層2(071)聯(lián)結(jié)到抗阻層3(040)且傳導(dǎo)層3(081)聯(lián)結(jié)到抗阻層1(003)。在回路中，傳導(dǎo)層2(071)用于越過接觸窗疊層且一起連接到抗阻層2(042)切斷邊緣。然而，此也可能交換傳導(dǎo)層1(061)及傳導(dǎo)層2(071)的功能，且將它們分別的聯(lián)結(jié)到抗阻層3(040)及抗阻層2(042)，因此三抗阻層可在最小單元/金屬間隔中通過三傳導(dǎo)金屬層而聯(lián)結(jié)。
本發(fā)明的第二個優(yōu)選實施例將討論于圖4到圖6。
在美國專利第6,248,633B1號中，教導(dǎo)制造彈道雙MONOS存儲器單元，如圖4A所示，每個存儲器單元包括有兩氮化物儲存區(qū)131(其系包括有一字柵極140的儲存元件)、及半一源極擴(kuò)散區(qū)及半一位擴(kuò)散區(qū)(103)，擴(kuò)散接合面系由兩相鄰儲存元件分享，由在兩側(cè)字柵極側(cè)壁的垂直反應(yīng)離子蝕刻而定義出控制柵極142，共享位擴(kuò)散區(qū)103的一對控制柵極142，可通過堵塞多晶硅而連接在一起，如圖4B所示，以降低電阻。在定義側(cè)壁柵極142之后，一氧化硅膜124-A成長或淀積覆蓋于控制柵極及擴(kuò)散接合面103上，以形成一隔離層124，如圖4B。然后淀積及平坦化在個別的控制柵極142間峽谷中的多晶硅，多晶硅控制柵極上不必要的氧化物124-A系通過濕式及干式蝕刻而被一除掉，淀積一多晶硅以填充字線間的間隙，且通過CMP而平坦化，以移除在字柵極上的多晶硅，如圖4B所示。控制柵極143系電性隔離底部擴(kuò)散接合面103，擴(kuò)散區(qū)在側(cè)壁控制柵極142之下運(yùn)行，且與字線垂直，以稍后形成控制柵極上。
位擴(kuò)散區(qū)系使用光阻掩模193而暴露出來，如圖4B所示。多晶硅142及143系使用例如一種具有一氯基的反應(yīng)離子蝕刻(RIE)工藝而選擇性地蝕刻，接著一位接觸離子植入104(如As)，如圖4C所示，以在ONO下形成所有n+區(qū)分布，且產(chǎn)生一個具有n+載體的無邊緣接觸窗區(qū)。
接著一種常規(guī)金屬接觸窗工藝；例如，該開口中的氧化淀積、氧化物的化學(xué)機(jī)械研磨(CMP)、一接觸窗孔洞的開口、鎢填充、及鎢的CMP，圖4C系說明完成的位擴(kuò)散聯(lián)結(jié)接觸窗151及控制柵極接觸窗152，圖5A系顯示在點的MONOS元件之俯視圖，圖4C系顯示圖6B中B-B′線的橫剖面圖，聯(lián)結(jié)接觸窗孔洞152及位接觸窗孔洞151系設(shè)置在交換位線及控制柵極線，設(shè)置在兩邊緣上的控制柵極接觸窗(如圖5A所示)與第一金屬161連接在一起，如圖5B所示，是在第一金屬墊設(shè)置在位接觸窗以堆起處。貫穿孔工藝接著堆起位接觸窗及控制柵極接觸窗，將在兩側(cè)位接觸裝151的第一金屬線打開，以越過第二金屬回路171，如圖5C所示。字線也聯(lián)結(jié)到第二金屬線(未顯示)，位接觸窗疊到第二金屬墊及第二貫穿孔孔洞，且聯(lián)結(jié)到第三金屬，如圖5D所示。
圖6A是圖5A中聯(lián)結(jié)區(qū)之放大示意圖，圖6B是圖6A中聯(lián)結(jié)區(qū)上的控制柵極及位線連接區(qū)兩者之放大示意圖，圖6C顯示圖6B中的剖面線A-A′，在形成金屬3之后的控制柵極聯(lián)結(jié)區(qū)之橫剖面示意圖，圖6D顯示圖6B中剖面線B-B′，在金屬線3形成之后的控制柵極聯(lián)結(jié)區(qū)之橫剖面圖，圖6E是具有三層金屬聯(lián)結(jié)的次陣列之等效電路圖。
在一個最小線間隙中，因此使用第一金屬及第二金屬將金屬聯(lián)結(jié)形成到控制柵極，且使用第三金屬使位線立刻在控制柵極143下運(yùn)行，使用第二金屬而形成連結(jié)到字線的金屬。
本發(fā)明第三個實施例將描述于圖7到圖9，第三個實施例完成具有選擇元件的聯(lián)結(jié)方法，本發(fā)明的減少位線及控制柵極電容，在一個密的次陣列中通過設(shè)置位選擇柵極及控制選擇柵極及先前的金屬聯(lián)結(jié)而達(dá)成，圖8A說明在定義接觸窗之后的一俯視圖，控制柵極接觸窗252系設(shè)置在次陣列的末端，位擴(kuò)散選擇柵極211系設(shè)置在次陣列(圖7E)的兩側(cè)上，位擴(kuò)散接觸窗251系設(shè)置在次陣列的另一側(cè)上，如圖8A所示。在一對控制柵極選擇元件212的區(qū)域中，三個接觸窗253、254、253系設(shè)置如圖8A所示。選擇柵極定義要選擇那個次陣列，中心接觸窗254系連接到主控制線，接觸窗253的兩側(cè)連接到次陣列控制柵極，使用三個金屬曾而將這些位線及控制柵極配線，回路262及局部連接262作為第一金屬，如圖8B所示，主位線271作為第二金屬，如圖8C所示，且主控制線281作為第三金屬，如圖8D。
圖7A、圖7B、及圖7C說明形成控制柵極及其接觸窗的各種工藝步驟之橫剖面圖，均勻的多晶硅層242/243系淀積覆蓋于字柵極240上，如圖7A所示。在本發(fā)明的工藝中，控制柵極接觸窗243系設(shè)置在淺溝槽隔離(STI)區(qū)202上，其是在凹陷的光阻掩?；蛴惭谀?90所覆蓋處，此掩模適用暴露出控制柵極多晶硅(除了控制墊區(qū)外)，然后執(zhí)行垂直蝕刻側(cè)壁多晶硅，以得到側(cè)壁控制柵極242，蝕刻掉覆蓋在位擴(kuò)散接合面203上的多晶硅，然而，覆蓋在STI區(qū)上的多晶硅243被凹陷的掩模290所覆蓋，且控制柵極接觸窗墊的填充多晶硅停留如圖7B，其俯視圖提供于圖7D。
在定義出包括有選擇柵極的周圍區(qū)域之后，氧化物245系淀積以填充字柵極間的區(qū)域，且平坦化直到暴露出蓋氮化物230，淀積字線(配線)多晶硅246，接著清除蓋氮化物以提供自行對準(zhǔn)，字線系通過現(xiàn)有技術(shù)的微影及隨后的RIE蝕刻而定義出來，淀積多晶硅246及字柵極多晶硅240均蝕刻到字柵極氧化物，此接著現(xiàn)有技術(shù)接觸窗工藝及一系列的氧化物填充、氧化物CMP、接觸窗開口、鎢淀積及鎢CMP，以形成控制柵極接觸窗252。圖7E系為接觸窗工藝后之俯視圖，圖7C系為圖7E中在控制柵極接觸窗252上運(yùn)行的A-A′線之橫剖面圖。
在N+擴(kuò)散區(qū)中定義出延伸擴(kuò)散區(qū)204，該N+擴(kuò)散區(qū)系在由砷離子植入所環(huán)繞之下，該砷離子植入系具有一個1E15到2E15離子/立方公分之間的劑量及一個在40到60電子伏特之間的能量，且立即在STI形成以維持在擴(kuò)散位204及位線選擇擴(kuò)散區(qū)206(圖9A)間的電連續(xù)之后。
此控制選擇元件212可為N-溝道(且將P-阱區(qū)隔離P-基板)、或可為一P-溝道元件(且具有一個獨立的N-阱區(qū))，當(dāng)使用P-溝道元件，施加于選擇柵極212上的電壓需小心地放電以接近低接地層，在P-溝道元件上的輸入電壓至少低于臨限電壓(Vt)。若P-臨限值為-1.0V，則ON的選擇柵極電壓需至少為-1.0V以代替正常的0V。然而，與N-溝道選擇柵極相比，此額外負(fù)電壓的復(fù)雜性會成功。在N-溝道選擇元件中，為了要通過高電壓Vcg(5-6V)，控制選擇柵極需要至少Vcg+Vt(Vsub＝Vcg)，其意思是在選擇柵極上約7-8V，以需要通過5.5V，因此，此額外高電壓(差不多40％較高)迫使使用至少40％的高電壓支撐元件的較厚氧化物，若選擇P-溝道選擇元件而不是N-溝道元件，則可避免此額外的氧化物厚度。
一對控制柵極選擇線系與字柵極平行的運(yùn)行，且與位線及控制柵極線垂直的運(yùn)行，如圖8A所示。在兩控制柵極212間的中心接觸窗254，成為控制柵極連接點到主控制柵極線，該主控制柵極線與垂直的與金屬M(fèi)3(281)，如圖8A及圖8D?？刂茤艠O選擇晶體管的其他擴(kuò)散區(qū)，系局部地通過金屬M(fèi)1(261)而連接到多晶硅控制柵極選擇聯(lián)結(jié)252的另一端上。(圖8B)主位線在金屬2(271)中運(yùn)行，而靠近主CG接觸窗，將他們切斷且連接到金屬1(261)，其系為了環(huán)繞主控制柵極接觸窗254以完成位聯(lián)結(jié)，如圖8C所示。因此，在次陣列間隙的一個邊緣上，替換位選擇柵極/聯(lián)結(jié)貫穿孔M2線及控制柵極選擇/聯(lián)結(jié)貫穿孔M3，可使用一M1-局部連接及回路而完成，金屬1亦可使用于陣列區(qū)中，以聯(lián)結(jié)字柵極線時以減少多晶硅字柵極電阻。
在美國專利第6,248,633B1號雙MONOS單元元件中，本發(fā)明特殊配線技術(shù)的應(yīng)用系說明于圖9C中，穿過球狀金屬2的位線信號BL[1]，系連接到位選擇晶體管(位選擇1)的一側(cè)，且輸出系連接到位擴(kuò)散線的另一側(cè)，該位擴(kuò)散線系連接到另一個位選擇晶體管(位選擇0)的漏極上，源極接合面系連接到BL
金屬2線，當(dāng)選擇在兩位選擇晶體管間方塊的一個字線時，BL[1]的位信號經(jīng)過雙單元及其范圍BL
，換言之，CG
控制柵極信號順便進(jìn)入控制柵極晶體管CG[1]的漏極，且通過選擇晶體管，然后控制柵極信號傳送到兩位選擇晶體管間的控制柵極。
圖9B系為另一種設(shè)置具有直接埋入接觸窗256到控制柵極的選擇元件，由于接觸窗會排除第一金屬金屬局部線連接到一次陣列控制柵極及一選擇元件源極擴(kuò)散區(qū)，因此，此會減少聯(lián)結(jié)區(qū)域，控制柵極延伸到選擇元件源極擴(kuò)散區(qū)，在移除ONO之后，接觸窗256連接到底部的擴(kuò)散區(qū)，當(dāng)選擇出選擇柵極231時，主控制柵極線281及第三金屬的控制柵極信號穿過疊層貫穿孔256，且傳送到源極擴(kuò)散區(qū)256。
在本發(fā)明的第四個實施例中，本發(fā)明的聯(lián)結(jié)方法可使用于揭露于審查中美國專利申請第09/810,122號及第09/994,084號非揮發(fā)性存儲器中，此實施例將討論于圖10到圖12。
在雙MONOS存儲器元件的另一個配置中，系揭露一種字柵極及控制柵極聯(lián)結(jié)到平行運(yùn)行的兩金屬線之方法，在本發(fā)明的工藝中，淺溝槽隔離(STI)上的控制柵極接觸窗區(qū)343，系覆蓋以凹陷的光阻或硬掩模，如TEOS氧化物，然后進(jìn)行垂直蝕刻側(cè)壁的多晶硅，側(cè)壁控制柵極342留在字柵極340的側(cè)壁上，然而，多晶硅343系由凹陷的掩模391所保護(hù)，如圖10A所示，一個常規(guī)的CMOS柵極擴(kuò)散區(qū)接著形成邏輯柵極結(jié)構(gòu)而保護(hù)存儲器區(qū)域，然后邏輯柵極的側(cè)壁介電間隙壁接著如圖10B所示，邏輯柵極上的側(cè)壁介電間隙壁可為一薄的氧化物及氮化物間隙壁，由于側(cè)壁控制柵極可比40nm薄，且控制多晶硅柵極的頂部相當(dāng)?shù)陀谧謻艠O多晶硅的頂部，氮化物間隙壁可覆蓋整個控制柵極多晶硅，在位接觸窗351的開口期間，由于在氧化物RIE期間，氮化物具有一個較低的蝕刻速率，將可忍受為小的接觸窗覆蓋在氮化層上的疊層，一控制柵極接觸裝352系制造覆蓋于控制柵極接觸窗多晶硅343上，也形成字線接觸窗355及位接觸窗351，位線系由第一金屬361而聯(lián)接(如圖10C及圖11B)，控制柵極系由第二金屬371而聯(lián)接(如圖11C)，及字線系由第三金屬381而聯(lián)接(圖11D)。
每個單元的擴(kuò)散區(qū)通過一接觸窗351而連接到第一層金屬(M1)361(如圖10C、圖11B、及圖12B)，多晶硅控制柵極線342及多晶硅字柵極線340互相平行的運(yùn)行，且與位金屬線362成直角，金屬(M2)371系使用于聯(lián)結(jié)控制柵極342(圖11C)，且金屬(M3)381系使用于聯(lián)結(jié)字柵極340(圖11D)，字柵極接觸窗355系設(shè)置于開口間隔中，其開口間隔系通過切斷控制柵極M2線及環(huán)繞金屬1而產(chǎn)生的，以避開字柵極接觸窗區(qū)(圖11C)，通過移動一半的金屬間距的金屬2及金屬3線及環(huán)繞M2及M1，每個控制柵極線342及每隔字柵極線340可在同一個區(qū)域中連接(圖12A)。
此實施例的等效電路圖顯示于圖12D中，聯(lián)結(jié)區(qū)域系設(shè)置于存儲器陣列塊的兩側(cè)上，定義為頂部及下部聯(lián)結(jié)區(qū)，聯(lián)結(jié)控制柵極線的控制柵極接觸窗系設(shè)置于頂部及下部聯(lián)結(jié)區(qū)兩者上，字接觸窗系交替的設(shè)置于頂部及下部區(qū)上。
雖然本發(fā)明已參考其優(yōu)選實施例而被特別地表示并說明，惟熟習(xí)本技術(shù)之人士應(yīng)了解地是各種在形式上及細(xì)節(jié)上的改變可在不背離本發(fā)明之精神與范疇下為之。
權(quán)利要求
1.一種在一MONOS存儲器陣列中聯(lián)結(jié)三抗阻層到三傳導(dǎo)層的方法，包括提供一MONOS存儲器陣列，其具有該三抗阻層，其中該三抗阻層垂直地疊成為一底部、中間、及頂部的抗阻層，且其中該底部及中間抗阻層相互平行運(yùn)行，且其中該頂部抗阻層與該底部及中間抗阻層直角地運(yùn)行；以一各自的頂部傳導(dǎo)層而周期地接觸每個該底部及中間抗阻層，其中該接觸步驟為該聯(lián)結(jié)步驟，其中該接觸步驟包括有；周期地連接該中間抗阻層到一覆蓋在該頂部抗阻層上的底部傳導(dǎo)層；切斷該中間抗阻層，以暴露出該底部抗阻層；從該暴露出的底部抗阻層到一頂部傳導(dǎo)層建立一接觸窗/貫穿孔疊層；通過接觸該中間抗阻層的該末端，而連接該中間抗阻層的切斷端到一中間傳導(dǎo)層，其中該中間傳導(dǎo)層覆蓋該底部傳導(dǎo)層上且位于該頂部傳導(dǎo)層下，且其中該中間傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔疊層；及連接該頂部抗阻層到該中間傳導(dǎo)層。
2.根據(jù)權(quán)利要求1所述的方法，其中該連結(jié)步驟完成于另一組抗阻線上。
3.根據(jù)權(quán)利要求1所述的方法，其中該底部及中間抗阻線為一位線及一控制柵極線，且其中該頂部抗阻線為一字柵極線。
4.根據(jù)權(quán)利要求1所述的方法，其中該底部及中間抗阻線為一字線及一控制柵極線，且其中該頂部抗阻線為一位線。
5.根據(jù)權(quán)利要求1所述的方法，其中該聯(lián)結(jié)方法降低該MONOS存儲器陣列的電阻。
6.根據(jù)權(quán)利要求1所述的方法，其中該聯(lián)結(jié)方法進(jìn)行于一單元尺寸中，限制于一個最小金屬間距中。
7.一種在一MONOS存儲器陣列中聯(lián)結(jié)三抗阻層到三傳導(dǎo)層的方法，包括提供一MONOS存儲器陣列，其具有該三抗阻層，其中該三抗阻層垂直地疊成為一底部、中間、及頂部的抗阻層，且其中該底部及中間抗阻層相互平行運(yùn)行，且其中該頂部抗阻層與該底部及中間抗阻層直角地運(yùn)行；以一各自的頂部傳導(dǎo)層而周期地接觸每個抗阻層，其中該接觸步驟為該聯(lián)結(jié)步驟，其中該接觸步驟包括有；周期地連接該頂部抗阻層到一覆蓋在該頂部抗阻層上的底部傳導(dǎo)層；切斷該中間抗阻層，以暴露出該底部抗阻層；從該暴露出的底部抗阻層到一頂部傳導(dǎo)層建立一接觸窗/貫穿孔疊層；通過接觸該中間抗阻層的該末端，而連接該中間抗阻層的切斷端到該底部傳導(dǎo)層，其中該底部傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔疊層；及連接該中間抗阻層到一中間傳導(dǎo)層，其中該中間傳導(dǎo)層覆蓋在該底部傳導(dǎo)層上且位于該頂部傳導(dǎo)層下。
8.根據(jù)權(quán)利要求7所述的方法，其中該連結(jié)步驟完成于另一組抗阻線上。
9.根據(jù)權(quán)利要求7所述的方法，其中該底部及中間抗阻線為一位線及一控制柵極線，且其中該頂部抗阻線為一字柵極線。
10.根據(jù)權(quán)利要求7所述的方法，其中該底部及中間抗阻線為一字線及一控制柵極線，且其中該頂部抗阻線為一位線。
11.根據(jù)權(quán)利要求7所述的方法，其中該聯(lián)結(jié)方法降低該MONOS存儲器陣列的電阻。
12.根據(jù)權(quán)利要求7所述的方法，其中該聯(lián)結(jié)方法進(jìn)行于一單元尺寸中，限制于一個最小金屬間距中。
13.一種在一MONOS存儲器陣列中聯(lián)結(jié)三抗阻層的方法，包括提供多個存儲器單元于一MONOS存儲器陣列中，其中每個存儲器陣列包括有；一儲存單元，于一字柵極的任何一側(cè)上；一位擴(kuò)散接合面，位于每個該儲存單元下，其中每個該位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；及一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該位擴(kuò)散接合面平行運(yùn)行，且其中該字柵極與該控制柵極及該位擴(kuò)散接合面直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；周期地連接該控制柵極線到一覆蓋在該字柵極線上的底部傳導(dǎo)層；切斷該控制柵極線，以暴露出該位線；從該暴露出的位線到一頂部傳導(dǎo)層建立一接觸窗/貫穿孔疊層；通過接觸該控制柵極線的該末端，而連接該控制柵極線的切斷端到一中間傳導(dǎo)層，其中該中間傳導(dǎo)層覆蓋在該底部傳導(dǎo)層上且位于該頂部傳導(dǎo)層下，且其中該中間傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔疊層；及連接該字柵極線到該中間傳導(dǎo)層。
14.根據(jù)權(quán)利要求13所述的方法，其中該連結(jié)步驟完成于另一組控制柵極線、位線、及字線上。
15.根據(jù)權(quán)利要求13所述的方法，其中該聯(lián)結(jié)方法降低該MONOS存儲器陣列的電阻。
16.根據(jù)權(quán)利要求13所述的方法，其中該聯(lián)結(jié)方法進(jìn)行于一單元尺寸中，限制于一個最小金屬間距中。
17.一種在一MONOS存儲器陣列中聯(lián)結(jié)抗阻層的方法，包括提供多個存儲器單元于一MONOS存儲器陣列中，其中每個存儲器陣列包括有；一儲存單元，于一字柵極的任何一側(cè)上；一位擴(kuò)散接合面，位于每個該儲存單元下，其中每個該位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該位擴(kuò)散接合面平行運(yùn)行，且其中該字柵極與該控制柵極及該位擴(kuò)散接合面直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；周期地連接該控制柵極線到一覆蓋在該字柵極線上的底部傳導(dǎo)層；切斷該控制柵極線，以暴露出該位線；從該暴露出的位線到一頂部傳導(dǎo)層建立一接觸窗/貫穿孔疊層，其中該頂部傳導(dǎo)層覆蓋在該中間傳導(dǎo)層上；通過接觸該控制柵極線的該末端，而連接該控制棚極線的切斷端到一底部傳導(dǎo)層，其中該底部傳導(dǎo)層系未在該底部傳導(dǎo)層下，且其中該底部傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔疊層；及連接該字柵極線到該底部傳導(dǎo)層。
18.根據(jù)權(quán)利要求17所述的方法，其中該連結(jié)步驟完成于另一組控制柵極線及位線上。
19.根據(jù)權(quán)利要求17所述的方法，其中該聯(lián)結(jié)方法降低該MONOS存儲器陣列的電阻。
20.根據(jù)權(quán)利要求17所述的方法，其中該聯(lián)結(jié)方法進(jìn)行于一單元尺寸中，限制于一個最小金屬間距中。
21.一種在一MONOS存儲器陣列中聯(lián)結(jié)抗阻層的方法，包括提供多個存儲器單元于一MONOS存儲器陣列中，其中每個存儲器陣列包括有；一儲存單元，于一字柵極的任何一側(cè)上；一位擴(kuò)散接合面，位于每個該儲存單元下，其中每個該位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該位擴(kuò)散接合面平行運(yùn)行，且其中該字柵極與該控制柵極及該位擴(kuò)散接合面直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；以一各自的頂部傳導(dǎo)層而周期地連接該字線、控制柵極線、及位線，其中該接觸步驟為該聯(lián)結(jié)步驟，其中該接觸步驟包括有；周期地連接該控制柵極到一覆蓋在該字柵極線上的中間傳導(dǎo)層；切斷該控制柵極線，以暴露出該位線；從該暴露出的位線到一頂部傳導(dǎo)層建立一接觸窗/貫穿孔疊層，其中該頂部傳導(dǎo)層覆蓋在該中間傳導(dǎo)層上；通過接觸該控制柵極線的該末端，而連接該控制柵極線的切斷端到一底部傳導(dǎo)層，其中該底部傳導(dǎo)層系位在該中間傳導(dǎo)層下，且其中該底部傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔疊層；及連接該字柵極線到該底部傳導(dǎo)層；加入選擇晶體管到該存儲器陣列單元的次陣列間的該聯(lián)節(jié)區(qū)域中。
22.根據(jù)權(quán)利要求21所述的方法，其中該連結(jié)步驟完成于另一組控制柵極線及位線上。
23.根據(jù)權(quán)利要求21所述的方法，其中該聯(lián)結(jié)方法降低該MONOS存儲器陣列的電阻。
24.根據(jù)權(quán)利要求21所述的方法，其中該聯(lián)結(jié)方法進(jìn)行于一單元尺寸中，限制于一個最小金屬間距中。
25.根據(jù)權(quán)利要求21所述的方法，其中加入該選擇晶體管到該存儲器陣列單元的次陣列間的該聯(lián)節(jié)區(qū)域中的該步驟中，包括有在形成該控制柵極之前，交替延伸該位擴(kuò)散區(qū)通過該控制柵極的一邊緣；交替形成位線選擇晶體管及該延伸位擴(kuò)散于每個該次陣列的任何一側(cè)上，且水平地穿過該延伸位擴(kuò)散；及通過接觸堆疊到該中間傳導(dǎo)層而連接未延伸位擴(kuò)散到該位線。
26.根據(jù)權(quán)利要求21所述的方法，其中加入該選擇晶體管到該存儲器陣列單元的次陣列間的該聯(lián)節(jié)區(qū)域中的該步驟中，包括有形成一對控制柵極選擇晶體管于該次陣列間；及形成控制柵極接觸窗覆蓋于淺溝槽隔離區(qū)上，其中中心控制柵極接觸窗排列于一對的兩控制柵極選擇晶體管間，且其中外部控制柵極接觸窗排列于每個該對的外側(cè)上，其中通過該頂部傳導(dǎo)線而將該中心控制柵極接觸窗連接到該控制柵極線，及其中該外部控制柵極接觸到一個最靠近該次陣列的控制柵極。
27.根據(jù)權(quán)利要求21所述的方法，其中每個該次陣列控制柵極由該底部傳導(dǎo)層而連接到該控制柵極選擇晶體管的一源極擴(kuò)散。
28.根據(jù)權(quán)利要求21所述的方法，其中每個該次陣列控制柵極延伸到相對應(yīng)該控制柵極晶體管的源極擴(kuò)散，藉以直接連接到每個該控制柵極到一相對應(yīng)的控制柵極選擇晶體管源極擴(kuò)散。
29.根據(jù)權(quán)利要求26所述的方法，其中該控制柵極選擇晶體管選自于包含有下列組群在一隔離P-阱區(qū)中的一N-溝道元件、及一獨立N-阱區(qū)中的一P-溝道元件。
30.根據(jù)權(quán)利要求26所述的方法，其中該對控制柵極選擇晶體管與該字線平行運(yùn)行、且與該位線及該控制柵極線垂直運(yùn)行。
31.根據(jù)權(quán)利要求21所述的方法，其中加入該選擇晶體管到該存儲器陣列單元的次陣列間的該聯(lián)節(jié)區(qū)域中的該步驟中，包括有在形成該控制柵極之前，交替延伸該位擴(kuò)散區(qū)通過該控制柵極的一邊緣；交替形成位線選擇晶體管及該延伸位擴(kuò)散于每個該次陣列的任何一側(cè)上，且水平地穿過該延伸位擴(kuò)散；通過接觸堆疊到該中間傳導(dǎo)層而連接未延伸位擴(kuò)散到該位線；形成一對不協(xié)調(diào)的控制柵極選擇晶體管，且兩該次陣列兩邊緣內(nèi)的兩該位線選擇晶體管之間；及形成控制柵極接觸窗覆蓋于淺溝槽隔離區(qū)，其中中心控制柵極接觸窗排列于一對的兩控制柵極選擇晶體管之間，且其中外部控制柵極接觸窗排列于每個該對的外側(cè)上，其中該中心控制柵極接觸窗通過該頂部傳導(dǎo)層而連接到該控制柵極線，且其中該外部控制柵極接觸到一個最靠近該次陣列的控制柵極。
32.根據(jù)權(quán)利要求31所述的方法，其中每個該次陣列控制柵極由一個該底部傳導(dǎo)層而連接到該控制柵極選擇晶體管的一源極擴(kuò)散。
33.根據(jù)權(quán)利要求31所述的方法，其中每個該次陣列控制柵極延伸到相對應(yīng)該控制柵極晶體管的一源極擴(kuò)散，藉以直接連接每個該控制柵極到一相對應(yīng)的控制柵極選擇晶體管源極擴(kuò)散。
34.根據(jù)權(quán)利要求31所述的方法，其中該控制柵極選擇晶體管選自于包含有下列組群在一隔離P-阱區(qū)中的一N-溝道元件、及一獨立N-阱區(qū)中的一P-溝道元件。
35.根據(jù)權(quán)利要求31所述的方法，其中該對控制柵極選擇晶體管與該字線平行運(yùn)行、且與該位線及該控制柵極線垂直運(yùn)行。
36.一種在一MONOS存儲器陣列中聯(lián)結(jié)抗阻層的方法，包括提供多個存儲器單元于一MONOS存儲器陣列中，其中每個存儲器陣列包括有；一儲存單元，于一字柵極的任何一側(cè)上；一位擴(kuò)散接合面，位于每個該儲存單元下，其中每個該位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；及一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該字柵極平行運(yùn)行，且其中位擴(kuò)散接合面與該控制柵極及該字柵極直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；周期地連接該位線到一覆蓋在該字柵極線上的底部傳導(dǎo)層；周期地連接該控制柵極線到一中間傳導(dǎo)層；從該字柵極線到一頂部傳導(dǎo)層建立一接觸窗/貫穿孔疊層，其中該頂部傳導(dǎo)層覆蓋在該中間傳導(dǎo)層上；及接觸該控制柵極線到一底部傳導(dǎo)層，其中該底部傳導(dǎo)層系位在該中間傳導(dǎo)層，且環(huán)繞該接觸窗/貫穿孔疊層。
37.根據(jù)權(quán)利要求36所述的方法，其中該連結(jié)步驟完成于另一組控制柵極線及位線上。
38.根據(jù)權(quán)利要求36所述的方法，其中該中間傳導(dǎo)層及該頂部傳導(dǎo)層移動到一金屬間隔的一半，其中該中間傳導(dǎo)層亦環(huán)繞該接觸窗/貫穿孔疊層，且其中該聯(lián)結(jié)步驟完成于每個控制柵極線上及另一組字線上。
39.根據(jù)權(quán)利要求36所述的方法，其中該聯(lián)結(jié)方法降低該MONOS存儲器陣列的電阻。
40.根據(jù)權(quán)利要求36所述的方法，其中該聯(lián)結(jié)方法進(jìn)行于一單元尺寸中，限制于一個最小金屬間距中。
41.一種聯(lián)結(jié)MONOS存儲器列，包括三抗阻層，其中該三抗阻層垂直地疊成一底部、中間、及頂部抗阻層，及其中該底部及中間抗阻層相互平行運(yùn)行，且其中該頂部抗阻層與該底部及中間抗阻層直角地運(yùn)行；及聯(lián)結(jié)區(qū)，周期地接觸每個該抗阻層到各自的頂部傳導(dǎo)層，其中該聯(lián)結(jié)區(qū)包括有連接區(qū)，從該中間抗阻層到一底部傳導(dǎo)層，而覆蓋在該頂部抗阻層；接觸窗/貫穿孔，從該底部抗阻層到一頂部傳導(dǎo)層；一中間傳導(dǎo)層，連接該中間抗阻層的切斷端，其中該中間傳導(dǎo)層覆蓋于該底部傳導(dǎo)層，且位在該頂部傳導(dǎo)層之下，且其中該中間傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔；及連接區(qū)，從該頂部抗阻層到該中間傳導(dǎo)層。
42.根據(jù)權(quán)利要求41所述的存儲器陣列，其中該聯(lián)結(jié)區(qū)位于另一阻抗阻線上。
43.根據(jù)權(quán)利要求41所述的存儲器陣列，其中該底部及該中間抗阻線為一位線及一控制柵極線，且其中該頂部傳導(dǎo)線為一字柵極線。
44.根據(jù)權(quán)利要求41所述的存儲器陣列，其中該底部及中間抗阻線為一字線及一控制柵極線，且其中該頂部抗阻線為一位線。
45.根據(jù)權(quán)利要求41所述的存儲器陣列，其中該聯(lián)結(jié)區(qū)降低該MONOS存儲器陣列的電阻。
46.根據(jù)權(quán)利要求41所述的存儲器陣列，其中該聯(lián)結(jié)區(qū)排列于限制于一個最小金屬間隔的單元尺寸中。
47.一種聯(lián)結(jié)MONOS存儲器陣列，包括三抗阻層，其中該三抗阻層垂直地疊成一底部、中間、及頂部抗阻層，且其中該底部及中間抗阻層相互平行運(yùn)行，且其中該頂部抗阻層與該底部及中間抗阻層直角地運(yùn)行；及聯(lián)結(jié)區(qū)，通過各自的頂部傳導(dǎo)層而周期地接觸每個該抗阻層，其中該聯(lián)結(jié)區(qū)包括有連接區(qū)，從該頂部抗阻層到一底部傳導(dǎo)層，而覆蓋在該頂部抗阻層；接觸窗/貫穿孔，從該底部抗阻層到一頂部傳導(dǎo)層；一底部傳導(dǎo)層，連接該中間抗阻層的切斷端，其中該底部傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔；連接區(qū)，從該中間抗阻層到該中間傳導(dǎo)層，其中該中間傳導(dǎo)層覆蓋于該底部傳導(dǎo)層，且在該頂部傳導(dǎo)層下。
48.根據(jù)權(quán)利要求47所述的存儲器陣列，其中該聯(lián)結(jié)區(qū)位于另一組抗阻線上。
49.根據(jù)權(quán)利要求47所述的存儲器陣列，其中該底部及該中間抗阻線為一位線及一控制柵極線，且其中該頂部傳導(dǎo)線為一字柵極線。
50.根據(jù)權(quán)利要求47所述的存儲器陣列，其中該底部及中間抗阻線為一字線及一控制柵極線，且其中該頂部抗阻線為一位線。
51.根據(jù)權(quán)利要求47所述的存儲器陣列，其中該聯(lián)結(jié)區(qū)降低該MONOS存儲器陣列的電阻。
52.根據(jù)權(quán)利要求47所述的存儲器陣列，其中該聯(lián)結(jié)區(qū)排列于限制于一個最小金屬間隔的單元尺寸中。
53.一種聯(lián)結(jié)MONOS存儲器陣列，包括多個存儲器單元，在一MONOS存儲器陣列中，其中每個存儲器單元包括有一儲存單元，在一字柵極的任何一側(cè)上；一位接合面，在每個該儲存單元下，且其中每個位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；及一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該位擴(kuò)散接合面平行運(yùn)行，且其中該字柵極與該控制柵極及該位擴(kuò)散接合面直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；連接區(qū)，從該控制柵極線到一底部傳導(dǎo)層，而覆蓋于該字柵極線上；接觸窗/貫穿孔疊層，從該位線到一頂部傳導(dǎo)層；一中間傳導(dǎo)層，連接到該控制柵極線的切斷端，其中該中間傳導(dǎo)層覆蓋在該底部傳導(dǎo)層上，且為該頂部傳導(dǎo)層下，且其中該中間傳導(dǎo)層環(huán)繞于該接觸窗/貫穿孔疊層；及連接區(qū)，從該字柵極線到該中間傳導(dǎo)層。
54.根據(jù)權(quán)利要求53所述的存儲器陣列，其中該連接區(qū)排列于另一組控制柵極線、位線、及字線上。
55.一種聯(lián)結(jié)的MONOS存儲器陣列，包括多個存儲器單元，在一MONOS存儲器陣列中，其中每個存儲器單元包括有一儲存單元，在一字柵極的任何一側(cè)上；一位接合面，在每個該儲存單元下，且其中每個位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；及一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該位擴(kuò)散接合面平行運(yùn)行，且其中該字柵極與該控制柵極及該位擴(kuò)散接合面直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；連接區(qū)，從該控制柵極線到一中間傳導(dǎo)層，而覆蓋于該字柵極線上；接觸窗/貫穿孔疊層，從該位線到一頂部傳導(dǎo)層，其中該頂部傳導(dǎo)層覆蓋于該中今傳導(dǎo)層上；一底部傳導(dǎo)層，連接該控制柵極線的切斷端，其中該底部傳導(dǎo)層系在該中間傳導(dǎo)層下，且其中該底部傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔；及連接區(qū)，從該字柵極線到該底部傳導(dǎo)層。
56.根據(jù)權(quán)利要求55所述的存儲器陣列，其中該連接區(qū)位在另一組控制柵極線及位線上。
57.一種聯(lián)結(jié)的MONOS存儲器陣列，包括多個存儲器單元，在一MONOS存儲器陣列中，其中每個存儲器單元包括有一儲存單元，在一字柵極的任何一側(cè)上；一位接合面，在每個該儲存單元下，且其中每個位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；及一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該位擴(kuò)散接合面平行運(yùn)行，且其中該字柵極與該控制柵極及該位擴(kuò)散接合面直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；聯(lián)結(jié)區(qū)，通過一各自的頂部傳導(dǎo)層而周期地接觸每個該字線、控制柵極線、及位線，其中該接觸步驟包括有連接區(qū)，從該控制柵極線到一中間傳導(dǎo)層，而覆蓋到該字柵極線上；接觸窗/貫穿孔疊層，從該位線到一頂部傳導(dǎo)層，其中該頂部傳導(dǎo)層覆蓋于該中間傳導(dǎo)層上；一底部傳導(dǎo)層，連接該控制柵極線的切斷端，其中該底部傳導(dǎo)層在該中間傳導(dǎo)層下，且其中該底部傳導(dǎo)層環(huán)繞該接觸窗/貫穿孔；及連接區(qū)，從該字柵極線到該底部傳導(dǎo)層；及選擇晶體管，于在該MONOS存儲器單元間次陣列間的該聯(lián)結(jié)區(qū)域中。
58.根據(jù)權(quán)利要求57所述的存儲器陣列，其中該聯(lián)結(jié)區(qū)位于另一組控制柵極線及位線上。
59.根據(jù)權(quán)利要求57所述的存儲器陣列，其中該選擇晶體管包括有另一個該位擴(kuò)散區(qū)的延伸區(qū)，通過該控制柵極的一邊緣；位選擇晶體管，交替與該延伸區(qū)的位擴(kuò)散區(qū)設(shè)置在每個該次陣列的任何一側(cè)上，其中未延伸的該位擴(kuò)散區(qū)通過接觸疊層到該中間傳導(dǎo)層而連接到該位線。
60.根據(jù)權(quán)利要求57所述的存儲器陣列，其中該選擇晶體管包括一對控制柵極選擇晶體管，在該次陣列之間；及控制柵極接觸窗，覆蓋在淺溝槽隔離區(qū)上，其中中心控制柵極接觸窗排列于該對的兩控制柵極選擇晶體管之間，且其中外部柵極接觸窗排列于該對的外側(cè)上，其中該中心控制接觸窗通過該頂部連接到該控制柵極線。
61.根據(jù)權(quán)利要求60所述的存儲器陣列，其中每個該次陣列控制柵極通過該底部傳層而連接到該控制柵極選擇晶體管的一源極擴(kuò)散區(qū)上。
62.根據(jù)權(quán)利要求60所述的存儲器陣列，其中每個該次陣列控制柵極延伸到一個相對應(yīng)該控制柵極選擇晶體管的源極擴(kuò)散區(qū)，藉以直接連接每個開控制柵極到一個相對應(yīng)控制柵極選擇晶體管源極擴(kuò)散區(qū)上。
63.根據(jù)權(quán)利要求60所述的存儲器陣列，其中該控制柵極選擇晶體管選自于包含有下列組群在一隔離P-阱區(qū)中的一N-溝道元件、及一獨立N-阱區(qū)中的一P-溝道元件。
64.根據(jù)權(quán)利要求60所述的存儲器陣列，其中該對控制柵極選擇晶體管與該字線平行運(yùn)行，且與該位線及該控制柵極線垂直運(yùn)行。
65.根據(jù)權(quán)利要求57所述的存儲器陣列，其中該選擇晶體管包括另一個該位擴(kuò)散區(qū)的延伸區(qū)，通過該控制柵極的一邊緣；位選擇晶體管，交替與該延伸區(qū)的位擴(kuò)散區(qū)設(shè)置在每個該次陣列的任何一側(cè)上，且水平的穿過該延伸的位擴(kuò)散區(qū)，其中未延伸的該位擴(kuò)散區(qū)系通過接觸疊層到該中間傳導(dǎo)層而連接到該位線；一對控制柵極選擇晶體管且在兩該次陣列兩邊緣內(nèi)的兩該位線選擇晶體管之間；及控制柵極接觸窗，覆蓋于淺溝槽隔離區(qū)上，其中中心控制柵極接觸窗排列于一對的兩控制柵極選擇晶體管間，且其中外部控制柵極接觸窗排列于每個該對的外側(cè)上，其中通過該頂部傳導(dǎo)線而將該中心控制柵極接觸窗連接到該控制柵極線，及其中該外部控制柵極接觸到一個最靠近該次陣列的控制柵極。
66.根據(jù)權(quán)利要求65所述的存儲器陣列，其中每個該次陣列控制柵極通過該底部傳層而連接到該控制柵極選擇晶體管的一源極擴(kuò)散區(qū)上。
67.根據(jù)權(quán)利要求65所述的存儲器陣列，其中每個該次陣列控制柵極延伸到一個相對應(yīng)該控制柵極選擇晶體管的源極擴(kuò)散區(qū)，藉以直接連接每個開控制柵極到一個相對應(yīng)控制柵極選擇晶體管源極擴(kuò)散區(qū)上。
68.根據(jù)權(quán)利要求65所述的存儲器陣列，其中該控制柵極選擇晶體管選自于包含有下列組群在一隔離P-阱區(qū)中的一N-溝道元件、及一獨立N-阱區(qū)中的一P-溝道元件。
69.根據(jù)權(quán)利要求65所述的存儲器陣列，其中該對控制柵極選擇晶體管與該字線平行運(yùn)行，且與該位線及該控制柵極線垂直運(yùn)行。
70.一種聯(lián)結(jié)的MONOS存儲器陣列，包括多個存儲器單元，在一MONOS存儲器陣列中，其中每個存儲器單元包括有一儲存單元，在一字柵極的任何一側(cè)上；一位接合面，在每個該儲存單元下，且其中每個位擴(kuò)散接合面與一相鄰存儲器單元的一相鄰儲存單元共享；及一控制柵極，覆蓋于每個該儲存單元上，而與該位擴(kuò)散接合面隔離，其中該控制柵極及該字柵極平行運(yùn)行，且其中該位擴(kuò)散區(qū)與該控制柵極及該字柵極直角地運(yùn)行；其中在該陣列中的字柵極形成字線、在該陣列中的該控制柵極形成控制柵極線、及在該陣列中的該位擴(kuò)散接合面形成位線；連接區(qū)，從該位線到一底部傳導(dǎo)層，而覆蓋在該字柵極線上；連接區(qū)，從該控制柵極線到一中間傳導(dǎo)層；接觸窗/貫穿孔疊層，從該字柵極線到一頂部傳導(dǎo)層，而覆蓋在該中間傳導(dǎo)層上；及一底部傳導(dǎo)層，接觸到該控制柵極線，其中該底部傳導(dǎo)層系在該中間傳導(dǎo)層下，且環(huán)繞該接觸窗/貫穿孔疊層。
71.根據(jù)權(quán)利要求70所述的存儲器陣列，其中該連接區(qū)位于另一組控制柵極線及位線上。
72.根據(jù)權(quán)利要求70所述的存儲器陣列，其中該中間傳導(dǎo)層及該頂部傳導(dǎo)層移動到一金屬間隔的一半，其中該中間傳導(dǎo)層亦環(huán)繞該接觸窗/貫穿孔疊層，且其中該聯(lián)結(jié)步驟完成于每個控制柵極線上及另一組字線上。
全文摘要
在本發(fā)明中，通過提供特別的陣列端結(jié)構(gòu)及其制造方法，擴(kuò)散位線的三抗阻層、控制柵極及字柵極多晶硅(其是在控制柵極多晶硅可在擴(kuò)散位線的頂部上運(yùn)行處)，可非常有效地只與三層金屬線聯(lián)結(jié)，且保持最小金屬間隔，聯(lián)結(jié)方法亦可包含有一位擴(kuò)散選擇晶體管及/或一控制柵極線選擇晶體管線，選擇晶體管的目的可降低位線或控制柵極線的整體電容，或限制在編程及/或清除期間單元的接地次陣列收到的干擾情況。
文檔編號H01L21/70GK1482674SQ02141690
公開日2004年3月17日 申請日期2002年9月13日 優(yōu)先權(quán)日2002年9月13日
發(fā)明者大倉智子, 齊藤智也, 大倉世紀(jì), 佐藤君洋, 也, 洋, 紀(jì) 申請人:哈婁利公司