專利名稱：自行對準轉接通道的制作方法
技術領域：
本發(fā)明涉及半導體的制造，尤其是一種自行對準轉接通道(self-aligned landing via)的制作方法，為一種利用特殊的字元線布局以及側壁子回蝕刻，產生自行對準轉接通道的方法。
請參考

圖1與圖2，圖1與圖2為習知制作一自行對準轉接通道28的方法示意圖。如圖1所示，習知方法是先在一半導體晶片10的基底12表面形成復數條字元線20作為MOS晶體管的柵極。字元線20為一堆疊導電層(stacked layer)，包含有一摻雜多晶硅層14、一金屬硅化物層16以及一頂保護層18依序堆疊于基底12表面。此外，字元線20的二垂直側壁上另設有一側壁子22。
如圖2所示，隨后再于基底12表面沉積一由二氧化硅(silicondioxide，SiO2)所構成的介電層24，并使介電層24完全覆蓋字元線20。接著在介電層24表面形成一光阻層(未顯示)，并且進行一黃光制程于光阻層上定義一轉接通道洞的位置與大小。然后進行一非等向性(anisotropic)蝕刻制程，依照光阻層上的圖案蝕刻介電層24直至基底12表面，以形成轉接通道洞26。在完全去除光阻層后，再于半導體晶片10的表面上沉積一摻雜多晶硅層(未顯示)并使摻雜多晶硅層完全填滿轉接通道洞26。最后進行一回蝕刻制程，將覆蓋于轉接通道洞26外側的多晶硅層去除，只留下轉接通道洞26內的多晶硅層作為導電層，即完成轉接通道28的制作。
由于字元線20的頂部與側壁分別覆蓋有由氮化硅所構成的頂保護層18與側壁子22以增加轉接通道洞26的蝕刻制程的對位偏差容忍度(mis-alignment tolerance)，因此可以利用自行對準接觸(self-alignedcontact，SAC)蝕刻技術產生轉接通道28。然而，隨著元件積集度的增加，制作轉接通道洞26的制程空間(process window)亦相對變小，且利用光阻定義轉接通道洞26的圖案時更會受到曝光臺機(optical exposuretool)的解析度極限(resolution limit)限制，因而增加轉接通道28制程的困難度。此外，進行轉接通道洞26的蝕刻制程時，由于構成側壁子22的氮化硅與二氧化硅介電層24之間的蝕刻選擇比不佳(約只有2～4)，極容易使側壁子22結構產生損壞，進而影響側壁子22對于摻雜多晶硅層14、金屬硅化物層16以及轉接通道28的導電物之間的隔離效果。
本發(fā)明的另一目的是提供一種自行對準轉接通道的制作方法，以避免柵極兩側的側壁子結構受到損壞，并進而提高元件的電性表現。
在本發(fā)明的最佳實施例中，首先提供一半導體基底，半導體基底上至少定義有一周邊電路區(qū)(peripheral region)以及一存儲陣列區(qū)(cellarray region)。于存儲陣列區(qū)的半導體基底上布局復數條字元線以及主動區(qū)域，并使兩相鄰兩字元線通過主動區(qū)域部份形成一轉接通道區(qū)域(landing via region)，以及在主動區(qū)域以外形成一填縫區(qū)域(gap-filling region)。于字元線兩側各形成一側壁子，并使側壁子的厚度足以填滿填縫區(qū)域而不足以填滿轉接通道區(qū)域以于轉接通道中自行對準形成一轉接通道洞(landing via hole)。接著于該半導體基底上形成一導電層，并且填滿該轉接通道洞；以及進行一回蝕刻制程去除該轉接通道洞外側的該導電層以形成該轉接通道。
由于本發(fā)明利用一特殊布局圖(layout pattern)來定義字元線與主動區(qū)域的位置，并利用一側壁子的制作方式來填滿填縫區(qū)域以及同時于轉接通道區(qū)域中自行對準產生轉接通道洞，因此不需要利用傳統的黃光制程來定義出轉接通道的位置，也因此不會受限于解析度極限而產生制程空間不足的問題。此外，本發(fā)明利用多層側壁子作為于字元線與轉接通道的導電物之間的隔離層，因此更不致于發(fā)生習知因側壁子結構破壞無法提供有效隔離而致使元件產生短路的問題。
圖示的符號說明10半導體晶片 12基底14多晶硅層16金屬硅化物層18頂保護層20字元線22側壁子 24介電層26轉接通道洞 28轉接通道30半導體基底 40主動區(qū)域44字元線 46轉接通道區(qū)域48填縫區(qū)域50多晶硅層52金屬硅化物層54頂保護層56、59側壁子 58介電層60轉接通道洞 62轉接通道在圖3中，字元線44與主動區(qū)域40垂直相交，且任二條字元線44的間隙與主動區(qū)域40重疊區(qū)域形成一轉接通道區(qū)域(landing viaregion)46，而任二條字元線44的間隙不與主動區(qū)域40重疊的區(qū)域則形成一填縫區(qū)域(gap-filling region)48。需特別注意的是，轉接通道區(qū)域46的寬度必須大于填縫區(qū)域48的寬度。因此，在布局字元線44時，字元線44之間并非平行排列，而是呈現彎曲轉折的字元線圖案。在主動區(qū)域40以外部份，字元線44較寬，而與主動區(qū)域40重疊處，字元線寬度則略微縮小，如此一來，產生一較寬的轉接通道區(qū)域46以及較窄的填縫區(qū)域48。
請參考圖4，圖4為圖3中沿切線AA′的剖面示意圖。如圖4所示，按照字元線44布局圖案，半導體基底30表面上具有復數條字元線44，且字元線44之間間隔有復數個轉接通道區(qū)域46或填縫區(qū)域48。字元線44為一堆疊導電層，由一柵極氧化層(未顯示)、一摻雜多晶硅層50、一金屬硅化物層52以及一頂保護層54依序堆疊于基底30表面所構成。以上所述的字元線44剖面結構僅為本發(fā)明較佳實施例，然而，其它字元線或柵極結構亦同樣適用于本發(fā)明的范圍。
如圖5所示，接著于字元線44兩側各形成一氮化硅所構成的側壁子56，且側壁子56的厚度約為200至600埃(angstroms，)。然后，進行一化學氣相沉積(CVD)制程，于半導體基底30表面沉積一介電層58，例如氮化硅層或二氧化硅層，并使介電層58的沉積厚度足以填滿填縫區(qū)域48，但不足以填滿轉接通道區(qū)域46，如頂視6所示。
如圖7所示，隨后進行一非等向性干蝕刻，回蝕刻部份的介電層58，以于轉接通道區(qū)域46中的字元線44的側壁上形成一側壁子59，厚度約為200至600埃。而由于填縫區(qū)域48的寬度小于轉接通道區(qū)域46的寬度，因此蝕刻制程并不致于去除填于填縫區(qū)域48內的介電層58，進而可以于轉接通道區(qū)域46內側壁子59之間的空隙隔離出一自行對準轉接通道洞60。
如圖8所示，再于半導體基底30的表面上沉積一摻雜多晶硅層(未顯示)并使摻雜多晶硅層完全填滿轉接通道洞60。最后進行一回蝕刻制程，將覆蓋于轉接通道洞60外側的多晶硅層去除，只留下轉接通道洞60內的多晶硅層作為導電層，即完成轉接通道62的制作。在本發(fā)明的其他實施例中，另包含于轉接通道62上方制作一位元線或電容等步驟，以使轉接通道62作為晶體管與位元線、電容之間的連接線。
本發(fā)明利用一特別設計的字元線布局來定義字元線與主動區(qū)域的相對位置，使任二條字元線之間包含一寬度大小不同的第一間隙與第二間隙，因此可以利用一側壁子的制作方式來填滿寬度較小的第一間隙并同時于寬度較大的第二間隙中自行對準產生轉接通道洞。
相較于習知制作自行對準轉接通道的方法，本發(fā)明不需要傳統的黃光制程來定義出轉接通道的位置，因此不會受限于解析度極限而產生制程空間不足的問題。此外，本發(fā)明于字元線與轉接通道的導電物之間至少形成兩層側壁子，因此更不致于發(fā)生習知因側壁子結構破壞無法提供有效隔離而致使元件產生短路的問題。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應屬本發(fā)明專利的涵蓋范圍。
權利要求
1.一種于一半導體基底上制作一轉接通道的方法，該半導體基底上至少定義有一周邊電路區(qū)以及一存儲陣列區(qū)，其中該存儲陣列區(qū)包含有至少一主動區(qū)域定義于該半導體基底表面，其特征是該方法包含有下列步驟于該半導體基底表面的該存儲陣列區(qū)內布局至少兩相鄰字元線，使該兩相鄰兩字元線通過該主動區(qū)域形成一轉接通道區(qū)域，在主動區(qū)域以外形成一填縫區(qū)域；于該兩相鄰字元線兩側各形成一第一側壁子，該第一側壁子的厚度足以填滿該填縫區(qū)域，而不足以填滿該轉接通道區(qū)域，從而自行對準形成一轉接通道洞；于該半導體基底上形成一導電層，并且填滿該轉接通道洞；以及進行一回蝕刻制程去除該轉接通道洞外側的該導電層以形成該轉接通道。
2.如權利要求1所述的方法，其特征是各該字元線皆包含有一堆疊導電層以及一第二側壁子設于該堆疊導電層各邊側壁上。
3.如權利要求2所述的方法，其特征是該第二側壁子由氮化硅所構成。
4.如權利要求2所述的方法，其特征是該堆疊導電層由一導電層以及一頂蓋層上下堆疊而成。
5.如權利要求3所述的方法，其特征是該第二側壁子厚度約200至600埃。
6.如權利要求1所述的方法，其特征是該兩相鄰字元線于該轉接通道區(qū)域內的間距大于該兩相鄰字元線于該填縫區(qū)域內的間距。
7.如權利要求1所述的方法，其特征是該轉接通道用來電連接一位元線。
8.如權利要求1所述的方法，其特征是該轉接通道用來電連接一電容。
9.如權利要求1所述的方法，其特征是該第一側壁子由氮化硅或二氧化硅所構成。
10.如權利要求9所述的方法，其特征是該第一側壁子厚度約200至600埃。
11.一種于一半導體基底制作一轉接通道的方法，該半導體基底包含有復數條字元線設于該半導體基底表面以及由該復數條字元線區(qū)隔出的復數個第一間隙與復數個第二間隙，其中該第二間隙的寬度大于該第一間隙的寬度，其特征是該方法包含有下列步驟于各該復數條字元線一側形成一第一側壁子，其中該第一側壁子填滿該復數個第一間隙，且該第一側壁子于各該第二間隙自行對準形成一轉接通道洞；于該半導體基底上形成一導電層，并填滿該轉接通道洞；以及進行一回蝕刻制程去除該轉接通道外側的該導電層，以形成該轉接通道。
12.如權利要求11所述的方法，其特征是各該字元線皆包含有一堆疊導電層以及一第二側壁子設于該堆疊導電層各邊側壁上。
13.如權利要求12所述的方法，其特征是該第二側壁子由氮化硅所構成。
14.如權利要求12所述的方法，其特征是該堆疊導電層由一導電層以及一頂蓋層上下堆疊而成。
15.如權利要求13所述的方法，其特征是該第二側壁子厚度約200至600埃。
16.如權利要求11所述的方法，其特征是該轉接通道用來電連接一位元線。
17.如權利要求11所述的方法，其特征是該轉接通道用來電連接一電容。
18.如權利要求11所述的方法，其特征是該第一側壁子由二氧化硅所構成。
19.如權利要求18所述的方法，其特征是該第一側壁子厚度約200至600埃。
全文摘要
本發(fā)明提供一種自行對準轉接通道的制作方法，首先于一半導體基底上布局復數條字元線以及主動區(qū)域，并使兩相鄰兩字元線通過主動區(qū)域部份形成一轉接通道區(qū)域，以及在主動區(qū)域以外形成一填縫區(qū)域；接著于字元線兩側各形成一側壁子，并使側壁子的厚度足以填滿填縫區(qū)域而不足以填滿轉接通道區(qū)域，進而于轉接通道中自行對準形成一轉接通道洞；接著于轉接通道洞中填滿一導電層以形成一轉接通道；本發(fā)明改善了制程空間不足造成的制程困難，并避免了柵極兩側的側壁子結構受到損壞，進而提高元件的電性表現。
文檔編號H01L21/60GK1397997SQ02141370
公開日2003年2月19日 申請日期2002年7月10日 優(yōu)先權日2001年7月16日
發(fā)明者林進福 申請人:聯華電子股份有限公司