專利名稱：具有應(yīng)變平衡結(jié)構(gòu)的cmos元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種場(chǎng)效應(yīng)晶體管，特別是一種具有拉伸應(yīng)變硅層的n通道元件及具有壓縮應(yīng)變硅鍺層的p通道元件的CMOS(互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)元件及其制造方法。
背景技術(shù)：
隨著閘極元件尺寸的縮小化，要使金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)元件能在低操作電壓下，具有高趨動(dòng)電流和高速的效能是相當(dāng)困難的。因此，許多人在努力尋求改善金屬氧化合物半導(dǎo)體場(chǎng)效應(yīng)晶體管元件的效能的方法。
利用應(yīng)變引發(fā)的能帶結(jié)構(gòu)變型來增加載子的遷移率，以增加場(chǎng)效應(yīng)晶體管的趨動(dòng)電流，可改善場(chǎng)效應(yīng)晶體管元件的效能，且此種方法已被應(yīng)用于各種元件中。這些元件的硅通道是處于雙軸拉伸應(yīng)變的情況。
已有研究指出利用硅通道處于雙軸拉伸應(yīng)變的情況中來增加電子的遷移率(K.Ismail et al.，“Electron transport properties in Si/SiGe heterostructuresMeasurements and device applications”，Appl.Phys.Lett.63，pp.660，1993.)，及利用硅鍺通道處于雙軸壓縮應(yīng)變的情況中來增加電洞的遷移率(D.K.Nayaket al.，“Enhancement-mode quantum-well GeSi PMOS”，IEEE Elect.Dev.Lett.12，pp.154，1991.)。然而，結(jié)合具有雙軸拉伸應(yīng)變的硅通道的NMOSFETs(N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)及具有雙軸壓縮應(yīng)變的硅鍺通道的PMOSFETs(P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的CMOS制程技術(shù)是難以達(dá)成的。在晶體管的制造上有利用厚的緩沖層或復(fù)雜多層結(jié)構(gòu)等許多應(yīng)變層制造方法(K.Ismail et al.，IBM，Jul.1996，Complementary metal-oxidesemiconductor transistor logic using strained Si/SiGe heterostructure layers，U.S.Patent No.5534713.)，這些方法并不易于整合到傳統(tǒng)的CMOS制程中。
因此，為了制造具有高趨動(dòng)電流和高速效能的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管元件，亟待針對(duì)上述問題謀求改善之道。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件結(jié)構(gòu)及其制造方法，其利用形成具有拉伸應(yīng)變硅層的n通道元件及具有壓縮應(yīng)變硅鍺層的p通道元件的應(yīng)變平衡結(jié)構(gòu)，以增進(jìn)場(chǎng)效應(yīng)晶體管元件的效能。
本發(fā)明的目的可通過如下措施來實(shí)現(xiàn)一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，首先提供一絕緣層上有硅層(SOI)的基底。其次，在此硅層上成長一硅鍺層，其中此硅層處于雙軸拉伸應(yīng)變情況之下，而此硅鍺層處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)。接著，在此硅鍺層上形成一第二硅層，此第二硅層具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件。然后，對(duì)于此基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)。再者，在此第二硅層上形成閘極絕緣層。最后，在此閘極絕緣層上形成一閘極電極。
上述方法還包括在成長該硅鍺層之前或之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
上述方法還包括在成長該硅鍺層之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
上述的第二硅層的形成方法包括下列步驟在該硅鍺層上形成該第一厚度的該第二硅層；在PMOS區(qū)域覆蓋一罩幕層；在未覆蓋該罩幕層的暴露區(qū)域選擇性磊晶成長該第二硅層至該二厚度；以及去除該罩幕層。
上述的罩幕層為一氧化硅層。
上述的該第一厚度為10-30埃。
上述的第二厚度為100-120埃。
上述的閘極絕緣層使用化學(xué)氣相沉積法沉積一氧化硅層。
上述的成長該硅鍺層是使用選擇性磊晶法。
上述的硅鍺層中鍺的莫耳分率介于0.1至0.5之間。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，包括下列步驟
提供一絕緣層上有硅鍺層的基底；在該硅鍺層上成長一第二硅鍺層，其中該第二硅鍺層的鍺的莫耳分率是大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況的下而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；在該第二硅鍺層上形成一第二硅層，其中該第二硅層具有一第一厚度的第一區(qū)，及一第二厚度的第二區(qū)；對(duì)于該基底施行圖案化制程以定義出該第一區(qū)為一PMOS元件區(qū)及該第二區(qū)為一NMOS元件區(qū)；在該第二硅層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
對(duì)于上述絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
上述的該絕緣層上有硅鍺層基底的形成方法，包括下列步驟提供一半導(dǎo)體基底；在該半導(dǎo)體基底上形成一埋藏絕緣層及一硅層；在該硅層上成長該硅鍺層；以及利用擴(kuò)散制程將該硅鍺層的鍺擴(kuò)散進(jìn)入該硅層而至該絕緣層的介面，以改變區(qū)域鍵結(jié)，而形成該絕緣層上有硅鍺層的基底。
上述的該硅層的厚度小于100埃。
上述的第二硅層的形成方法，包括下列步驟在該硅鍺層上形成該第一厚度的該第二硅層；在PMOS區(qū)域覆蓋一罩幕層；在未覆蓋該罩幕層的暴露區(qū)域選擇性磊晶成長該第二硅層至該二厚度；以及去除該罩幕層。
上述的罩幕層為一氧化硅層。
上述的該第一厚度為10-30埃。
上述的第二厚度為100-120埃。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
上述的成長該第二硅鍺層是使用選擇性磊晶法。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，包括下列步驟提供一絕緣層上有硅層的基底；
在該硅層上成長一硅鍺層，其中該硅層是處于雙軸拉伸應(yīng)變情況之下，而該硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該硅鍺層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
上述方法還包括在成長該硅鍺層之前或之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
上述方法還包括在成長該硅鍺層之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層上述的成長該硅鍺層是使用選擇性磊晶法。
上述的硅鍺層中鍺的莫耳分率是介于0.1至0.5之間。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，包括下列步驟提供一絕緣層上有硅鍺層的基底；在該基底硅鍺層上成長一第二硅鍺層，其中該第二硅鍺層的鍺的莫耳分率大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況的下而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二硅鍺層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
對(duì)于上述絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
上述的絕緣層上有硅鍺層基底的形成方法，包括下列步驟提供一半導(dǎo)體基底；在該半導(dǎo)體基底上形成一埋藏絕緣層及一硅層；在該硅層上成長該硅鍺層；以及利用擴(kuò)散制程將該硅鍺層的鍺擴(kuò)散進(jìn)入該硅層而至該絕緣層的介面，以改變區(qū)域鍵結(jié)，而形成該絕緣層上有硅鍺層的基底。
上述的硅層的厚度小于100埃。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
上述的成長該第二硅鍺層是使用選擇性磊晶法。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，適用于一半導(dǎo)體基底，包括下列步驟在該半導(dǎo)體基底上接續(xù)形成一第一薄膜層及一第二薄膜層，其中該第一薄膜層是處于雙軸拉伸應(yīng)變情況之下而該第二薄膜層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二薄膜層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
上述的第一薄膜層的晶格常數(shù)小于該第二薄膜層的晶格常數(shù)。
上述的第一薄膜層為硅、鍺或硅鍺層上述的第二薄膜層為硅、鍺或硅鍺層。
上述的形成該第二薄膜層是使用選擇性磊晶法。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉種一氧化硅層。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，適用于一半導(dǎo)體基底，包括下列步驟在該半導(dǎo)體基底上接續(xù)形成一第一溥膜層及一第二薄膜層，其中該第一薄膜層是處于雙軸壓縮應(yīng)變情況之下，而該第二薄膜層是處于雙軸拉伸應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二薄膜層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
上述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
上述的第一薄膜層為硅、鍺或硅鍺層。
上述的第二薄膜層為硅、鍺或硅鍺層。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，適用于一半導(dǎo)體基底，包括下列步驟在該半導(dǎo)體基底上接續(xù)形成一第一薄膜層及一第二薄膜層，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二薄膜層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
上述的第一薄膜層的晶格常數(shù)小于該第二薄膜層的晶格常數(shù)。
上述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
上述的第一薄膜層是處于雙軸壓縮應(yīng)變情況之下。
上述的第一薄膜層是處于雙軸拉伸應(yīng)變情況之下。
上述的第二薄膜層是處于雙軸壓縮應(yīng)變情況之下。
上述的第二薄膜層是處于雙軸拉伸應(yīng)變情況之下。
上述的第一薄膜層為硅、鍺或硅鍺層。
上述的第二薄膜層為硅、鍺或硅鍺層上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
本發(fā)明的目的還通過如下措施來實(shí)現(xiàn)一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅層基底；一硅鍺層，成長于此絕緣層上有硅層基底上，其中此硅層處于雙軸拉伸應(yīng)變情況之下，而此硅鍺層處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一第二硅層，成長于此硅鍺層上，其中此第二硅層具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件；一閘極絕緣層，形成于此第二硅層上；以及一閘極電極，形成于此閘極絕緣層上。
上述的第一厚度為10-30埃。
上述的第二厚度為100-120埃。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅鍺層基底；一第二硅鍺層，成長于該絕緣層上有硅鍺層基底上，其中該第二硅鍺層的鍺的莫耳分率大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況之下，而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一第二硅層，成長于該第二硅鍺層上，其中該第二硅層具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件；一閘極絕緣層，形成于該第二硅層上；以及一閘極電極，形成于該閘極絕緣層上。
對(duì)于上述絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
上述的該第一厚度為10-30埃。
上述的該第二厚度為100-120埃。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅層基底；一硅鍺層，成長于該絕緣層上有硅層基底上，其中該硅層是處于雙軸拉伸應(yīng)變情況之下，而該硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅鍺層基底；一第二硅鍺層，成長于該絕緣層上有硅鍺層基底上，其中該第二硅鍺層的鍺的莫耳分率是大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況之下，而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該第二硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
對(duì)于上述絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，適用于一半導(dǎo)體基底，包括一第一薄膜層，成長于該基底上，其中該第一薄膜層是處于雙軸拉伸應(yīng)變情況之下；一第二薄膜層，成長于該第一薄膜層上，其中該第二薄膜層是處于壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
上述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
上述的第一薄膜層為硅、鍺或硅鍺層。
上述的第二薄膜層為硅、鍺或硅鍺層。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，適用于一半導(dǎo)體基底，包括一第一薄膜層，成長于該基底上；一第二薄膜層，成長于該第一薄膜層上，其中該第二薄膜層及該第一薄膜層為一應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
上述的第一薄膜層的晶格常數(shù)小于該第二薄膜層的晶格常數(shù)。
上述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
上述的第一薄膜層是處于雙軸壓縮應(yīng)變情況之下。
上述的第一薄膜層是處于雙軸拉伸應(yīng)變情況之下。
上述的第二薄膜層是處于雙軸壓縮應(yīng)變情況之下。
上述的第二薄膜層是處于雙軸拉伸應(yīng)變情況之下。
上述的第一薄膜層為硅、鍺或硅鍺層。
上述的第二薄膜層為硅、鍺或硅鍺層。
上述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
本發(fā)明相比現(xiàn)有技術(shù)具有如下優(yōu)點(diǎn)本發(fā)明利用具有不同晶格常數(shù)的各半導(dǎo)體薄膜層間在松弛狀態(tài)的互相作用，使得具有較小晶格常數(shù)的半導(dǎo)體薄膜層處于拉伸應(yīng)變情況之下，而具有較大晶格常數(shù)的半導(dǎo)體薄膜層是處于壓縮應(yīng)變情況之下；從而使由具有不同晶格常數(shù)的硅層和硅鍺層所組成的堆疊層結(jié)構(gòu)的晶體管的效能增加。
圖1至圖8表示根據(jù)本發(fā)明的實(shí)施例1的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制程剖面圖。
圖9至圖11表示根據(jù)本發(fā)明的實(shí)施例2的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制程剖面圖。
具體實(shí)施例方式
實(shí)施例1
本發(fā)明提供一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件結(jié)構(gòu)及其制造方法。本發(fā)明的原理是應(yīng)用具有不同晶格常數(shù)的各半導(dǎo)體薄膜層間在松弛狀態(tài)的互相作用，在松弛狀態(tài)具有較大晶格的半導(dǎo)體薄膜層是處于壓縮應(yīng)變情況之下，而具有較小晶格常數(shù)的半導(dǎo)體薄膜層處于拉伸應(yīng)變情況之下，進(jìn)而形成一具有應(yīng)變平衡結(jié)構(gòu)。例如，一硅層及一硅鍺層所組成的堆疊層結(jié)構(gòu)，在具有不同晶格常數(shù)的硅層及硅鍺層間在松弛狀態(tài)的互相作用下，其中硅鍺層是處于雙軸壓縮應(yīng)變情況之下而硅層處于雙軸拉伸應(yīng)變情況之下。
應(yīng)變平衡結(jié)構(gòu)可通過后述說明的方法來制作，首先請(qǐng)參照?qǐng)D1，在一半導(dǎo)體基底10上形成一埋藏絕緣層11及一半導(dǎo)體層12，本實(shí)施例則以一絕緣層上有硅層(silicon-on-insulator，SOI)的晶片為例，用以做為起始材料，可利用植入氧(SIMOX)或是SmartCut技術(shù)來得到隔離，但并不以此為限制。半導(dǎo)體層12一般是厚度約200的硅材料。埋藏絕緣層11一般是由氧化硅所構(gòu)成。之后，在硅層12上磊晶成長一硅鍺層14，如圖2所示，硅鍺層14的厚度t2是要與硅層12的厚度t1相當(dāng)而使得硅層12處于雙軸拉伸應(yīng)變情況之下，而硅鍺層14處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)。
接著，在硅鍺層14上磊晶成長一第二硅層16，如圖3所示，第二硅層16的厚度t3要與硅層12的厚度t1及硅鍺層14的厚度t2相當(dāng)而使得第二硅層16處于雙軸拉伸應(yīng)變情況之下。
在p通道元件的情況中，第二硅層16的厚度t3須夠薄，如20埃，使得當(dāng)元件打開時(shí)在其中不會(huì)形成寄生電容，而硅鍺層14的厚度t2須夠厚，如100埃，使其能容納大部分的可動(dòng)載子(Y.-C.Yeo et al.，“Enhanced performance insub-100nm CMOSFETs using strained epitaxial silicon-germanium”，IEEEInternational Electron Device Meeting Technical Digest，pp.753-756，SanFrancisco，CA，Dec.2000.)。而硅鍺層14處于雙軸壓縮應(yīng)變情況之下且能夠大幅增加電洞的傳輸性質(zhì)(S.Kaya et al.，“Indication of velocity overshoot instrained Si 0.8Ge 0.2 p-channel MOSFETs”，Semiconductor Science andTechnology.Vol.15，pp.573，2000.)。Si(1-x)Ge(x)層14中的Ge的莫耳分率x須夠高以增進(jìn)p通道元件的效能，但不能太高以控制接面漏電流及防止應(yīng)變松弛問題。Si(1-x)Ge(x)層14中的Ge的莫耳分率x可介于0.1至0.5之間。
在n通道元件的情況中，第二硅層16是作為通道用，由于第二硅層16處于雙軸拉伸應(yīng)變情況之下且能夠大幅增加遷移率及傳輸性質(zhì)(Rim K.et al.，“Fabrication and analysis of deep submicron strained-Si n-MOSFETs”，IEEETrans，Elect.Dev.，vol.47，no.7，pp.1406，Jul.2000.)。第二硅層16在NMOS區(qū)域的厚度t3須夠厚，如100埃使其能容納n通道元件大部分的可動(dòng)載子。
關(guān)于第二硅層16對(duì)于n通道元件及p通道元件的厚度需求，對(duì)于p通道元件而言，第二硅層16的厚度t3須夠薄，如20埃，以防止在PMOS元件中形成寄生電容。對(duì)于n通道元件而言，NMOS區(qū)域的厚度t3須夠厚，如100埃使其能容納n通道元件大部分的反向電荷(電子)。要使得第二硅層16能具有兩個(gè)厚度，可借由下述方法來達(dá)成，先在CMOS制程中成長厚度t3a的第二硅層16，然后，在PMOS區(qū)域覆蓋一罩幕層18，如氧化硅層，接著再在CMOS所暴露的區(qū)域選擇性磊晶成長第二硅層16至厚度t3b，如圖4所示。
之后，請(qǐng)參照?qǐng)D5，去除罩幕層18。其次，再進(jìn)行一般CMOS元件的制程，首先如圖6所示，通過圖案化制程定義出PMOS元件區(qū)及NMOS元件區(qū)。
然后，請(qǐng)參照?qǐng)D7，在第二硅層16上形成閘極絕緣層22，例如使用化學(xué)氣相沉積法在第二硅層16上沉積氧化硅層。
最后，請(qǐng)參照?qǐng)D8，在閘極絕緣層22上形成閘極電極24，再分別在閘極電極24兩側(cè)的p-井區(qū)域和n-井區(qū)域進(jìn)行n型和p型離子摻雜(未顯示)，以及在閘極電極24的側(cè)壁形成間隙壁26，例如使用化學(xué)氣相沉積法形成氮化硅層作為間隙壁26。
須注意的是，在上述應(yīng)變平衡結(jié)構(gòu)中，在絕緣層11及硅層12間的介面必須盡可能地?zé)o拘束以使硅層12能改變其晶格常數(shù)。要使得絕緣層11及硅層12間的介面盡可能地易于調(diào)整以使硅層12能改變其晶格常數(shù)，可通過植入原子以打斷或松弛絕緣層11及硅層12間介面的鍵結(jié)。上述方法可在磊晶成長硅鍺層14的前或后施行。
本發(fā)明的特征是利用具有不同晶格常數(shù)的各半導(dǎo)體薄膜層間在松弛狀態(tài)的互相作用，使得具有較小晶格常數(shù)的半導(dǎo)體薄膜層處于拉伸應(yīng)變情況之下，而具有較大晶格常數(shù)的半導(dǎo)體薄膜層是處于壓縮應(yīng)變情況之下。顯然地，此應(yīng)變平衡結(jié)構(gòu)并不限制使用上述的三層結(jié)構(gòu)，具有硅/硅鍺/…..硅/硅鍺/硅/二氧化硅或硅鍺/硅/…..硅鍺/硅/硅鍺/二氧化硅的至少兩層以上的結(jié)構(gòu)即可實(shí)現(xiàn)本發(fā)明。再者，本發(fā)明中所應(yīng)用的物質(zhì)材料，并不限于實(shí)施例所引述者，其能由各種具恰當(dāng)特性的物質(zhì)和形成方法所置換，且本發(fā)明的結(jié)構(gòu)空間亦不限于實(shí)施例引用的尺寸大小。
由圖8中可以看出，具有壓縮應(yīng)變硅鍺層能夠大幅增加電洞的傳輸性質(zhì)以增加p通道元件的趨動(dòng)電流，而具有拉伸應(yīng)變硅層能夠產(chǎn)生電子速度飛速效應(yīng)以增加n通道元件的趨動(dòng)電流，進(jìn)而增進(jìn)場(chǎng)效應(yīng)晶體管元件的效能。
實(shí)施例2在本發(fā)明實(shí)施例2中，所形成的具有拉伸應(yīng)變的硅層及具有壓縮應(yīng)變的硅鍺層，是忽略實(shí)施例1中的絕緣層11及硅層12間的介面是否無拘束地易于調(diào)整。
首先請(qǐng)參照?qǐng)D9，在一半導(dǎo)體基底60上形成一埋藏絕緣層61及一硅鍺層62，本實(shí)施例則以一絕緣層上有硅鍺層的晶片做為起始材料。硅鍺層62的鍺含量為x1而厚度為t6。埋藏絕緣層61一般是由氧化硅所構(gòu)成。本實(shí)施例尚有另一選擇為，以一絕緣層上有硅層的晶片做為起始材料，在一半導(dǎo)體基底90上形成一埋藏絕緣層91及一硅層92，硅層92的厚度小于100。埋藏絕緣層91一般是由氧化硅所構(gòu)成。之后，在硅層92上磊晶成長一硅鍺層94，之后再利用擴(kuò)散制程將鍺擴(kuò)散進(jìn)入硅層92而至氧化硅層91的介面，以改變區(qū)域鍵結(jié)，而形成絕緣層上有硅鍺層的基底(SlGe-on-insulator)，如圖10所示。由于鍺擴(kuò)散至氧化硅層91的介面，使得初始硅層92的晶格常數(shù)，硅鍺層92的鍺的莫耳分率為x1，所以可形成類似硅鍺層62的Si(1-x1)Ge(x1)層。
之后請(qǐng)參照?qǐng)D11，在Si(1-x1)Ge(x1)層62或94(為簡(jiǎn)化說明起見，以下僅以Si(1-x1)Ge(x1)層62作代表來說明)上磊晶成長一第二Si(1-x2)Ge(x2)層64，其中第二Si(1-x2)Ge(x2)層64的鍺含量為x2而厚度為t7。第二Si(1-x2)Ge(x2)層64的鍺的莫耳分率x2大于x1，如此使得第二Si(1-x2)Ge(x2)層64處于雙軸壓縮應(yīng)變情況之下。此應(yīng)變強(qiáng)度相當(dāng)于在一硅基質(zhì)層上成長一假晶的(pseudomorphical)Si[1-(x2-x1)]Ge(x2-x1)層，而此硅基質(zhì)層與絕緣層(氧化硅層)的介面鍵結(jié)是堅(jiān)固的而并非是無拘束地易于調(diào)整。然而，此第二Si(1-x2)Ge(x2)層64處于雙軸壓縮應(yīng)變情況之下，而忽略絕緣層61及硅層62間的介面鍵結(jié)是否無拘束地易于調(diào)整。
接著，在第二硅鍺層64上磊晶成長一第二硅層16，如圖3所示，此應(yīng)變強(qiáng)度相當(dāng)于在一Si(1-x1)Ge(x1)基質(zhì)層上成長一假晶的硅層，而此Si(1-x1)Ge(x1)基質(zhì)層與絕緣層(氧化硅層)的介面鍵結(jié)是堅(jiān)固的而并非是無拘束地易于調(diào)整。若Si(1-x1)Ge(x1)基質(zhì)層與絕緣層(氧化硅層)的介面鍵結(jié)是完全或部分無拘束地易于調(diào)整，則最上層硅層的拉伸應(yīng)變程度會(huì)降低。然而，此第二硅層66(最上層硅層)是處于雙軸拉伸應(yīng)變情況之下，而忽略絕緣層61及硅層62間的介面鍵結(jié)是否無拘束地易于調(diào)整。
綜上所述，本實(shí)施例2的說明中，可形成具有拉伸應(yīng)變的硅層及具有壓縮應(yīng)變的硅鍺層，而忽略埋藏絕緣層(氧化硅層)61及最底層硅層62間的介面是否無拘束地易于調(diào)整。由于第二硅層66對(duì)于n通道元件及p通道元件的厚度需求亦須具有兩個(gè)厚度，所以接著依照?qǐng)D4至圖8，進(jìn)行同前一實(shí)施例的各項(xiàng)制程步驟與程序，以完成CMOS元件的制作。再者，本發(fā)明中所應(yīng)用的物質(zhì)村料，并不限于實(shí)施例所引述者，其能由各種具恰當(dāng)特性的物質(zhì)和形成方法所置換，且本發(fā)明的結(jié)構(gòu)空間亦不限于實(shí)施例引用的尺寸大小。
本發(fā)明尚提出一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，如圖8所示，此CMOS元件具有以下各元件。第一元件為一絕緣層上有硅層基底10。
第二元件為一硅鍺層14是使用上述方法磊晶成長于硅層12上，其中硅層12處于雙軸拉伸應(yīng)變情況之下，而硅鍺層14處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)。
第三元件為一第二硅層16，成長于硅鍺層141，其中第二硅層16具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件。
此CMOS元件尚具有以下各元件一閘極絕緣層22，形成于第二硅層16上；一閘極電極24，形成于閘極絕緣層22上。
本發(fā)明另提出一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，如圖8所示，此CMOS元件具有以下各元件。第一元件為一絕緣層上有硅鍺層基底60，此基底60忽略絕緣層61及硅鍺層62間介面是否無拘束地易于調(diào)整。
第二元件為一第二硅鍺層64是使用上述方法磊晶成長于硅鍺層62上，其中第二硅鍺層64的鍺的莫耳分率是大于硅鍺層62，使得硅鍺層62處于雙軸拉伸應(yīng)變情況之下而第二硅鍺層64處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)。
第三元件為一第二硅層66，成長于第二硅鍺層64上，其中第二硅層66具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件。
此CMOS元件尚具有以下各元件一閘極絕緣層22，形成于第二硅層16上；一閘極電極24，形成于閘極絕緣層22上。
本發(fā)明中所應(yīng)用的物質(zhì)材料，并不限于實(shí)施例所引述者，其能由各種具恰當(dāng)特性的物質(zhì)和形成方法所置換，且本發(fā)明的結(jié)構(gòu)空間亦不限于實(shí)施例引用的尺寸大小。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限制本發(fā)明，任何熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求的范圍為準(zhǔn)。
權(quán)利要求
1.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，包括下列步驟提供一絕緣層上有硅層的基底；在該硅層上成長一硅鍺層，其中該硅層處于雙軸拉伸應(yīng)變情況之下，而該硅鍺層處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；在該硅鍺層上形成一第二硅層，其中該第二硅層具有一第一厚度的第一區(qū)，及一第二厚度的第二區(qū)；對(duì)于該基底施行圖案化制程以定義出該第一區(qū)為一PMOS元件區(qū)及該第二區(qū)為一NMOS元件區(qū)；在該第二硅層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
2.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于還包括在成長該硅鍺層之前或之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
3.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于還包括在成長該硅鍺層之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
4.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二硅層的形成方法包括下列步驟在該硅鍺層上形成該第一厚度的該第二硅層；在PMOS區(qū)域覆蓋一罩幕層；在未覆蓋該罩幕層的暴露區(qū)域選擇性磊晶成長該第二硅層至該二厚度；以及去除該罩幕層。
5.如權(quán)利要求4所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的罩幕層為一氧化硅層。
6.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的該第一厚度為10-30埃。
7.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二厚度為100-120埃。
8.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的閘極絕緣層使用化學(xué)氣相沉積法沉積一氧化硅層。
9.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的成長該硅鍺層是使用選擇性磊晶法。
10.如權(quán)利要求1所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的硅鍺層中鍺的莫耳分率介于0.1至0.5之間。
11.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，包括下列步驟提供一絕緣層上有硅鍺層的基底；在該硅鍺層上成長一第二硅鍺層，其中該第二硅鍺層的鍺的莫耳分率是大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況的下而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；在該第二硅鍺層上形成一第二硅層，其中該第二硅層具有一第一厚度的第一區(qū)，及一第二厚度的第二區(qū)；對(duì)于該基底施行圖案化制程以定義出該第一區(qū)為一PMOS元件區(qū)及該第二區(qū)為一NMOS元件區(qū)；在該第二硅層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
12.如權(quán)利要求11所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于對(duì)于該絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
13.如權(quán)利要求11所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的該絕緣層上有硅鍺層基底的形成方法，包括下列步驟提供一半導(dǎo)體基底；在該半導(dǎo)體基底上形成一埋藏絕緣層及一硅層；在該硅層上成長該硅鍺層；以及利用擴(kuò)散制程將該硅鍺層的鍺擴(kuò)散進(jìn)入該硅層而至該絕緣層的介面，以改變區(qū)域鍵結(jié)，而形成該絕緣層上有硅鍺層的基底。
14.如權(quán)利要求13所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的該硅層的厚度小于100埃。
15.如權(quán)利要求11所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二硅層的形成方法，包括下列步驟在該硅鍺層上形成該第一厚度的該第二硅層；在PMOS區(qū)域覆蓋一罩幕層；在未覆蓋該罩幕層的暴露區(qū)域選擇性磊晶成長該第二硅層至該二厚度；以及去除該罩幕層。
16.如權(quán)利要求15所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的罩幕層為一氧化硅層。
17.如權(quán)利要求11所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的該第一厚度為10-30埃。
18.如權(quán)利要求11所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二厚度為100-120埃。
19.如權(quán)利要求11所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
20.如權(quán)利要求11所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的成長該第二硅鍺層是使用選擇性磊晶法。
21.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，包括下列步驟提供一絕緣層上有硅層的基底；在該硅層上成長一硅鍺層，其中該硅層是處于雙軸拉伸應(yīng)變情況之下，而該硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該硅鍺層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
22.如權(quán)利要求21所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于還包括在成長該硅鍺層之前或之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
23.如權(quán)利要求21所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于還包括在成長該硅鍺層之后通過植入原子以打斷或松弛該絕緣層上有硅層的基底的該絕緣層及該硅層間介面的鍵結(jié)，使得該絕緣層及該硅層間的介面易于調(diào)整以使該硅層能改變其晶格常數(shù)。
24.如權(quán)利要求21所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層
25.如權(quán)利要求21所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的成長該硅鍺層是使用選擇性磊晶法。
26.如權(quán)利要求21所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的硅鍺層中鍺的莫耳分率是介于0.1至0.5之間。
27.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，包括下列步驟提供一絕緣層上有硅鍺層的基底；在該基底硅鍺層上成長一第二硅鍺層，其中該第二硅鍺層的鍺的莫耳分率大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況的下而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二硅鍺層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
28.如權(quán)利要求27所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于對(duì)于該絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
29.如權(quán)利要求27所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的絕緣層上有硅鍺層基底的形成方法，包括下列步驟提供一半導(dǎo)體基底；在該半導(dǎo)體基底上形成一埋藏絕緣層及一硅層；在該硅層上成長該硅鍺層；以及利用擴(kuò)散制程將該硅鍺層的鍺擴(kuò)散進(jìn)入該硅層而至該絕緣層的介面，以改變區(qū)域鍵結(jié)，而形成該絕緣層上有硅鍺層的基底。
30.如權(quán)利要求29所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的硅層的厚度小于100埃。
31.如權(quán)利要求27所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
32.如權(quán)利要求27所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的成長該第二硅鍺層是使用選擇性磊晶法。
33.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，適用于一半導(dǎo)體基底，包括下列步驟在該半導(dǎo)體基底上接續(xù)形成一第一薄膜層及一第二薄膜層，其中該第一薄膜層是處于雙軸拉伸應(yīng)變情況之下而該第二薄膜層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二薄膜層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
34.如權(quán)利要求33所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層的晶格常數(shù)小于該第二薄膜層的晶格常數(shù)。
35.如權(quán)利要求33所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層為硅、鍺或硅鍺層
36.如權(quán)利要求33所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二薄膜層為硅、鍺或硅鍺層。
37.如權(quán)利要求33所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的形成該第二薄膜層是使用選擇性磊晶法。
38.如權(quán)利要求33所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉種一氧化硅層。
39.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，適用于一半導(dǎo)體基底，包括下列步驟在該半導(dǎo)體基底上接續(xù)形成一第一溥膜層及一第二薄膜層，其中該第一薄膜層是處于雙軸壓縮應(yīng)變情況之下，而該第二薄膜層是處于雙軸拉伸應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二薄膜層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
40.如權(quán)利要求39所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
41.如權(quán)利要求39所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層為硅、鍺或硅鍺層。
42.如權(quán)利要求39所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二薄膜層為硅、鍺或硅鍺層。
43.如權(quán)利要求39所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
44.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，適用于一半導(dǎo)體基底，包括下列步驟在該半導(dǎo)體基底上接續(xù)形成一第一薄膜層及一第二薄膜層，以獲得應(yīng)變平衡結(jié)構(gòu)；對(duì)于該基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；在該第二薄膜層上形成閘極絕緣層；以及在該閘極絕緣層上形成一閘極電極。
45.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層的晶格常數(shù)小于該第二薄膜層的晶格常數(shù)。
46.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
47.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層是處于雙軸壓縮應(yīng)變情況之下。
48.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層是處于雙軸拉伸應(yīng)變情況之下。
49.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二薄膜層是處于雙軸壓縮應(yīng)變情況之下。
50.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二薄膜層是處于雙軸拉伸應(yīng)變情況之下。
51.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第一薄膜層為硅、鍺或硅鍺層。
52.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的第二薄膜層為硅、鍺或硅鍺層
53.如權(quán)利要求44所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件的制造方法，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
54.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅層基底；一硅鍺層，成長于該絕緣層上有硅層基底上，其中該硅層是處于雙軸拉伸應(yīng)變情況之下，而該硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一第二硅層，成長于該硅鍺層上，其中該第二硅層具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件；一閘極絕緣層，形成于該第二硅層上；以及一閘極電極，形成于該閘極絕緣層上。
55.如權(quán)利要求54所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一厚度為10-30埃。
56.如權(quán)利要求54所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第二厚度為100-120埃。
57.如權(quán)利要求54所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
58.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅鍺層基底；一第二硅鍺層，成長于該絕緣層上有硅鍺層基底上，其中該第二硅鍺層的鍺的莫耳分率大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況之下，而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一第二硅層，成長于該第二硅鍺層上，其中該第二硅層具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件；一閘極絕緣層，形成于該第二硅層上；以及一閘極電極，形成于該閘極絕緣層上。
59.如權(quán)利要求58所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于對(duì)于該絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
60.如權(quán)利要求58所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的該第一厚度為10-30埃。
61.如權(quán)利要求58所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的該第二厚度為100-120埃。
62.如權(quán)利要求58所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
63.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅層基底；一硅鍺層，成長于該絕緣層上有硅層基底上，其中該硅層是處于雙軸拉伸應(yīng)變情況之下，而該硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
64.如權(quán)利要求63所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
65.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，包括一絕緣層上有硅鍺層基底；一第二硅鍺層，成長于該絕緣層上有硅鍺層基底上，其中該第二硅鍺層的鍺的莫耳分率是大于該基底硅鍺層，使得該基底硅鍺層是處于雙軸拉伸應(yīng)變情況之下，而該第二硅鍺層是處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該第二硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
66.如權(quán)利要求65所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于對(duì)于該絕緣層上有硅鍺層基底是忽略該絕緣層及該硅鍺層間介面是否無拘束地易于調(diào)整。
67.如權(quán)利要求65所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
68.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，適用于一半導(dǎo)體基底，包括一第一薄膜層，成長于該基底上，其中該第一薄膜層是處于雙軸拉伸應(yīng)變情況之下；一第二薄膜層，成長于該第一薄膜層上，其中該第二薄膜層是處于壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
69.如權(quán)利要求68所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
70.如權(quán)利要求68所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一薄膜層為硅、鍺或硅鍺層。
71.如權(quán)利要求68所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第二薄膜層為硅、鍺或硅鍺層。
72.如權(quán)利要求68所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
73.一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，適用于一半導(dǎo)體基底，包括一第一薄膜層，成長于該基底上；一第二薄膜層，成長于該第一薄膜層上，其中該第二薄膜層及該第一薄膜層為一應(yīng)變平衡結(jié)構(gòu)；一PMOS元件區(qū)及一NMOS元件區(qū)，位于該基底上；一閘極絕緣層，形成于該硅鍺層上；以及一閘極電極，形成于該閘極絕緣層上。
74.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一薄膜層的晶格常數(shù)小于該第二薄膜層的晶格常數(shù)。
75.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一薄膜層的晶格常數(shù)大于該第二薄膜層的晶格常數(shù)。
76.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一薄膜層是處于雙軸壓縮應(yīng)變情況之下。
77.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一薄膜層是處于雙軸拉伸應(yīng)變情況之下。
78.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第二薄膜層是處于雙軸壓縮應(yīng)變情況之下。
79.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第二薄膜層是處于雙軸拉伸應(yīng)變情況之下。
80.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第一薄膜層為硅、鍺或硅鍺層。
81.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的第二薄膜層為硅、鍺或硅鍺層。
82.如權(quán)利要求73所述的具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件，其特征在于所述的閘極絕緣層是使用化學(xué)氣相沉積法沉積一氧化硅層。
全文摘要
本發(fā)明涉及一種具有應(yīng)變平衡結(jié)構(gòu)的CMOS元件及其制造方法，首先提供一絕緣層上有硅層的基底；其次，在此硅層上成長一硅鍺層，其中此硅層處于雙軸拉伸應(yīng)變情況之下，而此硅鍺層處于雙軸壓縮應(yīng)變情況之下，以獲得應(yīng)變平衡結(jié)構(gòu)；接著，在此硅鍺層上形成一第二硅層，其中此第二硅層具有一第一厚度適用于一PMOS元件，及一第二厚度適用于一NMOS元件；然后，對(duì)于此基底施行圖案化制程以定義出一PMOS元件區(qū)及一NMOS元件區(qū)；再者，在此第二硅層上形成閘極絕緣層；最后，在此閘極絕緣層上形成一閘極電極。
文檔編號(hào)H01L27/092GK1482673SQ0213161
公開日2004年3月17日 申請(qǐng)日期2002年9月11日 優(yōu)先權(quán)日2002年9月11日
發(fā)明者楊育佳, 林俊杰, 楊富量, 梁孟松, 胡正明 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司