專利名稱：集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，特別是指一種集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)。
有監(jiān)于此，本發(fā)明人為降低寄生電流的損失，避免電磁場感應(yīng)的影響，本發(fā)明人經(jīng)不斷研究發(fā)現(xiàn)，采用深溝渠替代場氧化層，證實(shí)可達(dá)到降低寄生電流的功效。
本發(fā)明涉及一種內(nèi)建電感元件的集成電路以及利用深溝渠阻斷寄生電流的結(jié)構(gòu)。
本發(fā)明一種集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的元件結(jié)構(gòu)，其特征在于，至少包括一半導(dǎo)體基底；在所述基底上形成有源元件區(qū)、場氧化隔離區(qū)、和側(cè)面形成如柵狀結(jié)構(gòu)的相互平行的深溝渠式電容元件；所述復(fù)數(shù)個(gè)相互平行的深溝渠式電容元件配置于所述基底，電荷將被儲(chǔ)存在所述基底中；所述復(fù)數(shù)個(gè)相互平行的深溝渠電容元件構(gòu)造包含有通過溝渠蝕刻形成的深溝渠、在所述深溝渠的表面上形成的溝渠介電層、填充所述深溝渠的摻雜的多晶硅，所述溝渠式電容可阻斷內(nèi)建電感元件于所述基底中產(chǎn)生的寄生損失電流；復(fù)數(shù)個(gè)有源元件，配置于所述有源元件區(qū)，形成在所述基底表面的復(fù)數(shù)個(gè)場氧化隔離區(qū)作為有源元件間的隔離功能；一介電層，覆蓋在所述有源元件、所述場氧化隔離區(qū)及所述溝渠式電容元件之上，用于絕緣隔離；電感元件，配置于所述溝渠式電容元件的正上方，位于所述電感元件和所述溝渠式電容元件之間的介電層作為隔離絕緣層。
其中包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的深溝渠式電容元件，其中深溝渠的形成方法為干蝕刻方式，而以光阻、氮化硅等材料當(dāng)罩幕。
其中包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的深溝渠式電容元件，其中所述深溝渠的深度介于0.5微米至10微米之間。
其中的摻雜多晶硅，摻雜元素是選自磷或砷。
其中包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的深溝渠式電容元件，其中深溝渠內(nèi)電容介電質(zhì)的材料為氧化硅、氮化硅或氮氧化硅的各種組合而成，其厚度介于0.01微米至0.2微米之間，具有足夠的電荷儲(chǔ)存能量以阻斷寄生損失電流的方法。
其中深溝渠的填充物通過化學(xué)機(jī)械研磨或回蝕平坦化處理而成。
其中所述半導(dǎo)體基底為硅。
其中所述介電層為氧化硅。
其中所述介電層為低K系數(shù)的材料。
圖2為依本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的剖面示意圖。
圖3為依本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的俯視示意圖。
首先，在一硅基底100上有主動(dòng)元件區(qū)101和隔離區(qū)103形成場區(qū)氧化層102，一閘極氧化層104，一第一多晶硅閘極層106，閘極氧化層邊墻108(Spacers)，和具淺摻雜汲極(lightly doped drain，LDD)型的源極/汲極區(qū)110，形成所需的晶體管元件金氧半場效晶體管結(jié)構(gòu)，晶體管以插塞118a和118b和上層電路相連。接著，形成一二氧化硅層114，而在此二氧化硅介電層上方，以內(nèi)建方式將電感元件116配置于硅基底100的場區(qū)氧化層102的正上方。內(nèi)建方式將電感元件116配置于硅基底100的場區(qū)氧化層102的正上方。內(nèi)建電感元件的線圈材料可為鋁金屬、銅金屬?？捎山饘僬翦兓?yàn)R鍍的方式沉積而成，再經(jīng)由光阻顯影，干蝕刻的方式形成線圈圖案。如線圈材料為銅金屬，可通過化學(xué)機(jī)械研磨(CMP)方式對(duì)介電層114平坦化，然后在介電層表面上濺鍍銅金屬層，通過涂敷光刻膠，再經(jīng)過光刻膠的曝光、顯影，干蝕刻的方式形成銅線圈圖案。電感元件116包括多層的電感線圈116a，各層電感線圈116a之間與介電層116b作為電性絕緣，且各層電感線圈116a之間并以插塞116c彼此電性連接。內(nèi)建電感元件116會(huì)因電磁感應(yīng)而在硅基底100順著電感線圈116a的軸方向有寄生電流的流失，因而影響到電感元件116在高頻操作下的表現(xiàn)，其品質(zhì)因數(shù)(Q值)將會(huì)流失下降。
圖2為依本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的剖面示意圖。
其目的是提出一由多數(shù)個(gè)相互平行的溝渠式電容元件，此多數(shù)個(gè)電容元件配置于硅基底100正位于電感元件下方，有電流阻障效果(barriereffect)，可有效地阻斷基底中的寄生損失電流。
首先，本實(shí)施例中為了簡單采用硅基底，本領(lǐng)域普通技術(shù)人員顯然可以采用其他半導(dǎo)體基底，在一半導(dǎo)體基底200(本實(shí)施例中為硅基底200)上形成主動(dòng)元件區(qū)201及隔離區(qū)203，有場氧化隔離區(qū)206。已形成金氧半場效晶體管211和插塞218、220和上層電路連接。緊接著由同一氮化硅罩幕(Mask)(未顯示)來制成此相互平行的溝渠式電容元件212。溝渠式電容元件的制成，首先以干蝕刻的方式，而以氮化硅為罩幕，進(jìn)行垂直蝕刻而成一深溝渠，深度范圍通常介于0.5微米至10微米之間。深溝渠內(nèi)的電容元件介電質(zhì)212a可以氧化的方式形成。緊接著一摻雜磷或砷的多晶硅212b化學(xué)氣相沉積方式填充于溝渠內(nèi)再加以平坦化。
同樣參照?qǐng)D2，基底200上位于晶體管211，場氧化區(qū)206及溝渠式電容元件212的上方形成一絕緣介電層214，此介電層為經(jīng)過平坦化的二氧化硅(SiO2)或其他具有低介電常數(shù)(low K)的材質(zhì)，主要用于絕緣隔離下方的主動(dòng)元件區(qū)，場氧化隔離區(qū)及溝渠式電容元件和上方包括電感被動(dòng)元件216之用。
同樣參照?qǐng)D2，電感元件216位于基底200的復(fù)數(shù)個(gè)柵狀平行溝渠式電容元件212的正上方，內(nèi)建電感元件的線圈材料可為鋁金屬、銅金屬?？捎山饘僬翦兓?yàn)R鍍的方式沉積而成，再經(jīng)由光阻顯影，干蝕刻的方式形成線圈圖案。如為銅金屬線圈亦可由化學(xué)機(jī)械研磨方式形成。其間為一絕緣介電層214作為電性隔離之用。電感元件216包括多層圍繞如線圈結(jié)構(gòu)的電感線圈216a，及各層電感線圈216a之間以介電層216b作為電性絕緣，及各層電感線圈的互相接連。由挖開于介電層的接觸插塞216c。電感元件216所產(chǎn)生的電磁感應(yīng)會(huì)在基底200上同時(shí)產(chǎn)生寄生損失電流。本發(fā)明于基底200中正位于電感元件下方配置一相互平行的溝渠式電容元件將可部份阻斷基底200中的寄生損失電流，避免造成電感元件216的Q值下降，進(jìn)而改進(jìn)電感元件在高頻操作下的效能。
圖3為依本發(fā)明的一較佳實(shí)例具有內(nèi)建電感元件晶片的俯視示意圖。其中位于電感元件216的下方的溝渠式電容元件212，構(gòu)成一相互平行的柵狀結(jié)構(gòu)。此電容元件可有效阻斷因電感元件216因電磁感應(yīng)所產(chǎn)生在X方向的寄生損失電流。
本案已經(jīng)揭示說明了本發(fā)明特有的具體實(shí)施例，對(duì)熟悉此項(xiàng)技藝的人有實(shí)質(zhì)相同的修改及改良時(shí)，必須了解本發(fā)明并不局限在附圖
的特殊格式，在申請(qǐng)專利范圍附屬項(xiàng)中將含蓋所有不違背本發(fā)明精神與范疇的修改。
權(quán)利要求
1.一種集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的元件結(jié)構(gòu)，其特征在于，至少包括一半導(dǎo)體基底；在所述基底上形成有源元件區(qū)、場氧化隔離區(qū)、和側(cè)面形成如柵狀結(jié)構(gòu)的相互平行的深溝渠式電容元件；所述復(fù)數(shù)個(gè)相互平行的深溝渠式電容元件配置于所述基底，電荷將被儲(chǔ)存在所述基底中；所述復(fù)數(shù)個(gè)相互平行的深溝渠電容元件構(gòu)造包含有通過溝渠蝕刻形成的深溝渠、在所述深溝渠的表面上形成的溝渠介電層、填充所述深溝渠的摻雜的多晶硅，所述溝渠式電容可阻斷內(nèi)建電感元件于所述基底中產(chǎn)生的寄生損失電流；復(fù)數(shù)個(gè)有源元件，配置于所述有源元件區(qū)，形成在所述基底表面的復(fù)數(shù)個(gè)場氧化隔離區(qū)作為有源元件間的隔離功能；一介電層，覆蓋在所述有源元件、所述場氧化隔離區(qū)及所述溝渠式電容元件之上，用于絕緣隔離；電感元件，配置于所述溝渠式電容元件的正上方，位于所述電感元件和所述溝渠式電容元件之間的介電層作為隔離絕緣層。
2.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的深溝渠式電容元件，其中深溝渠的形成方法為干蝕刻方式，而以光阻、氮化硅等材料當(dāng)罩幕。
3.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的深溝渠式電容元件，其中所述深溝渠的深度介于0.5微米至10微米之間。
4.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，其中的摻雜多晶硅，摻雜元素是選自磷或砷。
5.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，包含有內(nèi)建電感元件及阻斷該電感元件產(chǎn)生寄生損失電流的深溝渠式電容元件，其中深溝渠內(nèi)電容介電質(zhì)的材料為氧化硅、氮化硅或氮氧化硅的各種組合而成，其厚度介于0.01微米至0.2微米之間，具有足夠的電荷儲(chǔ)存能量以阻斷寄生損失電流的方法。
6.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，其中深溝渠的填充物通過化學(xué)機(jī)械研磨或回蝕平坦化處理而成。
7.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，其中所述半導(dǎo)體基底為硅。
8.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，其中所述介電層為氧化硅。
9.如權(quán)利要求1所述的集成電路的內(nèi)建電感及利用深溝渠阻斷寄生電流的結(jié)構(gòu)，其特征在于，其中所述介電層為低K系數(shù)的材料。
全文摘要
一種在集成電路內(nèi)利用內(nèi)建電感元件阻斷寄生電流的元件結(jié)構(gòu)，將側(cè)面形成如柵狀結(jié)構(gòu)的相互平行的深溝渠電容元件。利用此深溝渠儲(chǔ)存電荷，可以阻斷基底產(chǎn)生的寄生損失電流。集成電路內(nèi)有主動(dòng)元件區(qū)，配置復(fù)數(shù)個(gè)主動(dòng)元件，以場氧化層做隔離。電感在溝渠的正上方，溝渠以干蝕刻形成，深度為0.5微米至10微米之間。
文檔編號(hào)H01L21/70GK1398001SQ0213050
公開日2003年2月19日 申請(qǐng)日期2002年8月15日 優(yōu)先權(quán)日2002年8月15日
發(fā)明者高榮正, 林大野 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司