專利名稱：晶片封裝基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種晶片封裝基板，特別是有關(guān)于一種具有測試電路的晶片封裝基板，可利用此測試電路檢測晶片封裝基板是否分層，造成基板斷路(Open)，達(dá)到先期品質(zhì)控制。


圖1A是表示習(xí)知PBGA封裝基板總成的俯視圖。圖1A所示是印刷電路板廠出貨給晶片封裝廠時的封裝基板，其以1×4矩陣方式排列，可封裝四個晶片，但是依照實(shí)際應(yīng)用所需亦可能有其他的矩陣排列方式，圖1B顯示圖1A中PBGA封裝基板總成的一單元基板的俯視圖。如圖1B所示，上述PBGA封裝基板10，包含一四方形封裝區(qū)12，其上以陣列的方式設(shè)置金屬焊接點(diǎn)121；一四方形連結(jié)區(qū)11包圍上述封裝區(qū)12，連結(jié)區(qū)11的內(nèi)緣與封裝區(qū)12的外緣之間保留有間隙。上述連結(jié)區(qū)11僅用于固定上述封裝區(qū)12，并在晶片進(jìn)行封裝時提供設(shè)備機(jī)臺夾持之用，因此，在晶片完成封裝后會被切除，形成廢料。
通常PBGA封裝基板具有多層導(dǎo)線層(8層以上)，其厚度僅約0.5mm，且各導(dǎo)線層的線寬、線距僅在0.1mm以下。而習(xí)知的印刷電路板制程包含高溫、高濕、強(qiáng)酸、強(qiáng)堿等處理程序，因此，PBGA封裝基板很容易因熱漲冷縮而產(chǎn)生變形、分層的情況，或是因?yàn)榀B合薄銅箔時產(chǎn)生皺折而損傷導(dǎo)電線路，導(dǎo)致產(chǎn)品缺陷。
此外，PBGA封裝基板與一般印刷電路板最大不同是PBGA封裝基板必須與晶片封裝后，才能以封裝區(qū)內(nèi)預(yù)先設(shè)計的測試電路搭配晶片一起進(jìn)行電性測試，而且所作出的測試結(jié)果僅能知道封裝完成的晶片是否正常，而不能分別知道是PBGA封裝基板有缺陷、晶粒不良、亦或是因封裝所引起，而且造成晶片不良的機(jī)率更是三者的總和，因此，晶片生產(chǎn)良率會下降，或常常發(fā)生正常的晶粒被封裝于不良PBGA封裝基板上的情形，造成晶片制造成本提高。
請再參考圖1A，由于習(xí)知的PBGA封裝基板10的封裝區(qū)12及連結(jié)區(qū)11是同時由同一印刷電路板制程所制作出來的，其具有相同數(shù)目的復(fù)數(shù)金屬層及絕緣層，其差別僅在于封裝區(qū)12的復(fù)數(shù)金屬層用于制作既定電路(未顯示)，形成復(fù)數(shù)導(dǎo)線層；而連結(jié)區(qū)11則用于提供設(shè)備機(jī)臺定位、夾持之用，因此在連結(jié)區(qū)11內(nèi)的金屬層并未被用來制作電路以形成導(dǎo)線層，其還是具有復(fù)數(shù)純金屬層，且在封裝區(qū)12完成晶粒封裝后，被當(dāng)成廢料而切除。
為達(dá)成上述目的，本發(fā)明提供一種具有測試電路的晶片封裝基板，包括一封裝區(qū)及一與封裝區(qū)連接的連結(jié)區(qū)，其具有復(fù)數(shù)導(dǎo)線層及間隔設(shè)置于導(dǎo)線層之間的復(fù)數(shù)絕緣層，且連結(jié)區(qū)設(shè)置有復(fù)數(shù)個設(shè)置于晶片封裝基板連結(jié)區(qū)表面的電極以及一測試電路，其中測試電路是設(shè)置于連結(jié)區(qū)之內(nèi)電性連接各電極，且至少通過二相鄰的導(dǎo)線層及夾于其間的絕緣層。
在一較佳實(shí)施例中，封裝區(qū)具有由連結(jié)區(qū)延伸而出的導(dǎo)線層及絕緣層。
在一較佳實(shí)施例中，連結(jié)區(qū)是包圍設(shè)置于封裝區(qū)外圍。
在一較佳實(shí)施例中，連結(jié)區(qū)具有復(fù)數(shù)個通孔(Vias)，上述通孔是貫穿晶片封裝基板，使測試電路電性連接各導(dǎo)線層。
又，上述的電極與通孔是間隔設(shè)置于連結(jié)區(qū)中。
在一較佳實(shí)施例中，連結(jié)區(qū)具有復(fù)數(shù)個盲孔(Blind Vias)，上述盲孔是貫穿至少二導(dǎo)線層及夾于其間的絕緣層，使測試電路電性連接至少二導(dǎo)線層。
又，上述的電極與盲孔是間隔設(shè)置于連結(jié)區(qū)中。
在一較佳實(shí)施例中，測試電路是由導(dǎo)電材料所構(gòu)成。
在一較佳實(shí)施例中，上述絕緣層是由高分子聚合物(Polymer Resin)所構(gòu)成。
本發(fā)明另提供一種具有測試電路的晶片封裝基板總成，包括復(fù)數(shù)個封裝區(qū)及一與各封裝區(qū)連接的連結(jié)區(qū)，其具有復(fù)數(shù)導(dǎo)線層及間隔設(shè)置于導(dǎo)線層之間的復(fù)數(shù)絕緣層，且連結(jié)區(qū)設(shè)置有復(fù)數(shù)個設(shè)置于晶片封裝基板連結(jié)區(qū)表面的電極以及一測試電路，其中測試電路是設(shè)置于連結(jié)區(qū)的內(nèi)電性連接各電極，且至少通過二相鄰的導(dǎo)線層及夾于其間的絕緣層。
在一較佳實(shí)施例中，封裝區(qū)具有由連結(jié)區(qū)延伸而出的導(dǎo)線層及絕緣層。
在一較佳實(shí)施例中，連結(jié)區(qū)是包圍設(shè)置于各封裝區(qū)外圍。
在一較佳實(shí)施例中，連結(jié)區(qū)具有復(fù)數(shù)個通孔(Vias)，上述通孔是貫穿晶片封裝基板，使測試電路電性連接各導(dǎo)線層。
又，上述的電極與通孔是間隔設(shè)置于連結(jié)區(qū)中。
在一較佳實(shí)施例中，連結(jié)區(qū)具有具有復(fù)數(shù)個盲孔(Blind Vias)，上述盲孔是貫穿至少二導(dǎo)線層及夾于其間的絕緣層，使測試電路電性連接至少二導(dǎo)線層又，上述的電極與盲孔是間隔設(shè)置于連結(jié)區(qū)中。
在一較佳實(shí)施例中，測試電路是由導(dǎo)電材料所構(gòu)成。
在一較佳實(shí)施例中，上述絕緣層是由高分子聚合物(Polymer Resin)所構(gòu)成。
圖號說明10-PBGA封裝基板；
11-連結(jié)區(qū)；12-封裝區(qū)；121-金屬焊接點(diǎn)；13-連接部；20-PBGA封裝基板；21-第一電極；22-第二電極；23-連結(jié)區(qū)；231-通孔；232-盲孔；234-測試電路；24-封裝區(qū)；24-金屬焊接點(diǎn)；251-第一導(dǎo)線層；252-第二導(dǎo)線層；253-第三導(dǎo)線層；254-第四導(dǎo)線層；26-絕緣層；261-第一絕緣表層；262-第二絕緣表層；30-PBGA封裝基板總成；31-封裝區(qū)；311-金屬焊接點(diǎn)；32-連結(jié)區(qū)；34-測試電路；341-金屬電極；
342-通孔；343-盲孔。
如圖2A所示，本發(fā)明的晶片封裝基板20在連結(jié)區(qū)23的絕緣表層中具有一第一電極21及一第二電極22，連結(jié)區(qū)23內(nèi)另具有一測試電路234，該測試電路234是環(huán)繞設(shè)置在連結(jié)區(qū)23內(nèi)并電性連接上述第一、第二電極21，22。在測試電路234的路徑上，利用與封裝區(qū)24中相同的電路制作方式形成復(fù)數(shù)個通孔231(Vias)及盲孔232(Blind vias)，使晶片封裝基板20連結(jié)區(qū)23的各導(dǎo)線層分別能電性連接，以檢測在晶片封裝基板20在不同位置的導(dǎo)線層是否產(chǎn)生脫層或是錯位的狀況。
圖2B為圖2A中a-a截面的剖面圖，為了簡化圖示，本實(shí)施例的PBGA封裝基板20僅由四層金屬層所構(gòu)成，在各金屬層之間各以一絕緣層26所隔絕，并夾置于一第一絕緣表層261及一第二絕表層表262之間，故本實(shí)施例的PBGA封裝基板20可形成四層導(dǎo)線層，且為方便說明起見，由上至下依序定義為第一一第四導(dǎo)線層251-254，但是實(shí)際的PBGA封裝基板視狀況可能具有更多的導(dǎo)線層。
如圖2A、圖2B所示，通孔231是貫穿整個PBGA封裝基板20的各導(dǎo)線層251-254及各絕緣層26，內(nèi)部填充金屬或是導(dǎo)電材質(zhì)，使第一導(dǎo)線層251可電性連接第四導(dǎo)線層254，即連接最上層及最下層的導(dǎo)線層；盲孔232是各導(dǎo)線層形成內(nèi)連線的孔洞，其中盲孔232貫穿至少任意二導(dǎo)線層251-254及夾于其間的絕緣層26，使測試電路234可電性連接上述導(dǎo)線層251-254。因此，圖2B中設(shè)置于連結(jié)區(qū)23內(nèi)的測試電路234，由第一電極21延伸，在第一導(dǎo)線層251中其先利用通孔231延伸到第四導(dǎo)線層254，接著經(jīng)由盲孔232延伸至第三導(dǎo)線層253、第一導(dǎo)線層251、第二導(dǎo)線層252，最后測試電路234環(huán)繞整個封裝區(qū)24后，電性連接位于第四導(dǎo)線層254的第二電極22。第一電極21及第二電極22也可以不只一個，可以各為復(fù)數(shù)個，因此可分別測得PBGA封裝基板20上的任二個電極之間是否具有分層或是斷路的現(xiàn)象。
圖3為本發(fā)明另一實(shí)施例PBGA封裝基板總成的俯視圖，如圖3所示，封裝基板總成30具有四個呈陣列排列的封裝區(qū)31，其上分別以陣列的方式設(shè)置復(fù)數(shù)個金屬焊接點(diǎn)311，且各封裝區(qū)31內(nèi)部具有一既定電路，可用于晶片的封裝。在封裝區(qū)31的外圍具有連結(jié)區(qū)32，用于固定各封裝區(qū)31，并提供封裝設(shè)備夾持之用。在連結(jié)區(qū)32具有一環(huán)繞的測試電路34，在連結(jié)區(qū)32的上絕緣表層有復(fù)數(shù)個電極341，且測試電路34是電性連接各個電極341，其中測試電路34亦利用習(xí)知的印刷電路板制造技術(shù)于各電極之間形成通孔342及盲孔343，以電性連接各個電路層。另外，上述電極341也可依第一實(shí)施例的將電極設(shè)置在下絕緣表面透過測試電路34而電性連接。
由以上可知，本發(fā)明實(shí)施例的是充分利用多余的連結(jié)區(qū)，在連結(jié)區(qū)內(nèi)設(shè)置圍繞封裝區(qū)的測試電路，其布局方式非常簡單，因此，當(dāng)PBGA封裝基板總成30制作完成時，即可由基板廠先對封裝基板總成30進(jìn)行測試；若任二電極之間為斷路，即可知道此二電極附近的PBGA封裝基板20為不良品，在制造半成品的過程中或是封裝廠進(jìn)料篩檢中，先將此PBGA封裝基板20淘汰，就能大符增加晶片整體封裝的良率，有效降低生產(chǎn)成本。
此外，本發(fā)明所提的導(dǎo)線層內(nèi)的金屬層由銅、金、鎳或其他導(dǎo)電物質(zhì)所構(gòu)成；而各絕緣層主要由高分子聚合物(Polymer Resin)，例如環(huán)氧樹脂(Epoxy)、聚酯(Polyester)、氰酸聚酯(Cyanate Ester)或是聚乙烯(Polyethylene)等所構(gòu)成。
圖4為本發(fā)明晶片封裝基板的測試方法的流程圖。如圖4所示，先以傳統(tǒng)PBGA封裝基板的制程制作一PBGA封裝基板，其中該P(yáng)BGA封裝基板如前述具有復(fù)數(shù)個封裝區(qū)及一連接各封裝區(qū)的一連結(jié)區(qū)，在連結(jié)區(qū)內(nèi)具有復(fù)數(shù)個電極及電性連接各個電極的一測試電路(S41)。在PBGA的基板線路蝕刻完成時或晶片封裝前，利用電阻計檢測任二電極是否為通路(S42)，其中PBGA制造過程中可做一先期篩選工作，不良品可先予以去除，免生產(chǎn)浪費(fèi)，而在封裝廠進(jìn)料檢驗(yàn)中，若任二該電極之間均為通路，則此PBGA封裝基板是正常的可直接進(jìn)行晶粒封裝(S43)；若任二該等電極之間有一組為斷路，則判定該P(yáng)BGA封裝基板具有分層或是其他的缺陷(S44)，需將該P(yáng)BGA封裝基板剔除(S45)；接下來再以這些檢測過的PBGA封裝基板進(jìn)行晶粒封裝，這樣就可大幅提升PBGA封裝晶片的整體良率。
權(quán)利要求
1.一種晶片封裝基板，包括一封裝區(qū)；一連結(jié)區(qū)，與該封裝區(qū)連接，該連結(jié)區(qū)具有復(fù)數(shù)導(dǎo)線層、復(fù)數(shù)絕緣層、一第一絕緣表層及一第二絕緣表層，該第一絕緣表層具有復(fù)數(shù)個第一電極，其中該絕緣層間隔設(shè)置于該導(dǎo)線層之間，且該絕緣層及該導(dǎo)線層夾置該第一絕緣表層及該第二絕緣表層之間；一測試電路，是設(shè)置于該導(dǎo)線層及該絕緣層，其中該測試電路至少通過二相鄰的該導(dǎo)線層及夾于其間的該絕緣層，且電性連接該第一電極。
2.根據(jù)權(quán)利要求1所述的晶片封裝基板，其特征在于該第二絕緣層具有復(fù)數(shù)個第二電極，且該測試電路亦電性連接該第二電極。
3.根據(jù)權(quán)利要求1所述的晶片封裝基板，其特征在于該連結(jié)區(qū)是包圍設(shè)置于該封裝區(qū)外圍。
4.根據(jù)權(quán)利要求1所述的晶片封裝基板，其特征在于該封裝區(qū)具有由該連結(jié)區(qū)延伸而出的該導(dǎo)線層及該絕緣層。
5.根據(jù)權(quán)利要求1所述的晶片封裝基板，其特征在于該連結(jié)區(qū)具有復(fù)數(shù)個通孔，該通孔是貫穿該導(dǎo)線層、該絕緣層、該第一絕緣表層及該第二絕緣表層，使該測試電路電性連接該導(dǎo)線層。
6.根據(jù)權(quán)利要求1所述的晶片封裝基板，其特征在于該連結(jié)區(qū)具有復(fù)數(shù)個盲孔，該盲孔是貫穿該至少二導(dǎo)線層及夾于其間的該絕緣層，使該測試電路電性連接該至少二導(dǎo)線層。
7.根據(jù)權(quán)利要求1所述的晶片封裝基板，其特征在于該絕緣層是由高分子聚合物所構(gòu)成。
8.根據(jù)權(quán)利要求1所述的晶片封裝基板，其特征在于該封裝區(qū)各具有一既定電路，該連結(jié)區(qū)的測試電路與該既定電路是同時制作而成。
全文摘要
一種晶片封裝基板，具有一封裝區(qū)及一連結(jié)區(qū)，該連結(jié)區(qū)是包圍該封裝區(qū)，在晶片封裝基板的連結(jié)區(qū)表面具有復(fù)數(shù)個電極，而在連結(jié)區(qū)內(nèi)另具有一測試電路，并分別電性連接上述電極，以檢測晶片封裝基板是否有斷路的狀況產(chǎn)生。
文檔編號H01L23/14GK1472801SQ0212709
公開日2004年2月4日 申請日期2002年7月29日 優(yōu)先權(quán)日2002年7月29日
發(fā)明者謝翰坤, 林蔚峰, 謝宜璋 申請人:矽統(tǒng)科技股份有限公司