專利名稱：快閃存儲器的記憶單元的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器的制造方法，尤指一種快閃存儲器記憶單元的制造方法如
圖1B所示，移除部分的第一遮蔽層120以形成第一開口125，露出第一導(dǎo)電層115表面。
如圖1C所示，接著進行氧化制程，使外露的第一導(dǎo)電層115表面形成浮動?xùn)艠O氧化層130。其中鳥嘴(bird’s beak)137形成于浮動?xùn)艠O氧化層130左、右二側(cè)的尖端部分。
如圖1D所示，以等向性蝕刻步驟去除第一遮蔽層120之后，以浮動?xùn)艠O氧化層130為硬式罩幕，實施非等向性蝕刻步驟，依序去除部分的第一導(dǎo)電層115與第一絕緣層110，留下浮動?xùn)艠O氧化層130以下的第一導(dǎo)電層115與第一絕緣層110，露出基底100表面。殘留的第一導(dǎo)電層115即為浮動?xùn)艠O136，殘留的第一絕緣層110自此以第一柵極絕緣層112表示。其中，位于鳥嘴137下方的浮動?xùn)艠O136側(cè)尖端的復(fù)晶硅尖端(polytip)138，是作為快閃存儲器消除記憶時尖端放電用。接著，實施氧化法或化學(xué)氣相沉積法(CVD)形成由氧化硅所構(gòu)成，厚度約為50-250埃的第二絕緣層132，覆蓋基底100與浮動?xùn)艠O氧化層130表面，并覆蓋浮動?xùn)艠O136與第一柵極絕緣層112的側(cè)壁。
如圖1E所示，形成厚度約1000-2000埃的第二導(dǎo)電層135，例如是經(jīng)摻雜的復(fù)晶硅層，覆蓋在第二絕緣層132表面。
如圖1F所示，實施微影與蝕刻制程，移除部分的第二導(dǎo)電層135與第二絕緣層132以形成第二開口142及第三開口144，殘留的第二導(dǎo)電層135即為控制柵極170，殘留的第二絕緣層132則以第二柵極絕緣層155表示。
如圖1G所示，植入磷或砷等N型雜質(zhì)離子進入半導(dǎo)體基底100，于第二開口142內(nèi)的半導(dǎo)體基底100表層形成源極區(qū)180。接著，沉積一層氧化層(未顯示)覆蓋控制柵極170的表面與側(cè)壁、第二柵極絕緣層155的側(cè)壁、浮動?xùn)艠O氧化層130的表面、浮動?xùn)艠O136與第一柵極絕緣層112的側(cè)壁。接著實施一蝕刻制程去除部分的前述氧化層，于第二開口142與第三開口144的側(cè)壁形成絕緣側(cè)壁層150。其次，植入磷或砷等N型雜質(zhì)離子進入半導(dǎo)體基底100，于第三開口144內(nèi)的半導(dǎo)體基底100表層形成漏極區(qū)190，至此即完成已知的快閃存儲器的記憶單元的制造。
當(dāng)快閃存儲器的集成度急速增加，為達到高集成度的要求，所有記憶單元元件的尺寸都必須縮小。請再參考圖1D，因已知技術(shù)制作浮動?xùn)艠O136時，其浮動?xùn)艠O絕緣層130是采用氧化法所形成，形成于浮動?xùn)艠O絕緣層130二側(cè)的鳥嘴(bird’s beak)137不但尖而且長，當(dāng)以浮動?xùn)艠O絕緣層130為硬式罩幕以形成浮動?xùn)艠O136時，復(fù)晶硅尖端(poly tip)138即形成于浮動?xùn)艠O136的二側(cè)且位于鳥嘴137下方，但因鳥嘴137尖而且長，造成復(fù)晶硅尖端(poly tip)138不夠尖銳，因此，快閃存儲器于消除記憶時所進行的尖端放電速度較慢而使得電荷的釋放不完全，嚴(yán)重影響快閃存儲器的整體壽命及產(chǎn)品表現(xiàn)。
為了達到上述目的，本發(fā)明提出一種快閃存儲器的記憶單元的制造方法，其制造方法包括下列步驟提供半導(dǎo)體基底，于該半導(dǎo)體基底表面形成主動區(qū)，再于主動區(qū)內(nèi)的該基底表面形成第一絕緣層，然后于該第一絕緣層表面形成第一導(dǎo)電層，之后再于該第一導(dǎo)電層表面形成一遮蔽層。接著，去除部分遮蔽層形成第一開口，露出部分的第一導(dǎo)電層表面，然后，進行離子植入制程，將離子以特定的入射角度植入第一開口底部且外露的第一導(dǎo)電層表面，再進行氧化制程，使位于第一開口底部且被植入離子的第一導(dǎo)電層表面氧化，以形成浮動?xùn)艠O氧化層，其中浮動?xùn)艠O氧化層的二側(cè)形成鳥嘴。實施一蝕刻制程，以去除遮蔽層，再實施另一蝕刻制程，以浮動?xùn)艠O氧化層為硬式罩幕，依序去除部分的第一導(dǎo)電層與第一絕緣層，露出基底表面，僅留下被浮動?xùn)艠O氧化層所遮蔽的第一導(dǎo)電層與第一絕緣層，其中殘留的第一導(dǎo)電層形成浮動?xùn)艠O，殘留的第一絕緣層形成第一柵極絕緣層，而位于鳥嘴下方的浮動?xùn)艠O二側(cè)的尖端則形成復(fù)晶硅尖端，其次，形成第二絕緣層覆蓋基底與浮動?xùn)艠O氧化層的表面以及浮動?xùn)艠O與第一柵極絕緣層的側(cè)壁，接著，形成第二導(dǎo)電層覆蓋第二絕緣層表面，移除部分的第二導(dǎo)電層與第二絕緣層以形成第二開口及第三開口，殘留的第二導(dǎo)電層形成控制柵極，殘留的第二絕緣層形成第二柵極絕緣層。接著，于該第二開口內(nèi)的該半導(dǎo)體基底表層形成源極區(qū)，再形成一絕緣層覆蓋該控制柵極的表面與側(cè)壁、該第二柵極絕緣層的側(cè)壁與該浮動?xùn)艠O區(qū)的表面與側(cè)壁以后，去除部分的該絕緣層，于第一開口與第二開口的各個側(cè)壁形成絕緣側(cè)壁層，然后，再于該第三開口內(nèi)的該半導(dǎo)體基底表層形成漏極區(qū)之后，即完成快閃存儲器記憶單元的制造。
因本發(fā)明在氧化制程時，氧分子可以更為深入第一導(dǎo)電層的內(nèi)部，而使得第一導(dǎo)電層表層的氧化制程更為充分，因此所形成的浮動?xùn)艠O氧化層的鳥嘴會較已知制程所形成的肥厚且較短，因此本發(fā)明制程所形成的復(fù)晶硅尖端較已知制程更為尖銳，其放電效果更佳。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式作詳細說明。
具體實施例方式
起始步驟如圖2A所示，基底200為一如硅、鍺的半導(dǎo)體材質(zhì)，而形成方式則有磊晶或絕緣層上有硅等，為說明方便，在此以一P型硅基底為例。首先是對P型硅基底200實施區(qū)域氧化法或淺溝渠隔絕(STI)制程來形成場絕緣層(未顯示)，并借該場絕緣層隔離出主動區(qū)(未顯示)。其次在主動區(qū)內(nèi)的基底200表面，形成第一絕緣層210，此第一絕緣層210厚度約為50-200埃，可以是由氧化法所形成的氧化硅所構(gòu)成。接著形成厚度約100-2000埃的第一導(dǎo)電層215于第一絕緣層210表面，此第一導(dǎo)電層215可以是由化學(xué)氣相沉積法(CVD)沉積的復(fù)晶硅層所構(gòu)成，為使第一導(dǎo)電層215具有導(dǎo)電性，可利用擴散或離子植入法植入砷離子或磷離子，或者利用同步摻雜的方式以形成經(jīng)摻雜的復(fù)晶硅層。接著，于第一導(dǎo)電層215表面形成遮蔽層220，此遮蔽層220可以是由低壓化學(xué)氣相沉積法(LPCVD)或熱氧化法所形成厚度約500-2000埃的氧化硅所構(gòu)成。
請參考圖2B，進行微影與蝕刻制程，移除部分的遮蔽層220以形成第一開口225，露出第一導(dǎo)電層215表面。然后，于離子植入機內(nèi)進行離子植入制程，將離子，例如是磷離子、砷離子或?qū)儆阝g氣離子的氬離子或其他鈍氣的離子，以特定的入射角度植入第一開口225底部，外露的第一導(dǎo)電層215表面，此特定的角度約與法線成0-60度，離子植入的能量會因離子的種類與重量的不同而有差異，約為20KeV-200KeV之間。利用高速的離子撞擊一導(dǎo)電層215表層以徹底破壞硅晶格結(jié)構(gòu)，離子越大則導(dǎo)電層215遭受破壞的深度越深。如果第一導(dǎo)電層215是以擴散或離子植入法植入砷離子或磷離子形成經(jīng)摻雜的復(fù)晶硅層時，則此離子植入步驟所植入的離子可以為鈍氣離子的氬離子；如果第一導(dǎo)電層215是利用同步摻雜的方式形成經(jīng)摻雜的復(fù)晶硅層時，則此離子植入步驟所植入的離子可以為砷離子或磷離子，也可以是鈍氣離子的氬離子。
請參考圖2C，接著進行氧化制程，使位于第一開口225底部且被植入離子的第一導(dǎo)電層215表面氧化以形成浮動?xùn)艠O氧化層230。此氧化制程可以是濕氧化制程。在圖2B的離子植入制程中，因外露的第一導(dǎo)電層215表層的硅晶格已因為離子的撞擊而毀壞，于進行此氧化制程時，氧分子可以更為深入第一導(dǎo)電層215的內(nèi)部，而使得第一導(dǎo)電層215表層的氧化制程更為充分，因此所形成的浮動?xùn)艠O氧化層230的鳥嘴237會較已知制程所形成的肥厚且較短。
請參考圖2D，實施一等向性蝕刻步驟以去除遮蔽層220，然后，以浮動?xùn)艠O氧化層230為硬式罩幕，實施非等向性蝕刻步驟，依序去除部分的第一導(dǎo)電層215與第一絕緣層210，露出基底200表面，僅留下被浮動?xùn)艠O氧化層230所覆蓋的第一導(dǎo)電層215與第一絕緣層210，殘留的第一導(dǎo)電層215即為浮動?xùn)艠O236，殘留的第一絕緣層210自此以第一柵極絕緣層212表示。其中，位于鳥嘴237下方的浮動?xùn)艠O236側(cè)尖端的復(fù)晶硅尖端(poly tip)238，是作為快閃存儲器消除記憶時尖端放電之用。因圖2C圖所述的氧化制程中所形成的浮動?xùn)艠O氧化層230的鳥嘴237較已知制程所產(chǎn)生者肥厚且較短，因此采用本實施例的制程所形成的復(fù)晶硅尖端238，其尖端可較已知制程更為尖銳，故其放電效果較已知制程所形成的尖端更佳。接著，實施氧化法或化學(xué)氣相沉積法(CVD)形成由氧化硅所構(gòu)成，厚度約為50-250埃的第二絕緣層232，以覆蓋基底200與浮動?xùn)艠O氧化層230的表面以及浮動?xùn)艠O236與第一柵極絕緣層212的側(cè)壁。
請參考圖2E，形成厚度約1000-2000埃的第二導(dǎo)電層235以覆蓋第二絕緣層232表面，此第二導(dǎo)電層235可以是由化學(xué)氣相沉積法(CVD)沉積的復(fù)晶硅層所構(gòu)成，為使第二導(dǎo)電層235具有導(dǎo)電性，可使用擴散或離子植入法植入砷離子或磷離子，或者利用同步摻雜的方式以形成經(jīng)摻雜的復(fù)晶硅層。
請參考圖2F，實施微影與蝕刻制程，移除部分的第二導(dǎo)電層235與第二絕緣層232以形成第二開口242及第三開口244，殘留的第二導(dǎo)電層235即為控制柵極270，殘留的第二絕緣層232則以第二柵極絕緣層255表示。
請參考圖2G，植入磷或砷等N型雜質(zhì)離子進入半導(dǎo)體基底200，于第二開口242內(nèi)的半導(dǎo)體基底200表層形成源極區(qū)280。接著，沉積一層絕緣層(未顯示)覆蓋控制柵極270的表面與側(cè)壁、第二柵極絕緣層255的側(cè)壁、浮動?xùn)艠O氧化層230的表面、浮動?xùn)艠O236與第一柵極絕緣層212的側(cè)壁，此絕緣層可以是由氧化硅、氮化硅或氮氧化硅所組成。接著實施一蝕刻制程去除部分的前述氧化層，于第二開口242與第三開口244的側(cè)壁形成絕緣側(cè)壁層250。其次，植入磷或砷等N型雜質(zhì)離子進入半導(dǎo)體基底200，于第三開口244內(nèi)的半導(dǎo)體基底200表層形成漏極區(qū)290，至此即完成本發(fā)明的快閃存儲器的記憶單元的制造。
雖然本發(fā)明已以較佳實施例公開于上，然其并非用以限制本發(fā)明。任何熟習(xí)此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作等效變換與修改。因此本發(fā)明的保護范圍當(dāng)以權(quán)利要求書為準(zhǔn)。
權(quán)利要求
1.一種快閃存儲器的記憶單元的制造方法，其特征在于包括下列步驟提供半導(dǎo)體基底；于該半導(dǎo)體基底表面形成主動區(qū)；于主動區(qū)內(nèi)的該基底表面形成第一絕緣層；于該第一絕緣層表面形成第一導(dǎo)電層；于該第一導(dǎo)電層表面形成一遮蔽層；去除部分該遮蔽層形成第一開口，露出部分的該第一導(dǎo)電層表面；進行離子植入制程，將離子以特定的入射角度植入該第一開口底部且外露的該第一導(dǎo)電層表面；進行氧化制程，使位于該第一開口底部且被植入離子的該第一導(dǎo)電層表面氧化，以形成浮動?xùn)艠O氧化層；實施一蝕刻制程，以去除該遮蔽層；實施另一蝕刻制程，以該浮動?xùn)艠O氧化層為硬式罩幕，依序去除部分的該第一導(dǎo)電層與第一絕緣層，露出該基底表面，僅留下被該浮動?xùn)艠O氧化層所覆蓋的該第一導(dǎo)電層與第一絕緣層，其中殘留的該第一導(dǎo)電層形成浮動?xùn)艠O，殘留的該第一絕緣層形成第一柵極絕緣層；形成第二絕緣層覆蓋該基底與浮動?xùn)艠O氧化層的表面以及浮動?xùn)艠O與第一柵極絕緣層的側(cè)壁；形成第二導(dǎo)電層覆蓋該第二絕緣層表面；移除部分的該第二導(dǎo)電層與第二絕緣層以形成第二開口及第三開口，殘留的該第二導(dǎo)電層形成控制柵極，殘留的該第二絕緣層形成第二柵極絕緣層；于該第二開口內(nèi)的該半導(dǎo)體基底表層形成源極區(qū)；于該第二開口與第三開口的側(cè)壁形成絕緣側(cè)壁層；以及于該第三開口內(nèi)的該半導(dǎo)體基底表層形成漏極區(qū)。
2.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該半導(dǎo)體基底是硅基底。
3.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第一絕緣層是由氧化法所形成的氧化硅所構(gòu)成。
4.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第一絕緣層厚度為50-200埃。
5.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第一導(dǎo)電層是由經(jīng)摻雜的復(fù)晶硅所構(gòu)成。
6.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第一導(dǎo)電層厚度為100-2000埃。
7.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該遮蔽層是由氧化硅所組成。
8.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該遮蔽層厚度為500-2000埃。
9.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于所述的離子植入制程所使用的離子可以是磷離子、砷離子或?qū)儆阝g氣離子的氬離子。
10.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于所述的離子植入制程中，離子植入的特定入射角度是約與法線成0-60度。
11.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于所述的離子植入制程中，離子植入能量約為20KeV-200KeV之間。
12.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第二絕緣層是由化學(xué)氣相沉積法所形成的氧化硅所構(gòu)成。
13.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第二絕緣層厚度為50-250埃。
14.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第二導(dǎo)電層由經(jīng)摻雜的復(fù)晶硅所構(gòu)成。
15.如權(quán)利要求1所述的快閃存儲器的記憶單元的制造方法，其特征在于形成的該第二導(dǎo)電層厚度為1000-2000埃。
全文摘要
一種快閃存儲器的記憶單元的制造方法，其步驟為主要于半導(dǎo)體基底表面形成主動區(qū)，于主動區(qū)內(nèi)依序形成第一絕緣層、第一導(dǎo)電層與遮蔽層，移除部分的遮蔽層后形成第一開口，實施離子植入制程，實施氧化制程以形成浮動?xùn)艠O絕緣層，移除遮蔽層后，去除部分的第一導(dǎo)電層及第一絕緣層形成浮動?xùn)艠O，于形成第二絕緣層與第二導(dǎo)電層后，去除部分的第二導(dǎo)電層與第二絕緣層以形成控制柵極，同時形成第二開口與第三開口，接著于第二開口底部的半導(dǎo)體基底表層形成源極區(qū)，再于第二及第三開口側(cè)壁形成絕緣側(cè)壁層，然后于第三開口底部的半導(dǎo)體基底表層形成漏極區(qū)，本發(fā)明制程可改善復(fù)晶硅尖端的尖銳度，提高浮動?xùn)艠O的尖端放電速度。
文檔編號H01L21/8239GK1464547SQ0212310
公開日2003年12月31日 申請日期2002年6月10日 優(yōu)先權(quán)日2002年6月10日
發(fā)明者林瑄智 申請人:南亞科技股份有限公司