專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，尤其是涉及具有非易失存儲器的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
閃速EEPROM(電可擦可編程只讀存儲器)作為可寫非易失存儲器，由于它的便利，所以在半導(dǎo)體器件中是重要的。就EEPROM而論，需要更大規(guī)模的存儲容量和每單位比特較低的成本。
為了適應(yīng)這種需要，重要的是著手閃速存儲器單元的小型化。近來據(jù)報導(dǎo)，通過STI(淺溝槽隔離)技術(shù)使元件相互隔離，存儲單元被小型化。這種技術(shù)例如被闡明在Nikkei Microdevice，March 2000，pp.82-86。
應(yīng)用STI的閃速存儲器單元能夠進(jìn)行小型化，同時能夠避免鳥嘴問題，這種鳥嘴問題是使用已有技術(shù)中的LOCOS(硅的局部氧化)方法所形成的器件隔離結(jié)構(gòu)時引起的。
應(yīng)用STI的閃速存儲器單元例如可以由以下所述的工序形成。
首先，如圖1A所示，在硅襯底101上順序地形成隧道氧化膜102、第一硅薄膜103和第一氮化硅薄膜104，然后在用作閃速存儲器單元的溝道的區(qū)域形成掩模，然后通過腐蝕氮化硅薄膜104至硅襯底101的上層部位，形成用于STI的器件隔離凹槽105。
然后，通過CVD法在器件隔離凹槽105和氮化硅薄膜104上形成SiO2薄膜106。然后，通過CMP法拋光SiO2薄膜106，從第一氮化硅薄膜104的上表面去除SiO2薄膜，在器件隔離凹槽105留下SiO2薄膜。因此，器件隔離凹槽105和其中形成的SiO2薄膜106能夠用作STI。
然后，選擇性地腐蝕第一氮化硅薄膜。然后，如圖1B所示，在SiO2膜106和第一硅膜103上順序地形成第二硅膜107和第二氮化硅膜108。通過布圖形成第一硅膜103和第二硅膜107作為浮柵。
然后，如圖1C所示，將第二氮化硅膜108布圖成為在器件隔離凹槽105上分離的形狀。另外，在整個表面上形成第三氮化硅膜109，然后通過各向異性刻蝕對此第三氮化硅膜109進(jìn)行腐蝕，并且保留在第二氮化硅膜108的側(cè)壁上，作為側(cè)壁隔層。
然后，如圖1D所示，通過使用布圖的第二和第三氮化硅膜108、109作為掩模，同時腐蝕第二硅膜107，使第二硅膜107在器件隔離凹槽105上分隔。
然后，去除第二和第三氮化硅膜108、109，在整個表面上依次形成ONO膜111和第三硅膜112。然后，將第三硅膜112布圖成為控制柵的形狀，并且將第二硅膜107布圖成為浮柵110的形狀(圖1E)。
在上述工序中，使用第二氮化硅膜108以及在膜108側(cè)壁上形成的側(cè)壁作為掩模，對第二硅膜107進(jìn)行布圖的原因，是為了增加浮柵110與控制柵112之間的耦合電容。
然而，按照上述工序，用于在第二硅膜107上對第二氮化硅膜108進(jìn)行布圖的曝光掩模需要對準(zhǔn)。因此，由于必須保證位移裕度，所以這種裕度使得進(jìn)一步小型化難以繼續(xù)下去。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能使存儲單元比已有技術(shù)更為小型化的半導(dǎo)體器件制造方法。
以下將說明本發(fā)明的優(yōu)點。
根據(jù)本發(fā)明，在置于STI結(jié)構(gòu)中的器件隔離絕緣膜之間的第一半導(dǎo)體薄膜上，選擇性地生長第二半導(dǎo)體薄膜，以及生長第二半導(dǎo)體薄膜使其遍布器件隔離絕緣膜。在這種情況下，第一半導(dǎo)體薄膜和第二半導(dǎo)體薄膜用作閃速存儲器單元的浮柵。
因此，由于與控制柵互搭的浮柵面積比與隧道絕緣膜接觸的浮柵面積更寬，所以能夠獲得集成度更高的存儲單元，并且能夠形成具有高的浮柵與控制柵間耦合電容的非易失存儲器單元。
由于浮柵的上部按自對準(zhǔn)的方式成形，所以不必使用掩模來執(zhí)行布圖，因而不會發(fā)生位移的問題。因此，通過這種取代可使對準(zhǔn)裕度較小，能夠?qū)崿F(xiàn)單元面積的減少。
并且，當(dāng)在浮柵上形成絕緣膜，然后形成用作控制柵的膜時，對此膜進(jìn)行布圖時，控制柵上表面的平滑曲面上幾乎不產(chǎn)生腐蝕殘余物。因而，加工是容易的。
另外，結(jié)果用作浮柵的第二半導(dǎo)體膜上表面的側(cè)面部位形成為平滑曲面，絕緣膜的膜厚度、例如浮柵上表面上形成的ONO膜變得均勻，因而能夠避免施加到絕緣膜的電場聚集。結(jié)果，控制柵與浮柵之間能夠保持高的絕緣耐壓，可以形成具有更高可靠性的非易失存儲器。


圖1A至1E是展示形成已有技術(shù)的閃速存儲器單元的工序剖面圖。
圖2A至2M是展示根據(jù)本發(fā)明第一實施例的閃速存儲器單元的形成工序的透視圖。
圖3A至3E是展示根據(jù)本發(fā)明第一實施例的閃速存儲器單元的形成工序的剖面圖。
圖4是根據(jù)本發(fā)明第一實施例的閃速存儲器單元的剖面圖。
圖5A至5E是展示根據(jù)本發(fā)明第二實施例的閃速存儲器單元的形成工序的透視圖。
圖6A至6D是展示根據(jù)本發(fā)明第二實施例的閃速存儲器單元的形成工序的剖面圖。
圖7A至7C是展示根據(jù)本發(fā)明第三實施例的閃速存儲器單元的形成工序的透視圖。
具體實施例方式
以下將參考

本發(fā)明的實施例。
(第一實施例)圖2A至2M是展示根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件制造工序的透視剖面圖。并且，圖3A至3E是展示根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件制造工序的剖面圖。
以下，首先將說明獲取圖2A所示結(jié)構(gòu)所需要的工序。
通過把雜質(zhì)離子注入硅(半導(dǎo)體)襯底1的預(yù)定區(qū)域來形成阱(未示出)。然后，通過熱氧化方法在硅襯底1的上表面形成厚10nm的SiO2制成的隧道氧化膜(絕緣膜)2。
然后，通過CVD法在隧道氧化膜2上生長厚10nm由多晶硅制成的第一硅膜3用作浮柵的一部分。在此生長過程中，向第一硅膜3摻雜磷，獲取例如0.5×1020atm/cm3的雜質(zhì)濃度。采用磷化氫(PH3)作為磷摻雜氣體。
然后，通過CVD法在第一硅膜3上生長厚10nm的第一氮化硅膜4。
然后，如圖2B所示，通過在第一氮化硅膜4上涂敷抗蝕劑，然后對這種抗蝕劑進(jìn)行曝光/顯影，相隔一定距離地形成多個條狀第一抗蝕劑圖形5，用于覆蓋閃速存儲器單元的器件形成區(qū)域。第一抗蝕劑圖形5的寬度例如設(shè)定為0.24μm，第一抗蝕劑圖形5之間的寬度例如設(shè)定為0.32μm。
然后，如圖2C所示，使用第一抗蝕劑圖形5作為掩模，同時腐蝕第一氮化硅膜4、第一硅膜3、隧道氧化膜2和硅襯底1，在第一抗蝕劑圖形5之間的區(qū)域形成器件隔離凹槽1a。器件隔離凹槽1a距硅襯底1表面的深度例如設(shè)定為350nm。
使用氟系氣體作為第一氮化硅膜4的腐蝕氣體，使用氯系氣體作為第一硅膜3和硅襯底1的腐蝕氣體，也使用氟系氣體作為隧道氧化膜2的腐蝕氣體。
在這種情況下，使用第一抗蝕劑圖形5作為掩模對第一氮化硅膜4進(jìn)行布圖之后，去除第一抗蝕劑圖形5，然后使用第一氮化硅膜4作為掩模，腐蝕第一硅膜3、隧道氧化膜2和硅襯底1，可以形成器件隔離凹槽1a。
然后，硅襯底1在900℃的氧氣氛中退火，在這種情況下去除第一抗蝕劑圖形5。因而，如圖2D所示，沿器件隔離凹槽1a的內(nèi)表面形成厚15nm的SiO2膜6。
然后，如圖2E所示，在器件隔離凹槽1a和第一氮化硅膜4上，通過CVD法形成厚700nm的SiO2制成的器件隔離絕緣膜7。結(jié)果，器件隔離凹槽1a成為被器件隔離絕緣膜7完全覆蓋的狀態(tài)。在這種情況下，位于器件隔離凹槽1a內(nèi)表面上的SiO2膜6用作器件隔離絕緣膜7的一部分。
然后，如圖3A所示，采用CMP(化學(xué)機(jī)械拋光)法拋光器件隔離絕緣膜7，直到露出第一氮化硅膜4的上表面。在這種情況下，由于第一氮化硅膜4可以起拋光終止層作用，所以易于檢測拋光的終點。
然后，如圖2F和圖3B所示，使用熱磷酸從第一硅膜3的上表面去除第一氮化硅膜4。結(jié)果，露出第一硅膜3的上表面，并且留在器件隔離凹槽1a中的器件隔離絕緣膜7從第一硅膜3的上表面突出。
然后，如圖2G和圖3C所示，在第一硅膜3上選擇性地生長多晶硅制成的第二硅膜8。作為選擇性生長法，例如使用二氯硅烷系氣體或者二氯硅烷系氣體和氯系氣體(例如鹽酸)組成的混合氣體。使用這種氣體系的理由是，構(gòu)成二氯硅烷(SiH2Cl2)的硅用做多晶硅的生長元素，而構(gòu)成二氯硅烷的氯或者鹽酸系氣體中的氯作為添加氣體具有腐蝕硅的作用。因此，這種氣體具有在器件隔離絕緣膜7表面上抑制硅核生長的作用，還具有在第一硅膜3上選擇性地生長第二硅膜8的作用。
如此選擇性地生長的第二硅膜8以及第一硅膜3通過后續(xù)工序進(jìn)行布圖，構(gòu)成浮柵。
第二硅膜8的這種選擇生長是如下進(jìn)行的，例如向CVD氣氛中流入大約400cc的二氯硅烷、大約0至200cc的鹽酸(HCl)和大約14.6升的氫氣(H2)作為生長氣體，生長溫度設(shè)定為850至900℃，CVD氣氛壓力設(shè)定為大約1330Pa，流入磷化氫作為摻雜劑。結(jié)果，在第一硅膜3上生長厚100nm的第二硅膜8，其中含有雜質(zhì)濃度為0.5×1020atm/cm3的磷。
作為實現(xiàn)類似生長效果的另一個例子，這種條件可以列舉如下，生長溫度和生長氣氛壓力分別設(shè)定為700至900℃和2660至6650Pa，作為生長氣體分別向生長氣氛提供100cc的SiH2Cl2、110cc的HCl和20升的H2，或者生長溫度和生長氣氛壓力分別設(shè)定為630至760℃和133Pa，作為生長氣體向生長氣氛提供30至150cc的SiH2Cl2、10至50cc的HCl和5升的H2。
并且，可以使用甲硅烷(SiH4)選擇性地生長硅。在這種情況下，例如通過超高真空(UHV)CVD生長硅，其中生長壓力非常低，并且例如可以設(shè)置這樣的條件，壓力和生長溫度分別設(shè)定為0.1Pa和600℃，作為生長氣體提供給生長氣氛的SiH4、HCl和H2分別是30至150cc、10至50cc和5升。此外，作為另一方法，可以通過ECR等離子體CVD法選擇性地生長硅。在這種情況下，例如生長溫度設(shè)定為225℃，并且SiH4和H2被用作反應(yīng)氣體。
可以在摻雜例如磷等雜質(zhì)的同時選擇性地生長硅。但是，可以在已經(jīng)選擇性地生長了這種未摻雜的硅之后，通過離子注入法把雜質(zhì)摻雜進(jìn)未摻雜的硅中。
此時，根據(jù)上述硅生長條件，存在這樣的選擇性，即硅易于生長在第一硅膜3上，但是硅難以生長在器件隔離絕緣膜7上。因此，第二硅膜8僅在第一硅膜3的暴露表面上額外生長。
而且，在第二硅膜8的生長過程中，第二硅膜8在橫向開始生長，當(dāng)?shù)诙枘?變得比器件隔離絕緣膜7更高時，在器件隔離絕緣膜7之上擴(kuò)展。這里，由于橫向與縱向的生長比率大約是0.9，所以如果這種第二硅膜8形成為從器件隔離絕緣膜7的上表面突出大約90nm，則第二硅膜8生長成為從器件隔離區(qū)的邊緣向中心延伸大約80nm。而且，在器件隔離絕緣膜7上延伸的第二硅膜8的上表面是圓的和平滑的斜面。
此外，在這種情況是通過腐蝕硅膜形成圖形。
如上所述選擇性地生長的第二硅膜8具有平面形狀，沿器件隔離絕緣膜7的中心分隔成多個。
接著，如圖2H和圖3D所示，在第二硅膜8和器件隔離絕緣膜7上形成ONO膜9，作為耦合絕緣膜。此ONO膜9的形成是，借助CVD法順序地形成厚6nm的SiO2膜和厚8.5nm的氮化硅膜，然后在氧氣氛中、950℃的溫度下對氮化硅膜退火6小時。
然后，雖然未做特別圖解，在用抗蝕劑覆蓋ONO膜9的閃速存儲器單元區(qū)域的同時通過干腐蝕，去除未用抗蝕劑覆蓋的區(qū)域、例如外圍電路區(qū)域中的ONO膜9和硅膜3，然后采用氫氟酸濕腐蝕隧道氧化膜2，從而在未用抗蝕劑覆蓋的區(qū)域中露出硅襯底1的上表面。然后，通過去除抗蝕劑在閃速存儲器單元區(qū)域露出ONO膜9，硅襯底1在其余區(qū)域、例如外圍電路區(qū)域的晶體管形成區(qū)域露出。
此后，對外圍電路區(qū)域等的晶體管形成區(qū)域中的硅襯底1的表面進(jìn)行熱氧化，形成厚15nm的柵氧化膜(未示出)。此時，用ONO膜9防止閃速存儲器單元區(qū)域中的第二硅膜8被氧化。
然后，如圖2I和圖3E所示，采用CVD法在硅襯底1上順序地生長150nm厚的未摻雜多晶硅第三硅膜10和20nm厚的第二氮化硅膜11。如后續(xù)所述，當(dāng)在硅襯底1中離子注入這種雜質(zhì)，形成雜質(zhì)擴(kuò)散層時，雜質(zhì)被引入第三硅膜10。
然后，如圖2J所示，通過在第二氮化硅膜11上涂敷抗蝕劑，然后對此抗蝕劑進(jìn)行曝光/顯影，形成具有平面形狀的疊層?xùn)诺拿總€抗蝕劑圖形12，疊層?xùn)诺膶挾仁?.16μm。
然后，使用抗蝕劑圖形12作為掩模，順序地腐蝕第二氮化硅膜11、第三硅膜10、ONO膜9、第一和第二硅膜3。在此腐蝕中，用抗蝕劑覆蓋閃速存儲器單元區(qū)域之外的區(qū)域。
因此，如圖2K所示，第三硅膜10用作閃速存儲器單元的控制柵CG，留在控制柵CG之下的硅膜3、8具有浮柵FG的形狀。圖2K示出的是去除了抗蝕劑圖形12的狀態(tài)。
如上所述，浮柵FG在其下部的寬度較窄，在其上部的寬度較寬。其與隧道氧化膜2接觸的下表面的寬度例如是0.24μm，其高于器件隔離絕緣膜7的部位的寬度最大值是大約0.4μm。因此，浮柵FG與控制柵CG具有較高的耦合比例。
然后，通過對第二氮化硅膜11和第三硅膜10進(jìn)行布圖，形成第三硅膜10制成的柵電極(未示出)，例如存在于外圍電路區(qū)域。在此布圖中，用抗蝕劑覆蓋閃速存儲器單元區(qū)域。
在除了閃速存儲器單元區(qū)域之外的其余區(qū)域被抗蝕劑覆蓋的狀態(tài)，通過以40keV的加速能量和1.0×1015/cm2的劑量，把砷離子(As+)注入浮柵FG兩側(cè)上的硅襯底1中，形成用作源/漏區(qū)的雜質(zhì)擴(kuò)散層13a、13b。
然后，在完全去除抗蝕劑的狀態(tài)下，對硅襯底1的暴露表面進(jìn)行熱氧化，形成5nm的熱氧化膜(未示出)。然后，為了在外圍電路區(qū)域形成n型MOS晶體管的LDD雜質(zhì)擴(kuò)散層，以30keV的加速能量和4.0×1013/cm2的劑量，在外圍電路區(qū)域中的柵電極(未示出)兩側(cè)上的硅襯底1注入磷離子(P+)。接著，為了在外圍電路區(qū)域形成p型MOS晶體管的LDD雜質(zhì)擴(kuò)散層，以80keV的加速能量和4.0×1013/cm2的劑量，在另一柵電極(未示出)兩側(cè)上的硅襯底1注入氟化硼離子(BF2+)。在把雜質(zhì)引入外圍電路區(qū)域時，用抗蝕劑覆蓋閃速存儲器單元區(qū)域。完成雜質(zhì)離子注入之后，去除抗蝕劑。而且，使用該抗蝕劑來完成p型雜質(zhì)和n型雜質(zhì)的各個離子注入。
然后，以下將說明獲取圖2L所示狀態(tài)所需要的工序。
首先，通過CVD法在浮柵FG、硅襯底1、器件隔離絕緣膜7等上順序地生長15nm厚的SiO2層和115nm厚的氮化硅膜。然后，通過對它們進(jìn)行深腐蝕，在閃速存儲器區(qū)域中的浮柵FG和控制柵CG的側(cè)壁上和外圍電路區(qū)域中的柵電極(未示出)的側(cè)壁上形成絕緣側(cè)壁隔層14。
然后，通過煮沸磷酸，去除控制柵CG和柵電極(未示出)上的第二氮化硅膜11。
此外，把雜質(zhì)離子注入暴露在外圍電路區(qū)域(未示出)中的柵電極兩側(cè)上的硅襯底1。在n型MOS晶體管的LDD雜質(zhì)擴(kuò)散層中，以60kev的加速能量和3.0×1015/cm2的劑量把As+注入硅襯底1。而且，在p型MOS晶體管的LDD雜質(zhì)擴(kuò)散層中，以40keV的加速能量和2.0×1015/cm2的劑量，把BF2+注入柵電極兩側(cè)上的硅襯底1。使用該抗蝕劑來完成p型雜質(zhì)和n型雜質(zhì)的各個離子注入。在上述離子注入期間，用抗蝕劑覆蓋閃速存儲器單元區(qū)域，在離子注入工序之后去除抗蝕劑。
然后，通過在1000℃的溫度下對硅襯底1進(jìn)行10秒的氮氣氛退火，激活硅襯底1中注入的離子籽晶。
然后，通過濺射在控制柵CG、柵電極(未示出)、雜質(zhì)擴(kuò)散層13a、13b、器件隔離絕緣膜7等上，順序地形成13nm厚的鈷層和30nm厚的氮化鈦層。此后，通過在500℃的溫度下對硅襯底1進(jìn)行30秒的氮氣氛退火，促使鈷膜與分別構(gòu)成雜質(zhì)擴(kuò)散層13a、13b、控制柵CG、柵電極(未示出)等的硅反應(yīng)，從而形成硅化物層。然后，使用作為濕法工藝的過氧化銨，不但去除氮化鈦膜，而且還去除未反應(yīng)的鈷膜。
因此，在閃速存儲器單元區(qū)域中，分別在控制柵CG的上表面和雜質(zhì)擴(kuò)散層13a、13b的上表面形成硅化鈷層15a、15b、15c。
然后，通過在840℃進(jìn)行40秒的氮氣氛退火，降低硅化鈷層15a、15b、15c的電阻。
以下，將說明獲取圖2M所示結(jié)構(gòu)所需要的工序。
首先，如圖2M所示，在硅化鈷層15a、15b、15c、器件隔離絕緣膜7等上形成第一層間絕緣膜16。然后，對第一層間絕緣膜16進(jìn)行布圖，分別在存儲單元的多個雜質(zhì)擴(kuò)散層13a、13b上形成第一接觸孔。然后，在第一接觸孔中埋置第一導(dǎo)電栓塞17a、17b。
然后，在第一層間絕緣膜16上形成第一金屬薄膜。然后，通過對第一金屬薄膜進(jìn)行布圖形成源布線18a，源布線18a連接用做字線方向的源的多個雜質(zhì)擴(kuò)散層13a上的第一導(dǎo)電栓塞17a。而且，通過對第一金屬薄膜進(jìn)行布圖，在用作漏的雜質(zhì)擴(kuò)散層13b上的第一導(dǎo)電栓塞17b上形成導(dǎo)電焊盤18b。
接著，在源布線18a、導(dǎo)電焊盤18b和第一層間絕緣膜16上形成第二層間絕緣膜19。然后，通過對第二層間絕緣膜19進(jìn)行布圖，在導(dǎo)電焊盤18b上形成第二接觸孔，然后在第二接觸孔形成第二導(dǎo)電栓塞20。
然后，在第二層間絕緣膜19上形成第二金屬薄膜。然后，通過對第二金屬薄膜進(jìn)行布圖，形成在與源布線18a直線相交方向連接多個第二導(dǎo)電栓塞20的位線BL。沿位線BL延伸方向截取的一個存儲單元的橫截面如圖4所示。
此后，形成進(jìn)一步的層間絕緣膜、布線等，但是這里省略對它們的詳細(xì)說明。
根據(jù)上述工序，由于是通過在器件隔離絕緣膜7之間選擇性地生長第二硅膜8，來形成浮柵FG的上部，所以可以省略用于浮柵FG上部布圖的掩模，從而可以提高生產(chǎn)率。此外，通過調(diào)節(jié)第二硅膜8的生長條件，可以在橫向控制浮柵FG上部的最終寬度。
結(jié)果，根據(jù)浮柵FG的形狀，與控制柵CG的搭接面積大于與隧道氧化膜2的接觸面積，可以獲得大的耦合比例。
而且，由于在橫向構(gòu)成浮柵FG上部的第二硅膜8的延伸，是按相對于作為STI的器件隔離絕緣膜7自對準(zhǔn)的方式產(chǎn)生的，所以它們之間很少發(fā)生位移。因此，通過使設(shè)置用來吸收位移的裕度縮小，可以使閃速存儲器單元的面積比已有技術(shù)縮小。
而且，構(gòu)成浮柵FG的第二硅膜8的上部從其中心到其邊緣線性地變化，在該上表面既不產(chǎn)生邊緣也不產(chǎn)生臺階。因此，能夠獲得以下優(yōu)點，即由于在進(jìn)行腐蝕用于形成控制柵CG期間，腐蝕殘渣難以殘存于浮柵邊緣上，所以易于加工。此外，由于浮柵FG上部沒有角，所以控制柵CG與浮柵FG之間形成的ONO膜9的膜厚沒有局部地減小。結(jié)果，浮柵FG與控制柵CG之間沒有引起電場聚集的問題。
(第二實施例)第一實施例中，如圖2E所示，當(dāng)通過CMP對器件隔離凹槽1a中和第一氮化硅膜4上形成的器件隔離絕緣膜7進(jìn)行拋光時，使用第一氮化硅膜4作為CMP阻擋。然而，如果不設(shè)置第一氮化硅膜4，則可以使用第一硅膜3作為CMP阻擋。因此，在本實施例中，以下將說明其中省略了第一氮化硅膜4的形成的閃速存儲器單元的形成。
圖5A至5E是展示根據(jù)本發(fā)明第二實施例的閃速存儲器單元的形成工序的透視圖。圖6A至6D示出它們的剖面形狀。在這些附圖里，與圖2A至2M、圖3A至3E和圖4中的相同參考標(biāo)號代表相同的元件。
以下將說明獲取圖5A所示狀態(tài)所需要的工序。
首先，類似于第一實施例，在硅襯底1上形成隧道氧化膜2和多晶硅的第一硅膜3。此時，第一硅膜3的厚度設(shè)定為20nm，磷濃度設(shè)定為0.5×1020atm/cm3。
然后，在第一硅膜3上形成用于覆蓋閃速存儲器單元形成區(qū)域的第一抗蝕劑圖形5。第一抗蝕劑圖形5的寬度和第一抗蝕劑圖形5之間的間隔設(shè)置成與第一實施例的相同。未被第一抗蝕劑圖形5覆蓋的部位是器件隔離區(qū)。
此外，使用第一抗蝕劑圖形5作為掩模腐蝕第一硅膜3和隧道氧化膜2，然后腐蝕硅襯底1直至350nm的深度。因此，器件隔離凹槽1a形成在器件隔離區(qū)中。
然后，如圖5B所示，通過在900℃進(jìn)行氧氣氛退火，在器件隔離凹槽la的內(nèi)表面上形成15nm厚的SiO2膜6。此時，促進(jìn)第一硅膜3的多晶化，并且氧化第一硅膜3的表面，形成SiO2膜6a。結(jié)果，第一硅膜3的實質(zhì)的膜厚度稍微減小。
然后，如圖5C所示，通過CVD法在器件隔離凹槽1a和第一硅膜3上，經(jīng)由SiO2膜6a形成700nm厚的SiO2的器件隔離絕緣膜7。因此，器件隔離凹槽1a完全被器件隔離絕緣膜7填充。在這種情況下，沿器件隔離凹槽1a內(nèi)表面形成的SiO2膜6構(gòu)成器件隔離絕緣膜7的一部分。
然后，如圖5D和圖6A所示，采用CMP法拋光器件隔離絕緣膜7，直到露出第一硅膜3的上表面。
通過這種拋光，使第一硅膜3和器件隔離絕緣膜7之間的水平差小于第一實施例的。
然后，如圖5E和圖6B所示，采用與第一實施例所示方法類似的方法，在器件形成區(qū)域中的第一硅膜上選擇性地形成多晶硅的第二硅膜8。
與第一實施例類似地，形成第二硅膜8，在器件隔離凹槽la上延伸。然而，如果第一硅膜3的膜厚度和第二硅膜8的膜厚度分別在第一實施例和第二實施例中相同地設(shè)置，則第二硅膜8從器件隔離絕緣膜7突出的高度在第二實施例中變得較高，并且第二硅膜8在橫向的延伸量在第二實施例中增大。因此，器件隔離凹槽la上形成的兩個相鄰第二硅膜8之間的間隔變得比第一實施例要窄。換句話說，如果第二硅膜8延伸進(jìn)器件隔離區(qū)的寬度設(shè)置成與第一實施例相同，則能夠縮短第二硅膜8的生長時間。
然后，如圖6C和6D所示，在第二硅膜8器件隔離絕緣膜7上形成ONO膜9、多晶硅的第三硅膜10、和第二氮化硅膜11。接著，通過從第三硅膜10到第一硅膜3進(jìn)行布圖，形成控制柵CG和浮柵FG。由于后續(xù)工序類似于第一實施例的，所以將省略對它們的說明。
根據(jù)上述工序，由于不需要形成在第一實施例中用于形成STI的第一氮化硅膜，所以器件隔離凹槽1a事實上要淺了如此的厚度，因此能夠減小存儲單元的尺寸。
(第三實施例)在第一實施例和第二實施例中，在用于形成STI的CMP完成以后，第一硅膜3的上表面低于器件隔離絕緣膜7。因此，由于第二硅膜8在其生長到與器件隔離絕緣膜7相同的高度之后趨向于在橫向生長，所以難以控制在橫向的生長。
因此，以下將說明有利于在橫向控制第二硅膜8的工序。
首先，像第二實施例那樣，在硅襯底1上順序地形成隧道氧化膜2和第一硅膜3，然后使用抗蝕劑圖形對隧道氧化膜2和第一硅膜3進(jìn)行布圖，然后在硅襯底1上形成器件隔離凹槽1a，然后去除抗蝕劑圖形。然后，通過熱氧化在器件隔離凹槽1a內(nèi)表面上形成15nm厚的SiO2層。
然后，如圖7A所示，通過CVD法在器件隔離凹槽1a中和第一硅膜3上，形成SiO2的器件隔離絕緣膜7。因此，器件隔離凹槽1a最好用器件隔離絕緣膜7填充。這種情況下，沿器件隔離凹槽1a內(nèi)表面形成的SiO2膜6構(gòu)成器件隔離絕緣膜7的一部分。
然后，像第二實施例那樣，使用第一硅膜3作為CMP阻擋，同時借助于CMP法拋光器件隔離絕緣膜7，露出第一硅膜3的上表面。然后，如圖7B所示，通過過拋光促使器件隔離絕緣膜7的上表面退到比第一硅膜3低10nm的位置。
此后，采用與第一實施例所示相同的方法，在第一硅膜3上選擇性地生長第二硅膜8。此時，如圖7C所示，由于第一硅膜3的上部從器件隔離絕緣膜7突出，所以第二硅膜8在第一硅膜3表面上的橫向生長與縱向(膜厚度方向)生長同時地開始。因此，可以有利于橫向?qū)挾鹊目刂?。由于可以在縱向生長中控制第二硅膜8的幾何形狀，所以能夠獲得要求的浮柵形狀。
由于后續(xù)工序類似于第一實施例的，所以以下將省略對它們的說明。
使第一硅膜3的上表面高于器件隔離絕緣膜7的上表面的形成方法不限于上述器件隔離絕緣膜7的過拋光。例如有這樣的方法，在第一或第二實施例所示條件下，采用CMP法拋光器件隔離絕緣膜7，然后采用氫氟酸等選擇性地腐蝕器件隔離絕緣膜7。
如上所述，根據(jù)本發(fā)明，在置于STI結(jié)構(gòu)中的器件隔離絕緣膜之間的第一半導(dǎo)體薄膜上，選擇性地生長第二半導(dǎo)體薄膜，以及生長第二半導(dǎo)體薄膜使其在器件隔離絕緣膜上延伸，以使第一和第二半導(dǎo)體薄膜能夠用做閃速存儲器單元的浮柵。因此，由于與控制柵搭接的浮柵面積設(shè)置的比與隧道絕緣膜接觸的浮柵面積更寬，所以能夠獲得集成度更高的存儲單元，并且能夠增大浮柵與控制柵間的耦合電容。
按自對準(zhǔn)的方式成形用作浮柵上部的第二半導(dǎo)體薄膜形狀，對準(zhǔn)裕度可以較小，并且能夠使單元面積減小。
并且，如果在浮柵上形成絕緣膜，然后形成用作控制柵的膜，則對此膜進(jìn)行布圖時，控制柵的平滑部位上幾乎不產(chǎn)生腐蝕殘渣，因而易于加工。
另外，由于用作浮柵的第二半導(dǎo)體膜上表面的側(cè)面部位形成為平滑曲面，在浮柵上表面形成的絕緣膜膜厚度變得均勻，因而能夠避免施加到絕緣膜的電場聚集。結(jié)果，控制柵和浮柵間的絕緣耐壓可以保持非常高。
權(quán)利要求
1.一種半導(dǎo)體器件，包括構(gòu)成浮柵下部的第一半導(dǎo)體膜，所述浮柵經(jīng)由隧道絕緣膜形成在半導(dǎo)體襯底的器件形成區(qū)域上；形成在第一半導(dǎo)體膜、隧道絕緣膜和半導(dǎo)體襯底中的器件隔離凹槽，與器件形成區(qū)域鄰接；埋置在器件隔離凹槽中的器件隔離絕緣膜；形成在第一半導(dǎo)體膜上的第二半導(dǎo)體膜，作為浮柵的上部，并且具有在橫向延伸的延伸部分，以使膜厚度從器件形成區(qū)域到器件隔離絕緣膜連續(xù)地減薄。形成在第二半導(dǎo)體膜上的絕緣膜；經(jīng)由絕緣膜形成在浮柵上的控制柵。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中，浮柵上部具有寬度比下部更寬的一部分。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中，浮柵的上表面在從器件形成區(qū)域到器件隔離絕緣膜的方向具有彎曲的斜面。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中，第一半導(dǎo)體膜和第二半導(dǎo)體膜分別由多晶硅形成。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中，隧道絕緣膜由ONO膜形成。
6.一種半導(dǎo)體器件制造方法，包括以下工序在半導(dǎo)體襯底上形成隧道絕緣膜；在隧道絕緣膜上形成第一半導(dǎo)體膜，構(gòu)成浮柵下部；通過腐蝕第一半導(dǎo)體膜的器件隔離區(qū)、隧道絕緣膜和半導(dǎo)體襯底，形成器件隔離凹槽；在器件隔離凹槽中和第一半導(dǎo)體膜上形成器件隔離絕緣膜；從第一半導(dǎo)體膜之上的區(qū)域去除該器件隔離絕緣膜，以及減薄器件隔離凹槽之上的器件隔離絕緣膜；選擇性地生長第二半導(dǎo)體膜在第一半導(dǎo)體膜上用作浮柵上部，以及在器件隔離絕緣膜上生長第二半導(dǎo)體膜，從器件隔離絕緣膜橫向延伸；在浮柵上形成絕緣膜；在絕緣膜上形成導(dǎo)電膜用作控制柵。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件制造方法，其中，隧道絕緣膜由ONO膜形成。
8.根據(jù)權(quán)利要求6的半導(dǎo)體器件制造方法，其中進(jìn)一步包括以下工序在形成器件隔離凹槽之前，在第一半導(dǎo)體膜上形成拋光終止膜；通過腐蝕器件隔離區(qū)上形成的所述拋光終止膜，形成器件隔離凹槽的頂端；通過拋光終止膜在第一半導(dǎo)體膜上形成器件隔離絕緣膜；拋光器件隔離絕緣膜，從拋光終止膜頂面去除，并且減薄器件隔離凹槽之上的器件隔離絕緣膜；在生長第二半導(dǎo)體膜之前去除該拋光終止膜。
9.根據(jù)權(quán)利要求8的半導(dǎo)體器件制造方法，其中，第一半導(dǎo)體膜和第二半導(dǎo)體膜分別由多晶硅形成，并且拋光終止膜由氮化硅膜形成。
10.根據(jù)權(quán)利要求8的半導(dǎo)體器件制造方法，進(jìn)一步包括以下工序，在從拋光終止膜上表面去除器件隔離絕緣膜之后，但是在形成第二半導(dǎo)體膜之前，通過進(jìn)一步減薄器件隔離凹槽上的器件隔離絕緣膜，使得器件隔離凹槽上形成的器件隔離絕緣膜的上表面比第一半導(dǎo)體膜的上表面低。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件制造方法，其中，采用過拋光或選擇腐蝕，進(jìn)行器件隔離區(qū)中的器件隔離絕緣膜的減薄。
12.根據(jù)權(quán)利要求6的半導(dǎo)體器件制造方法，其中進(jìn)一步包括以下工序，在從第一半導(dǎo)體膜上表面去除器件隔離絕緣膜之后，但是在形成第二半導(dǎo)體膜之前，通過進(jìn)一步減薄器件隔離凹槽上的器件隔離絕緣膜，使得器件隔離凹槽上形成的器件隔離絕緣膜的上表面比第一半導(dǎo)體膜的上表面低。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件制造方法，其中，采用過拋光或選擇腐蝕，進(jìn)行器件隔離區(qū)中的器件隔離絕緣膜的減薄。
14.根據(jù)權(quán)利要求6的半導(dǎo)體器件制造方法，其中，采用化學(xué)機(jī)械拋光方法，同時地進(jìn)行器件隔離絕緣膜從器件形成區(qū)域的去除以及器件隔離凹槽上的器件隔離絕緣膜的減薄。
15.根據(jù)權(quán)利要求6的半導(dǎo)體器件制造方法，其中，形成第二半導(dǎo)體膜的側(cè)表面，使得器件隔離凹槽上的器件隔離絕緣膜上具有平滑曲面。
16.根據(jù)權(quán)利要求6的半導(dǎo)體器件制造方法，其中，通過使用含有硅和氯的氣體的汽相淀積，進(jìn)行第二半導(dǎo)體膜的選擇性生長。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件制造方法，其中，氣體由硅烷和鹽酸的混合氣體、二氯硅烷氣體或者二氯硅烷氣體和鹽酸的混合氣體之中任何一種組成。
18.根據(jù)權(quán)利要求6的半導(dǎo)體器件制造方法，其中，構(gòu)成控制柵的膜是第三半導(dǎo)體膜，在生長中把雜質(zhì)摻雜其中，或者在生長之后把雜質(zhì)摻雜其中。
19.一種半導(dǎo)體器件制造方法，包括以下工序在半導(dǎo)體襯底上依次形成隧道絕緣膜、第一電極形成膜和氮化硅膜；在氮化硅膜上形成多個條狀抗蝕劑圖形；通過使用抗蝕劑圖形作為掩模，腐蝕氮化硅膜、第一電極形成膜、隧道絕緣膜和半導(dǎo)體襯底，在抗蝕劑圖形之間的半導(dǎo)體襯底中形成凹槽；在去除抗蝕劑圖形之后，形成厚度足以完全覆蓋凹槽的第一絕緣膜；使用化學(xué)機(jī)械拋光，拋光第一絕緣膜直到氮化硅膜的上表面使得整體表面成為平面；選擇性地去除氮化硅膜并露出第一電極形成膜的上表面，構(gòu)成凹面；在第一電極形成膜上進(jìn)一步選擇性地生長電極形成膜，把凹面轉(zhuǎn)變成凸面；整體形成第二絕緣膜；在第二絕緣膜上形成第二電極形成膜。
20.根據(jù)權(quán)利要求19的半導(dǎo)體器件制造方法，其中，隧道絕緣膜由ONO膜形成。
全文摘要
在襯底上形成隧道絕緣膜和構(gòu)成浮柵下部的第一半導(dǎo)體膜，腐蝕形成器件隔離凹槽，在凹槽中和第一半導(dǎo)體膜上形成器件隔離絕緣膜，從第一半導(dǎo)體膜的上表面去除器件隔離絕緣膜，減薄器件隔離凹槽上的器件隔離絕緣膜，選擇生長用作浮柵上部的第二半導(dǎo)體膜，并使其在器件隔離絕緣膜上橫向延伸，在浮柵上形成絕緣膜，在絕緣膜上形成用作控制柵的導(dǎo)電膜。
文檔編號H01L29/788GK1393937SQ0210831
公開日2003年1月29日 申請日期2002年3月28日 優(yōu)先權(quán)日2001年6月26日
發(fā)明者高田和彥, 菅谷慎二 申請人:富士通株式會社