專利名稱：具有絕緣柵型雙極晶體管的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有帶介質(zhì)隔離構(gòu)造的絕緣柵型雙極晶體管的半導(dǎo)體器件及其制造方法，特別是使用于功率IC，例如IPD(IntelligentPower Device智能功率器件)產(chǎn)品的半導(dǎo)體器件及其制造方法。
以下，利用

圖1和圖2，說明有關(guān)現(xiàn)有的橫向型IGBT。
圖1是表示具有現(xiàn)有介質(zhì)隔離構(gòu)造的橫向型IGBT構(gòu)造剖面圖。
如圖所示，n-型硅層101上邊形成了氧化硅膜102。該氧化硅膜102上邊形成了n-型硅層103。由這些n-型硅層101、氧化硅膜102和n-型硅層103形成SOI襯底。
上述n-型硅層103上邊，介以柵絕緣膜104形成柵電極105。進(jìn)而，在n-型硅層103上邊，跟柵電極105分開形成發(fā)射極電極106和集電極電極107。在柵電極105與集電極電極107之間的n-型硅層103上邊，形成場氧化膜108。柵電極105由膜厚大約4000埃的多晶硅膜構(gòu)成。
在從上述柵電極105下直到發(fā)射極電極106下邊的n-型硅層103上形成p型基極擴(kuò)散層109。該p型基極擴(kuò)散層109與發(fā)射極電極106之間，形成p+型擴(kuò)散層110。進(jìn)而，在p型基極擴(kuò)散層109上邊，形成n+型擴(kuò)散層111。
在上述集電極電極107下的n-型硅層103上，形成n型緩沖擴(kuò)散層112。該n型緩沖擴(kuò)散層112與集電極電極107之間，形成p+型擴(kuò)散層113?，F(xiàn)有介質(zhì)隔離構(gòu)造的橫向型IGBT就具有以上這樣的構(gòu)造。
然而，具有圖1所示構(gòu)造的IGBT中，由n+型擴(kuò)散層111、p型基極擴(kuò)散層109、n-型硅層103構(gòu)成的寄生npn晶體管有時(shí)容易動作，以致由閉鎖現(xiàn)象引起IGBT的破壞。就是，寄生npn晶體管一旦動作，隨著由p+型擴(kuò)散層113、n-型硅層103、p型基極擴(kuò)散層109構(gòu)成寄生pnp晶體管的基極電流增加，對寄生pnp晶體管集電極-發(fā)射極間的電流起放大作用，其結(jié)果，上述集電極-發(fā)射極間的電流變成大電流，從而破壞IGBT。尤其是，如果P型基極擴(kuò)散層109的雜質(zhì)濃度很低，由閉鎖現(xiàn)象引起破壞的耐受量就會降低。作為其對策，雖然有增大p型基極擴(kuò)散層109雜質(zhì)濃度的辦法，但是這時(shí)，柵電極105下邊的溝道區(qū)將變得難以形成反型層。
因而，為了提高由閉鎖現(xiàn)象引起破壞的耐受量，在如圖2所示的IGBT中，發(fā)射極電極106一側(cè)的P型基極擴(kuò)散層109下邊設(shè)置p型擴(kuò)散層114。該P(yáng)型擴(kuò)散層114要在形成柵電極105前，用離子注入法形成。
但是，在圖2所示的IGBT中，如果P型擴(kuò)散層114也擴(kuò)散到形成柵電極105下的溝道區(qū)域，就會對集電極-發(fā)射極電壓Vce的飽和電壓、閾值電壓Vth等電流電壓特性造成影響，并存在電流電壓特性的離散將增大的這種問題。
本發(fā)明的半導(dǎo)體器件具備具有主表面的第1導(dǎo)電類型半導(dǎo)體襯底；上述半導(dǎo)體襯底的上述主表面上，互相分開形成的第2導(dǎo)電類型的第1半導(dǎo)體區(qū)域和第2半導(dǎo)體區(qū)域；形成于上述第1半導(dǎo)體區(qū)域的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)域；上述半導(dǎo)體襯底的上述主表面上邊形成的第1主電極，上述第1主電極電連接到第1半導(dǎo)體區(qū)域和第3半導(dǎo)體區(qū)域；上述半導(dǎo)體襯底的上述主表面上邊形成的第2主電極，上述第2主電極電連接到上述第2半導(dǎo)體區(qū)域；上述半導(dǎo)體襯底的上述主表面上邊形成的柵絕緣膜；至少在上述半導(dǎo)體襯底上邊及上述半導(dǎo)體襯底與上述第3半導(dǎo)體區(qū)域之間的上述第1半導(dǎo)體區(qū)域上邊，介以上述柵絕緣膜形成的柵電極；以及在上述第1半導(dǎo)體區(qū)域與上述第3半導(dǎo)體區(qū)域之間形成，并具有雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)域雜質(zhì)濃度還高濃度的第4半導(dǎo)體區(qū)域。
本發(fā)明另一方面的半導(dǎo)體器件的制造方法具備第1導(dǎo)電類型的半導(dǎo)體襯底表面上，形成第2導(dǎo)電類型的第1半導(dǎo)體區(qū)域；上述第1半導(dǎo)體區(qū)域上和上述半導(dǎo)體襯底上邊，形成柵絕緣膜；上述柵絕緣膜上邊形成柵電極；通過采用以上述柵電極作為掩模材料的自對準(zhǔn)離子注入法，在上述第1半導(dǎo)體區(qū)域上，形成具有雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)域雜質(zhì)濃度還要高濃度的第2半導(dǎo)體區(qū)域；通過采用以上述柵電極作為掩模材料的自對準(zhǔn)離子注入法，在上述第2半導(dǎo)體區(qū)域上的上述第1半導(dǎo)體區(qū)域上，形成第1導(dǎo)電類型的第3半導(dǎo)體區(qū)域；以及在上述半導(dǎo)體襯底上，形成跟上述第1半導(dǎo)體區(qū)域分開的第2導(dǎo)電類型的第4半導(dǎo)體區(qū)域。
圖2是表示具有現(xiàn)有的介質(zhì)隔離構(gòu)造的另一橫向型IGBT構(gòu)造剖面圖。
圖3是表示本發(fā)明第1實(shí)施例的具有介質(zhì)隔離構(gòu)造的橫向型IGBT構(gòu)造剖面圖。
圖4是表示上述第1實(shí)施例IGBT和現(xiàn)有IGBT的斷開耐受量圖。
圖5是表示上述第1實(shí)施例的IGBT制造方法的第1工序剖面圖。
圖6是表示上述第1實(shí)施例的IGBT制造方法的第2工序剖面圖。
圖7是表示上述第1實(shí)施例的IGBT制造方法的第3工序剖面圖。
圖8是表示上述第1實(shí)施例的IGBT制造方法的第4工序剖面圖。
圖9是表示上述第1實(shí)施例的IGBT制造方法的第5工序剖面圖。
圖10是表示上述第1實(shí)施例的IGBT制造方法的第6工序剖面圖。
圖11A是表示柵電極的膜厚為5000埃以上時(shí)的雜質(zhì)擴(kuò)散分布圖。
圖11B是表示柵電極的膜厚薄于5000埃時(shí)的雜質(zhì)擴(kuò)散分布圖。
圖12是表示上述第1實(shí)施例的IGBT和現(xiàn)有的IGBT的電流電壓特性圖。
圖13是表示具有作為本發(fā)明第2實(shí)施例IGBT的功率IC構(gòu)造剖面圖。
如圖所示，在n-型硅半導(dǎo)體層11上邊，形成作為介質(zhì)隔離構(gòu)造的氧化硅膜(SiO2)12。該氧化硅膜12上邊，形成n-型硅半導(dǎo)體層13。由這些n-型硅半導(dǎo)體層11、氧化硅膜12和n-型硅層13，構(gòu)成SOI(Silicon on Insulator絕緣體基硅)襯底。
上述n-型硅層13上邊，介以柵絕緣膜14形成柵電極15。柵絕緣膜14由氧化硅構(gòu)成。柵電極15由多晶硅膜構(gòu)成，膜厚大約為5000埃。進(jìn)而，在n-型硅層13上邊，跟柵電極15分開形成發(fā)射極電極16和集電極電極17。在柵電極15與集電極電極17之間的n-型硅層13上邊，形成場氧化膜(SiO2)18。
在從柵電極15下直到發(fā)射極電極16下的n-型硅層13上，如圖3所示，形成p型基極擴(kuò)散層19。在p型基極擴(kuò)散層19與發(fā)射極電極16之間形成p+型擴(kuò)散層20。而且，p型基極擴(kuò)散層19上邊形成n+型擴(kuò)散層21。連接p+型擴(kuò)散層20并從發(fā)射極電極16下直到柵電極15下邊，形成該n+型擴(kuò)散層21。
在該p型基極擴(kuò)散層19和p+型擴(kuò)散層20與n+型擴(kuò)散層21之間，形成p型擴(kuò)散層22。該p型擴(kuò)散層22用以柵電極15作為掩模的自對準(zhǔn)離子注入法來形成。該離子注入，例如就用加速電壓100keV以上，劑量約為1.0×1013～1.0×1015cm-2導(dǎo)入硼(B)。另外，p型基極擴(kuò)散層19的離子注入，例如就用加速電壓40～50keV以上，劑量約為1.0×1013～1.0×1015cm-2導(dǎo)入硼(B)。p型基極擴(kuò)散層19是在雜質(zhì)離子注入后，進(jìn)行多次熱擴(kuò)散處理而形成的。p型擴(kuò)散層22則在雜質(zhì)離子注入后，進(jìn)行比p型基極擴(kuò)散層19次數(shù)少的熱擴(kuò)散處理而形成的。
上述集電極電極17下的n-型硅層13上形成了n型緩沖擴(kuò)散層23。該n型緩沖擴(kuò)散層23與集電極電極17之間形成p+型擴(kuò)散層24。而且，在包括柵電極15和場氧化膜18的n-型硅層13上邊，形成了層間絕緣膜25。第1實(shí)施例的橫向型IGBT就具有以上這種構(gòu)造。
具有這種構(gòu)造的橫向型IGBT，p型擴(kuò)散層22不向柵電極15下的溝道區(qū)域擴(kuò)散，而形成P型擴(kuò)散層22使其包覆在n+型擴(kuò)散層21下邊。因而，可降低n+型擴(kuò)散層21下區(qū)域的電阻率(提高雜質(zhì)濃度)。由此，可以降低上述寄生npn晶體管和濺射pnp晶體管復(fù)合作用方面發(fā)生的閉鎖影響，并且能夠提高IGBT的破壞耐受量。
圖4中，示出沒有設(shè)置p型擴(kuò)散層22的現(xiàn)有構(gòu)造IGBT和本實(shí)施例IGBT的斷開耐受量。斷開耐受量是表示IGBT的破壞耐受量的一個(gè)指標(biāo)。由該圖可知，本實(shí)施例的IGBT與現(xiàn)有的IGBT比較，斷開耐受量增大1倍以上。所以，很清楚本實(shí)施例的IGBT比現(xiàn)有的IGBT電流輸出能力提高到2倍以上。
其次，說明有關(guān)上述第1實(shí)施例的橫向型IGBT的制造方法。
圖5～圖10是表示上述第1實(shí)施例的IGBT制造方法的各工序剖面圖。
如圖5所示，并在n-型硅半導(dǎo)體層11上邊形成氧化硅膜12。并且n-型硅半導(dǎo)體層13上邊也形成氧化硅膜12。接著，用鍵合法，使2個(gè)的硅半導(dǎo)體層11、13的氧化硅膜12表面相互粘合，形成如圖6所示那樣的SOI襯底。
而且，如圖6所示，在n-型硅層13的上層，用離子注入法，浮夸形成p型基極擴(kuò)散層19和n型緩沖擴(kuò)散層23。p型基極擴(kuò)散層19的離子注入中，例如用加速電壓為40～50keV以上，劑量大約1.0×1013～1.0×1015cm-2導(dǎo)入硼(B)。p型基極擴(kuò)散層19和n型緩沖擴(kuò)散層23都導(dǎo)入雜質(zhì)離子后，進(jìn)行熱擴(kuò)散處理形成規(guī)定大小的區(qū)域。p型基極擴(kuò)散層19距n-型硅層13表面的深度為1.5～2.0μm。
而后，如圖7所示，在p型基極擴(kuò)散層19與n型緩沖擴(kuò)散層23之間的n-型硅層13上邊，用LOCOS法形成場氧化膜(SiO2)18。這時(shí)，將場氧化膜18配置成，使其與p型基極擴(kuò)散層19僅僅離開規(guī)定距離，并與n型緩沖擴(kuò)散層23重疊其一部分。
其次，如圖8所示，在P型基極擴(kuò)散層19和n-型硅層13上邊，用熱氧化法形成柵絕緣膜(柵絕緣膜)14。進(jìn)而，柵絕緣膜14上邊淀積導(dǎo)電性多晶硅，形成導(dǎo)電性多晶硅膜。接著，把導(dǎo)電性多晶硅膜制成圖案，形成柵電極15。柵電極15的膜厚為5000埃以上。
其次，如圖9所示，在p型基極擴(kuò)散層19的上層上，通過用柵電極15作為掩模材料的自對準(zhǔn)法進(jìn)行離子注入，形成p型擴(kuò)散層22。該離子注入中，例如用加速電壓為100keV以上，劑量大約1.0×1013～1.0×1015cm-2，導(dǎo)入硼(B)。p型擴(kuò)散層22的雜質(zhì)濃度變成比p型基極擴(kuò)散層19的雜質(zhì)濃度還高的高濃度。
而后，如圖10所示，在p型擴(kuò)散層22的上層上，用離子注入法形成P+型擴(kuò)散層20。進(jìn)而，p型擴(kuò)散層22的上層上，與以掩模材料覆蓋p+型擴(kuò)散層20上的同時(shí)，通過用柵電極15作為掩模材料的自對準(zhǔn)法進(jìn)行離子注入，形成n+型擴(kuò)散層21。
并且，n型緩沖擴(kuò)散層23的上層上，用與上述p+型擴(kuò)散層20形成工序同一工序形成p+型擴(kuò)散層24。
上述p型擴(kuò)散層22、p+型擴(kuò)散層20、24和n+型擴(kuò)散層21，都導(dǎo)入雜質(zhì)離子后，進(jìn)行熱擴(kuò)散處理，形成規(guī)定大小的區(qū)域。p型擴(kuò)散層22距n-型硅層13表面的深度為大約1.0～1.2μm。p+型擴(kuò)散層20距n-型硅層13表面的深度為0.4μm。
其次，在圖10中所示的構(gòu)造上邊，用CVD法形成層間絕緣膜25。接著，在p+型擴(kuò)散層20和n+型擴(kuò)散層21上、還在P+型擴(kuò)散層24上的層間絕緣膜25上邊，用RIE法形成接觸孔。向該接觸孔中，用濺射法埋入鋁(Al)等金屬。用RIE法除去不需要的部分Al，如圖3所示，形成發(fā)射極電極16和集電極電極17。通過以上的工序，完成具有第1實(shí)施例介質(zhì)隔離構(gòu)造的橫向型IGBT。
上述的制造方法中，為了防止p型擴(kuò)散層22擴(kuò)散到柵電極15下邊形成溝道的區(qū)域，采用在形成了柵電極15以后，利用以柵電極15為掩模材料的自對準(zhǔn)導(dǎo)入p型雜質(zhì)的辦法，形成p型擴(kuò)散層22。即，離子注入p型雜質(zhì)時(shí)，上述柵電極15起隔斷p型雜質(zhì)注入的膜作用，防止將p型雜質(zhì)注入溝道區(qū)。另外，用于形成p型擴(kuò)散層22的導(dǎo)入雜質(zhì)，在形成柵電極15以后，即規(guī)定在P型基極擴(kuò)散層19和n型緩沖擴(kuò)散層23的熱擴(kuò)散處理之后進(jìn)行，因此就N+型擴(kuò)散層21下形成p型擴(kuò)散層22而言，需要使用100keV以上高的加速電壓進(jìn)行離子注入。
通過這樣的制造方法，不會向柵電極15下的溝道區(qū)擴(kuò)散p型擴(kuò)散層22，可用P型擴(kuò)散層22包覆n+型擴(kuò)散層21下。因此，能夠降低(提高雜質(zhì)濃度)n+型擴(kuò)散層21下邊區(qū)域的電阻率。其結(jié)果，可以降低上述寄生npn晶體管和寄生pnp晶體管復(fù)合作用產(chǎn)生的閉鎖現(xiàn)象影響，并能提高IGBT的破壞耐受量。
而且，如上述的一樣，為形成p型擴(kuò)散層22，采用了以柵電極15為掩模材料的自對準(zhǔn)方法。因此，可能去掉p型擴(kuò)散層22對柵電極15的位置偏差，因而對IGBT能夠獲得離散少的電流電壓特性。
并且，設(shè)定構(gòu)成柵電極15的多晶硅膜厚為5000埃以上。因此，在形成p型擴(kuò)散層22用的離子注入時(shí)，不怕雜質(zhì)離子穿透柵電極15到達(dá)p型基極擴(kuò)散層19。
圖11A是表示柵電極15膜厚為5000埃以上時(shí)的雜質(zhì)擴(kuò)散分布圖，圖11B是表示柵電極15膜厚薄于5000埃時(shí)的雜質(zhì)擴(kuò)散分布圖。從這些圖可以知道，柵電極15的膜厚薄于5000埃時(shí)，p型雜質(zhì)離子穿透柵電極15正抵達(dá)柵電極15下的溝道區(qū)(p型擴(kuò)散層22)。
并且，圖12是表示第1實(shí)施例的IGBT電流電壓特性圖。該圖中，也示出了現(xiàn)有的IGBT電流電壓特性圖。
從圖可以知道，柵電極15膜厚為5000埃以上的情況下，集電極-發(fā)射極間電壓Vce和閾值電壓Vth幾乎跟現(xiàn)有IGBT一樣不變。然而，柵電極15膜厚薄于5000埃的情況下，很清楚集電極-發(fā)射極間電壓Vce和閾值電壓Vth要比現(xiàn)有IGBT的提高。根據(jù)以上的說明可以認(rèn)為，當(dāng)柵電極15的膜厚在5000埃以上時(shí)，p型雜質(zhì)注入不會穿透柵電極15，另一方面，當(dāng)柵電極15的膜厚薄于5000埃時(shí)，p型雜質(zhì)注入穿透柵電極15并到達(dá)了柵電極15下的溝道區(qū)。(第2實(shí)施例)接著，作為第2實(shí)施例，說明把上述第1實(shí)施例的IGBT應(yīng)用于IC的例子。
圖13是表示本發(fā)明第2實(shí)施例具有IGBT的功率IC構(gòu)造剖面圖。
如圖所示，在用作為槽隔離膜的多晶硅膜31隔離的區(qū)域(功率輸出部分)，形成上述第1實(shí)施例的IGBT。圖中的點(diǎn)劃線內(nèi)相當(dāng)于上述第1實(shí)施例中說過的IGBT單元。
并且，在用作為槽隔離膜的多晶硅膜31隔離的另外區(qū)域(邏輯部分)，形成齊納二極管。
以下，說明有關(guān)上述齊納二極管的制造方法。
n-型硅層襯底13上邊，用跟IGBT中的場氧化膜18形成工序同樣的工序，形成場氧化膜18。這個(gè)時(shí)候，場氧化膜18要形成使其開口形成齊納二極管的陽極和陰極的區(qū)域。
其次，在由場氧化膜18包圍的陽極形成區(qū)域，用跟IGBT中的p型擴(kuò)散層22形成工序同樣的工序，形成p型擴(kuò)散層22。進(jìn)而，用跟IGBT中的p+型擴(kuò)散層20、24的形成工序同樣的工序，形成p+型擴(kuò)散層20。
其次，在由場氧化膜18包圍的陰極區(qū)域，用跟IGBT中的N+型擴(kuò)散層21的形成工序同樣的工序，形成n+型擴(kuò)散層21。
而后，在上述構(gòu)造上，用跟IGBT中的層間絕緣膜25的形成工序同樣的工序，形成層間絕緣膜25。進(jìn)而，在p+型擴(kuò)散層20上和n+型擴(kuò)散層21上的層間絕緣膜25上邊，用跟IGBT中的接觸孔形成工序同樣的工序，形成接觸孔。用跟IGBT中的工序同樣的工序，向該接觸孔中埋入鋁(Al)等的金屬。進(jìn)而，用跟IGBT中的工序同樣的工序(RIE法)，除去不需要的部分，形成陽電極32和陰電極33。通過以上的工序，就完成具有介質(zhì)隔離構(gòu)造的齊納二極管。
這種功率IC的制造方法中，也可以在邏輯部分一側(cè)，采用必要的p型擴(kuò)散層22形成工序，形成在功率輸出部分IGBT的p型擴(kuò)散層22。因此，不會增加工序數(shù)，而對制造方法上有利。
并且，上述各實(shí)施例不僅可以分別獨(dú)立實(shí)施，而且也可以適當(dāng)組合實(shí)施。而且，上述的各實(shí)施例中，包含各個(gè)階段性的發(fā)明，通過對各實(shí)施例公開的多個(gè)構(gòu)成要件適當(dāng)組合，也能夠提取各個(gè)階段的發(fā)明。
正如以上敘述的那樣，按照本發(fā)明的實(shí)施例，就可以提供一種能提高閉鎖現(xiàn)象引起的破壞耐受量，同時(shí)能降低電流電壓特性離散度的具有橫向型IGBT的半導(dǎo)體器件和及其制造方法。
另外的優(yōu)點(diǎn)和改進(jìn)，對本領(lǐng)域普通技術(shù)人員將是顯而易見。因此，本發(fā)明概括起來說并不限于這里表示和描述的具體細(xì)節(jié)和表現(xiàn)的各實(shí)施例。所以，應(yīng)該能夠作各種各樣的修改而不脫離由附屬及其等同物所限定的本發(fā)明總構(gòu)思的精神或范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件具備具有主表面的第1導(dǎo)電類型的半導(dǎo)體襯底；上述半導(dǎo)體襯底的上述主表面上，互相分開形成的第2導(dǎo)電類型的第1半導(dǎo)體區(qū)域和第2半導(dǎo)體區(qū)域；形成于上述第1半導(dǎo)體區(qū)域的第1導(dǎo)電類型的第3半導(dǎo)體區(qū)域；上述半導(dǎo)體襯底的上述主表面上邊形成的第1主電極，上述第1主電極電連接到第1半導(dǎo)體區(qū)域和第3半導(dǎo)體區(qū)域；上述半導(dǎo)體襯底的上述主表面上邊形成的第2主電極，上述第2主電極電連接到上述第2半導(dǎo)體區(qū)域；上述半導(dǎo)體襯底的上述主表面上邊形成的柵絕緣膜；至少在上述半導(dǎo)體襯底上邊及上述半導(dǎo)體襯底與上述第3半導(dǎo)體區(qū)域之間的上述第1半導(dǎo)體區(qū)域上邊，介以上述柵絕緣膜形成的柵電極；以及在上述第1半導(dǎo)體區(qū)域與上述第3半導(dǎo)體區(qū)域之間形成，并具有雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)域雜質(zhì)濃度還高的第4半導(dǎo)體區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是上述第4半導(dǎo)體區(qū)域通過以上述柵電極作為掩模材料的自對準(zhǔn)離子注入法形成，而且在上述柵電極下的溝道區(qū)域不形成上述第4半導(dǎo)體區(qū)域。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是還具備在上述柵電極與上述第2半導(dǎo)體區(qū)域之間的上述半導(dǎo)體襯底上邊形成的膜厚比上述柵絕緣膜還厚的場絕緣膜。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是上述半導(dǎo)體襯底是介質(zhì)隔離層上形成的島區(qū)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是上述柵電極是由膜厚5000埃以上的多晶硅膜構(gòu)成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是上述半導(dǎo)體器件是將上述第1半導(dǎo)體區(qū)域制成基極、上述第3半導(dǎo)體區(qū)域制成發(fā)射極、上述第2半導(dǎo)體區(qū)域制成集電極的絕緣柵型雙極晶體管。
7.一種半導(dǎo)體器件的制造方法具備第1導(dǎo)電類型的半導(dǎo)體襯底表面上，形成第2導(dǎo)電類型的第1半導(dǎo)體區(qū)域；上述第1半導(dǎo)體區(qū)域上邊和上述半導(dǎo)體襯底上邊，形成柵絕緣膜；上述柵絕緣膜上邊形成柵電極；通過以上述柵電極作為掩模材料的自對準(zhǔn)離子注入法，在上述第1半導(dǎo)體區(qū)域中，形成具有雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)域的雜質(zhì)濃度還高的第2半導(dǎo)體區(qū)域；通過以上述柵電極作為掩模材料的自對準(zhǔn)離子注入法，在上述第2半導(dǎo)體區(qū)域上的上述第1半導(dǎo)體區(qū)域中，形成第1導(dǎo)電類型的第3半導(dǎo)體區(qū)域；以及在上述半導(dǎo)體襯底的表面上，形成跟上述第1半導(dǎo)體區(qū)域分開的第2導(dǎo)電類型的第4半導(dǎo)體區(qū)域。
8.根據(jù)權(quán)利要求7所述半導(dǎo)體器件的制造方法，其特征是還具備在上述柵電極與上述第4半導(dǎo)體區(qū)域之間的上述半導(dǎo)體襯底上邊，形成膜厚比上述柵絕緣膜還厚的場絕緣膜。
9.根據(jù)權(quán)利要求7所述半導(dǎo)體器件的制造方法，其特征是上述半導(dǎo)體襯底是介質(zhì)隔離層上形成的島區(qū)。
10.根據(jù)權(quán)利要求7所述半導(dǎo)體器件的制造方法，其特征是在形成上述第2半導(dǎo)體區(qū)域中，用加速電壓100keV以上，劑量為1.0×1013～1.0×1015cm-2，導(dǎo)入p型雜質(zhì)。
11.根據(jù)權(quán)利要求10所述半導(dǎo)體器件的制造方法，其特征是上述柵電極由膜厚為5000埃以上的多晶硅膜構(gòu)成。
12.根據(jù)權(quán)利要求7所述半導(dǎo)體器件的制造方法，其特征是上述半導(dǎo)體器件是將上述第1半導(dǎo)體區(qū)域制成基極、上述第3半導(dǎo)體區(qū)域制成發(fā)射極、上述第4半導(dǎo)體區(qū)域制成集電極的絕緣柵型雙極晶體管。
13.一種半導(dǎo)體器件的制造方法具備在第1導(dǎo)電類型的半導(dǎo)體襯底上，離子注入第2導(dǎo)電類型的雜質(zhì)，熱處理上述半導(dǎo)體襯底使上述雜質(zhì)擴(kuò)散形成第1半導(dǎo)體區(qū)域；在上述第1半導(dǎo)體區(qū)域上邊和上述半導(dǎo)體襯底上邊，形成柵絕緣膜；上述柵絕緣膜上邊形成柵電極；利用以上述柵電極作為掩模材料的自對準(zhǔn)，向上述第1半導(dǎo)體區(qū)域，離子注入第2導(dǎo)電類型雜質(zhì)的第1離子注入；利用以上述柵電極作為掩模材料的自對準(zhǔn)，向上述第1半導(dǎo)體區(qū)域，將第1導(dǎo)電類型的雜質(zhì)離子注入直到比第1離子注入淺的位置的第2離子注入；在跟上述半導(dǎo)體襯底的上述第1半導(dǎo)體區(qū)域分開的區(qū)域上，離子注入第2導(dǎo)電類型雜質(zhì)的第3離子注入；以及上述第1、第2、第3離子注入全部結(jié)束以后，熱處理上述半導(dǎo)體襯底使上述第1、第2、第3離子注入中所注入的雜質(zhì)擴(kuò)散，形成第2半導(dǎo)體區(qū)域、第3半導(dǎo)體區(qū)域和第4半導(dǎo)體區(qū)域，上述第2半導(dǎo)體區(qū)域的雜質(zhì)濃度比上述第1半導(dǎo)體區(qū)域的雜質(zhì)濃度要高，上述第3半導(dǎo)體區(qū)域位于上述第2半導(dǎo)體區(qū)域中，上述第4半導(dǎo)體區(qū)域跟上述第1半導(dǎo)體區(qū)域分開。
14.根據(jù)權(quán)利要求13所述半導(dǎo)體器件的制造方法，其特征是還具備在上述柵電極與上述第4半導(dǎo)體區(qū)域之間的上述半導(dǎo)體襯底上邊，形成膜厚比上述柵絕緣膜還厚的場絕緣膜。
15.根據(jù)權(quán)利要求13所述半導(dǎo)體器件的制造方法，其特征是上述半導(dǎo)體襯底是介質(zhì)隔離層上形成的島區(qū)。
16.根據(jù)權(quán)利要求13所述半導(dǎo)體器件的制造方法，其特征是在形成上述第2半導(dǎo)體區(qū)域中，用加速電壓100keV以上，劑量為1.0×1013～1.0×1015cm-2，導(dǎo)入p型雜質(zhì)。
17.根據(jù)權(quán)利要求16所述半導(dǎo)體器件的制造方法，其特征是上述柵電極由膜厚5000埃以上的多晶硅膜構(gòu)成。
18.根據(jù)權(quán)利要求13所述半導(dǎo)體器件的制造方法，其特征是上述半導(dǎo)體器件是將上述第1半導(dǎo)體區(qū)域制成基極、上述第3半導(dǎo)體區(qū)域制成發(fā)射極、上述第4半導(dǎo)體區(qū)域制成集電極的絕緣柵型雙極晶體管。
全文摘要
半導(dǎo)體器件具備第1導(dǎo)電類型的襯底、第2導(dǎo)電類型的第1和第2半導(dǎo)體區(qū)域互相分開形成于襯底主表面上、第1導(dǎo)電類型的第3半導(dǎo)體區(qū)域在上述第1半導(dǎo)體區(qū)域上形成、和形成于第1與第3半導(dǎo)體區(qū)域之間且雜質(zhì)濃度高于第1半導(dǎo)體區(qū)域的第4半導(dǎo)體區(qū)域、形成于襯底主表面上的第1、第2主電極和柵絕緣膜、以及至少在襯底上和襯底與第3半導(dǎo)體區(qū)域之間的第1半導(dǎo)體區(qū)域上形成的柵電極。第1主電極與第1和第3半導(dǎo)體區(qū)域連接。第2主電極與第2半導(dǎo)體區(qū)域電連接。
文檔編號H01L29/786GK1374703SQ02106850
公開日2002年10月16日 申請日期2002年3月6日 優(yōu)先權(quán)日2001年3月7日
發(fā)明者鈴木史人, 高橋仁, 新井晴輝, 山口好廣 申請人:株式會社東芝