專利名稱：?jiǎn)纹琲c封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及單片IC封裝，尤其涉及具有對(duì)單片IC進(jìn)行靜電放電保護(hù)的保護(hù)裝置的單片IC封裝。
至今，這些小型封裝中，作為構(gòu)成同外部連接用端子的突起及插入物的內(nèi)部布線材料，通常使用銅(Cu)等低阻抗金屬。尤其是作為單片IC使用高頻對(duì)應(yīng)IC或大功率IC時(shí)，通過將低阻抗金屬材料用作外部連接用端子材料及內(nèi)部布線材料有利于實(shí)現(xiàn)信號(hào)速度的高速化及降低傳輸損失。
然而，就作為如上所述的外部連接端子材料及內(nèi)部布線材料使用低阻抗金屬材料的IC封裝(以下，將這種IC封裝稱為低阻抗封裝)而言，存在靜電放電問題。
即，低阻抗封裝的制造工序或者組裝工序中，帶靜電的操作人員或處理機(jī)械同低阻抗封裝的外部連接端子(突起或引線)接觸時(shí)，存在由于所帶靜電的放電，單片IC有遭靜電損壞的危險(xiǎn)這類問題。
作為防止這種ESD的措施，現(xiàn)有的這種低阻抗封裝采用的結(jié)構(gòu)是將保護(hù)單片IC免遭ESD破壞的保護(hù)電路(為提高抗ESD量及抗ESD電壓的電路)設(shè)置在單片IC內(nèi)。
然而，采用將保護(hù)電路設(shè)置在單片IC內(nèi)的結(jié)構(gòu)，單片IC必大型化，與之相應(yīng)存在低阻抗封裝也大型化的問題。另外，就在經(jīng)薄膜形成工序及超細(xì)加工工序而形成的單片IC中設(shè)置保護(hù)電路而言，由于單片IC的設(shè)計(jì)及制造工序均復(fù)雜化，還存在單片IC的制造成本提高的問題。
本發(fā)明鑒于存在如上所述的問題，其目的在于提供一種單片IC封裝，它能以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)提高抗ESD量和抗ESD電壓。
本發(fā)明為了實(shí)現(xiàn)上述任務(wù)，采用了下述各種技術(shù)方案。
本發(fā)明的第一技術(shù)方案是，在單片IC封裝中具有以下各部分單片IC，容納該單片IC的封裝，設(shè)置于該封裝中的同時(shí)，以布線同上述單片IC實(shí)現(xiàn)電連接的外部連接端子，保護(hù)上述單片IC免遭靜電放電破壞的保護(hù)裝置，其結(jié)構(gòu)特征是；將上述連接端子用作上述保護(hù)裝置。
根據(jù)上述發(fā)明，可通過將外部端子用作保護(hù)裝置的結(jié)構(gòu)，實(shí)現(xiàn)以簡(jiǎn)單的結(jié)構(gòu)提高抗SED量及抗SED電壓，從而可防止靜電對(duì)單片IC及布線的破壞。
另外，本發(fā)明的第二技術(shù)方案是在上述第一方案的單片IC封裝中，其特征是上述外部連接端子是其阻抗值為10Ω---100KΩ的突起或引線。
根據(jù)上述發(fā)明，僅僅通過將作為外部接線端子的突起或引線的阻抗值設(shè)定在10Ω---100KΩ的范圍內(nèi)，可實(shí)現(xiàn)抗ESD量及抗ESD電壓的提高。
本發(fā)明的第三技術(shù)是在單片IC封裝中具有以下各部分單片IC，容納該單片IC的封裝，設(shè)置在該封裝的同時(shí)，以布線同上述單片IC實(shí)現(xiàn)電連接的外部連接端子，保護(hù)上述單片IC免遭靜電放電破壞的保護(hù)裝置，其特征是其結(jié)構(gòu)是將上述布線用作上述保護(hù)裝置。
根據(jù)上述發(fā)明，通過采用布線作為保護(hù)裝置的結(jié)構(gòu)，可以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)抗ESD量及抗ESD電壓的提高，從而可防止單片IC及布線被靜電破壞。
另外，本發(fā)明的第四技術(shù)方案是在上述第三技術(shù)方案的單片IC的封裝中，其特征是上述布線是阻抗為10Ω---100KΩ焊接線或布線圖布線。
根據(jù)上述發(fā)明，僅僅通過將作為布線的焊接線或布線圖布線的阻抗值設(shè)定為10Ω---100KΩ，就可實(shí)現(xiàn)提高抗ESD量及抗ESD電壓。
(A)是剖面圖，(B)是將樹脂封裝去除后狀態(tài)的俯視圖，(C)是仰視圖。
圖2是關(guān)于本發(fā)明的IC封裝由電極焊片至突起的等值電路圖。
圖3是為說(shuō)明第一實(shí)施例的變型的IC封裝的示意圖。
(A)是剖面圖，(B)是將樹脂封裝去除后狀態(tài)的俯視圖，(C)是仰視圖。
圖4是為說(shuō)明本發(fā)明的第二施例的IC封裝的示意圖，(A)是剖面圖，(B)是將樹脂封裝去除后狀態(tài)的俯視圖，(C)是仰視圖。
圖5是為說(shuō)明本發(fā)明的第二施例的變型的IC封裝的示意圖，(A)是剖面圖，(B)是將樹脂封裝去除后狀態(tài)的俯視圖，(C)是仰視圖。
其中，10A----10D，IC封裝，

具體實(shí)施方式
下面同附圖一起說(shuō)明本發(fā)明的實(shí)施方式。
IC封裝10A大致由單片IC11，插入物12，樹脂封裝13及高阻抗突起14等構(gòu)成。另外，在本實(shí)施例中，作為IC封裝10A舉例說(shuō)明了BGA型(球型能頭陳列)的封裝，然而適用于本發(fā)明者不限于BGA，其它的如CSP等IC封裝也可廣泛適用。
單片IC11是經(jīng)薄膜形成工序及超細(xì)加工工序等形成的，在一個(gè)IC芯片內(nèi)是由有源元件和無(wú)源元件組成的許多電路元件組合成一體或構(gòu)成的，在這一點(diǎn)上單片IC同將不能與IC芯片一起形成在IC芯片上的電容等有源零件組裝在基板上構(gòu)成的混合IC的結(jié)構(gòu)是不同的。
另外，在本實(shí)施例中所使用的單片IC11中，不設(shè)置防止由于ESD(靜電放電)而遭靜電破壞的保護(hù)電路(提高抗ESD量及抗ESD電壓的電路)?；蛘撸词乖O(shè)置保護(hù)電路，與現(xiàn)有技術(shù)相比，保護(hù)電路在單片IC11中所占的比例也能非常小。(約為現(xiàn)有技術(shù)的1/2以下左右)。
插入物12是電路的基板，在其表面放置了單片IC11同時(shí)，在其背面設(shè)置了作為外部連接端子的高阻抗突起14。在插入物的表面上，如

圖1(B)所示，將焊點(diǎn)17及布線18做成一體。
焊點(diǎn)17通過導(dǎo)線16同單片IC11的電極焊片15進(jìn)行電連接。布線18的一端同該焊點(diǎn)17連接。另外，布線18的另一端同通孔19連接。
該通孔19做成使插入物12正反兩面貫通的形式。其內(nèi)部充填如銅等導(dǎo)電金屬。而且，在該通孔中的下部設(shè)置高阻抗突起14。
另外，在本實(shí)施例中，在通孔中的正下方設(shè)置高阻抗突起14，而通過在插入物12的背面形成布線，可以形成通孔19的形成位置和高阻抗突起14的設(shè)置位置不同的結(jié)構(gòu)。
樹脂封裝13做成使其覆蓋上述單片IC11，導(dǎo)線16，焊點(diǎn)17及布線18等。這樣，上述后各結(jié)構(gòu)單元11、16、17、18均用樹脂封裝13保護(hù)。該樹脂封裝13為例如環(huán)氧樹脂，可用模壓法形成。
此處，需注意從IC11至高阻抗突起14之間的電連接線路。圖2是表示從單片IC至高阻抗突起14的電連接線路的等值電路圖。
如同圖所示，在從單片IC11的電極焊片15至高阻抗突起14之間，連接有導(dǎo)線16，布線18和通孔19?，F(xiàn)在，將導(dǎo)線16的阻抗設(shè)為Rw(Ω)，將布線18和通孔19的合成阻抗設(shè)為RL，而將高阻抗突起14的阻抗設(shè)為RB。
導(dǎo)線16的阻抗RW通常約為0.1Ω左右。而布線18和通孔19的合成阻抗RL通常也約為0.1Ω左右。與此相反，有關(guān)本實(shí)施例的IC封裝10A中，高阻抗突起14的阻抗RB則設(shè)定為10Ω----100KΩ的高阻抗。
這樣，作為將突起的阻抗值提高的高阻抗突起14可以通過適當(dāng)選擇高阻抗突起14的材質(zhì)很容易地進(jìn)行。而至今一般使用的突起的阻抗值則約為0.1Ω左右。如上所述，通過將高阻抗突起14的阻抗值RB做成高阻抗，則可將高阻抗突起14用作保護(hù)單片IC11免遭ESD破壞的保護(hù)裝置(使抗ESD量及抗ESD電壓提高的電路)。
現(xiàn)在假想在單片IC封裝10A的制造工序或組裝工序中。帶靜電的操作者或處理機(jī)器(以下稱為帶電物)同IC封裝10A的高阻抗突起14接觸時(shí)的情況。這時(shí)，高阻抗突起14如上所述由于具有高阻抗，即使帶電物同高阻抗突起14接觸而產(chǎn)生ESD，通過將靜電的能量在高阻抗突起14中轉(zhuǎn)換為熱能(焦耳熱)等而消耗。因此，即使帶電物同高阻抗突起14接觸而產(chǎn)生ESD，也可以防止單片IC11，導(dǎo)線16，布線18及通孔19發(fā)生損傷。這樣，在有關(guān)本實(shí)施例的IC封裝10A中，高阻抗突起14具有作為保護(hù)單片IC11免遭ESD破壞的保護(hù)裝置的功能。即，將高阻抗突起14(外部連接端子)和保護(hù)裝置做成了一體。
通過這樣的結(jié)構(gòu)，以簡(jiǎn)單的結(jié)構(gòu)就能實(shí)現(xiàn)提高抗ESD量及抗ESD電壓，從而可防止單片IC11及各種布線16、18、19免遭ESD破壞。另外，由于未在單片IC中設(shè)置提高抗ESD量及抗ESD電壓的電路，可實(shí)現(xiàn)單片IC11的小型化，從而可實(shí)現(xiàn)IC封裝10A的小型化。
圖3表示的是上述實(shí)施例1的IC封裝10A的變型例IC封裝10B。另外，在圖3中，對(duì)于同圖1所示的結(jié)構(gòu)相同，使用相同標(biāo)號(hào)的部分的說(shuō)明予以省略。
有關(guān)實(shí)施例1的IC封裝10A表示其結(jié)構(gòu)做成全部突起(實(shí)施例中為6個(gè))均為高阻抗突起14。然而，根據(jù)單片IC11的規(guī)格的不同，則不必全部電極焊片15都采用防ESD措施。
因此，在本變型例中，如圖3(C)所示，將必須采用防ESD措施的電極焊片15所連接的二個(gè)突起做成高阻抗突起14(圖中，用斑點(diǎn)所示)，而其余的4個(gè)突起均做成同現(xiàn)有的相同的阻抗值約為0.1Ω左右的突起20(以下，稱為低阻抗突起)。這樣，沒有必要將在IC封裝中所設(shè)置的全部突起均設(shè)置成高阻抗突起14，也可以僅對(duì)那些需要采用防靜電措施者設(shè)置高阻抗突起14。
另外，對(duì)于上述實(shí)施例1及本變型例而言，已對(duì)用作外部接線端子的高阻抗突起14，20予以說(shuō)明，然而，本發(fā)明對(duì)于使用引線作為外部接線端子的IC封裝(例如，DIP、QFP等封裝)也都是能使用的。
接著對(duì)本發(fā)明的第二實(shí)施例予以說(shuō)明。
圖4是表示作為第二實(shí)施例的IC封裝10C的示意圖。圖4(A)是在便于說(shuō)明的最佳位置剖切IC封裝10C的剖面圖，圖4(B)是去除樹脂封裝13時(shí)的俯視圖，圖4(C)是IC封裝10C的仰視圖。另外在圖4中，在于與所示圖1的實(shí)施例1的IC封裝10A結(jié)構(gòu)相同，使用相同標(biāo)號(hào)的部分的說(shuō)明予以省略。
在上述實(shí)施例1的IC封裝10A中，為了提高抗ESD量及抗ESD電壓而使單片IC11等免遭ESD破壞，將作為外部界限端子的突起做成高阻抗突起14。
與此相對(duì)，在本實(shí)施例的IC封裝中，是將連接焊點(diǎn)17和通孔19的布線21的阻抗RL做成10Ω的----100KΩ高阻抗(參照?qǐng)D2)，從而將它作為保護(hù)單片IC免遭ESD破壞的保護(hù)裝置(提高抗ESD量及抗ESD電壓的電路)。
這樣，提高布線的阻抗值使其成為高阻抗布線21，可以通過適當(dāng)選擇高阻抗布線21的材質(zhì)很容易地實(shí)現(xiàn)。另外，在將焊點(diǎn)17同高阻抗布線21做成一體的情況下，焊點(diǎn)17也同高阻抗布線21一樣可用高阻抗材料形成。進(jìn)而，通孔19也可用高阻抗材料充填。這時(shí)，除了高阻抗布線21之外，用高阻抗材料形成的焊點(diǎn)17及通孔19也具有保護(hù)單片IC11免遭ESD破壞的保護(hù)裝置的功能。
這樣，在本實(shí)施例的IC封裝10C中，將高阻抗布線21和保護(hù)裝置做成一體，將高阻抗布線21做成保護(hù)單片IC11免遭ESD[哦壞的結(jié)構(gòu)，通過采用這樣的結(jié)構(gòu)，以簡(jiǎn)單的結(jié)構(gòu)就能實(shí)現(xiàn)提高抗ESD量及抗ESD電壓。從而可防止單片IC11等免遭ESD破壞。
另外，即使在本實(shí)施例中，由于不在單片IC11中設(shè)置能提高其抗ESD量及抗ESD電壓的電路，可實(shí)現(xiàn)單片IC11的小型化，從而可實(shí)現(xiàn)IC封裝10C的小型化。
圖5表示的是上述實(shí)施例2的IC封裝10C的變型例IC封裝10D。另外在圖5中，對(duì)于同圖4所示的結(jié)構(gòu)相同的，使用相同標(biāo)號(hào)的部分的說(shuō)明予以省略。
第二實(shí)施例的IC封裝10C表示將全部布線(本實(shí)施例中為6條)均做成高阻抗布線21的結(jié)構(gòu)。然而，根據(jù)單片IC的規(guī)格的不同，在全部高阻抗布線21中也有不必采用防ESD措施者。
因此，在本變型例中，如圖5(B)所示，將必須采用防ESD措施的電極焊片1 5連接的3條布線做成高阻抗布線21(圖中，用斑點(diǎn)表示)，其余3條布線做成通常的阻抗值約為0.1Ω左右的布線18，這樣，沒有必要將在IC封裝中所設(shè)置的全部布線都設(shè)置成高阻抗布線21，也可以僅將必須采用防ESD措施的布線設(shè)置成高阻抗布線21。
進(jìn)而在本實(shí)施例中，也可以對(duì)同高阻抗布線21連接的突起采用高阻抗突起14的結(jié)構(gòu)。這樣，高阻抗突起14和高阻抗布線21既可以做成兩者同時(shí)設(shè)置的結(jié)構(gòu)，也可以做成有選擇地設(shè)置一種的結(jié)構(gòu)。
另外，在上述實(shí)施例1及實(shí)施例2中，將保護(hù)電路做成同本來(lái)就設(shè)置在IC封裝中的結(jié)構(gòu)單元的突起或布線作為一體的結(jié)構(gòu)。然而，將該保護(hù)電路作為芯片阻抗等另一零件，還要像混合IC那樣考慮在插入物上設(shè)置的結(jié)構(gòu)。但是，在做成這種結(jié)構(gòu)情況下，也不希望增加零件個(gè)數(shù)，不希望各外部接線端子上產(chǎn)生設(shè)置芯片阻抗等的需要，不希望使IC封裝大型化從而使制造成本提高。
使用如上所述的本發(fā)明，由于可以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)提高抗ESD量及抗ESD電壓，可防止單片IC及布線免遭靜電破壞，從而可提高單片IC封裝的可靠性。
權(quán)利要求
1.一種單片IC封裝，在該封裝中，具有單片IC，封裝該單片IC的封裝，設(shè)置在該封裝中，同時(shí)通過布線同上述單片IC實(shí)現(xiàn)電連接的外部接線端子，保護(hù)上述單片IC免遭靜電放電破壞的保護(hù)裝置，其特征在于其結(jié)構(gòu)是使用上述外部接線端子作為上述保護(hù)裝置。
2.根據(jù)權(quán)利要求1記載的一種單片IC封裝，其特征在于在上述單片IC封裝中，上述外部接線端子是其阻抗值為10Ω----100KΩ的突起或引線。
3.一種單片IC封裝，在該封裝中，具有單片IC，封裝單片IC的封裝，設(shè)置在該封裝中，同時(shí)通過布線同上述單片IC實(shí)現(xiàn)電連接的外部接線端子，保護(hù)上述單片IC免遭靜電破壞的保護(hù)裝置，其特征在于其結(jié)構(gòu)是使用上述布線作為上述保護(hù)裝置。
4.根據(jù)權(quán)利要求3記載的一種單片IC封裝，其特征在于在上述單片IC封裝中，上述布線是其阻抗值為10Ω----100KΩ的焊接線或布線圖布線。
全文摘要
本發(fā)明涉及具有保護(hù)單片IC免遭靜電放電破壞的保護(hù)裝置的單片IC封裝，可以以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)提高抗ESD量及抗ESD電壓。在單片IC封裝中具有單片IC11，封裝單片IC11等的樹脂封裝13，設(shè)置在該樹脂封裝13中，同時(shí)通過布線18、19等同單片IC11電氣連接的突起以及保護(hù)單片IC11免遭靜電放電(ESD)破壞的保護(hù)裝置，其結(jié)構(gòu)是通過用高阻抗材料形成突起而得到高阻抗突起14，使用該高阻抗突起14作為保護(hù)裝置。
文檔編號(hào)H01L23/00GK1398000SQ0210171
公開日2003年2月19日 申請(qǐng)日期2002年1月14日 優(yōu)先權(quán)日2001年7月12日
發(fā)明者寺田幸弘 申請(qǐng)人:三美電機(jī)株式會(huì)社