專利名稱：使用預(yù)存儲的權(quán)重的加權(quán)隨機(jī)模式測試的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路測試，更具體說涉及使用加權(quán)的測試輸入的集成電路測試。
背景技術(shù)：
在單一半導(dǎo)體芯片上制作的復(fù)雜的集成電路包括數(shù)以千計既有時序的、也有組合的電路元件。這些電路元件對于分立的獨(dú)立測試在物理上是不可被訪問的。因?yàn)樵谠撾娐吩g的內(nèi)部互連和相互依賴的復(fù)雜性，單個電路元件以及整個裝置完整性的測試隨著電路元件的數(shù)量的增加變得日益耗時。
現(xiàn)有技術(shù)的集成電路測試使用至少一些測試中的電路的時序(或存儲器)元件的修改來包括鎖存器和耦連的開關(guān)(多路轉(zhuǎn)換器)，并使用這些被鎖存的時序元件的串行耦連來形成在測試輸入發(fā)生器和輸出捕獲電路之間的至少一個移位寄存器。這些鎖存器的每個都由系統(tǒng)時鐘控制。時序元件的每一串行耦連稱為掃描鏈或掃描寄存器。每一被鎖存的時序元件稱為掃描元件或掃描觸發(fā)器。來自測試發(fā)生器的測試輸入被掃描到存儲元件中，而測試結(jié)果被通過該掃描寄存器從該存儲元件中掃描出來。
每一時序電路元件另外連接到形成一組合邏輯塊的至少一個組合電路元件。為測試組合邏輯塊的功能和性能，把測試位的各種組合從耦連的掃描元件輸入到該組合邏輯塊，通過一個掃描寄存器對其進(jìn)行接收。每一掃描元件(除了在鏈末端的以外)根據(jù)被輸入到連接的開關(guān)的信號的狀態(tài)傳輸一個輸入到另一個連接的掃描元件或者該連接的邏輯塊，或者從其接收輸出。該存儲設(shè)備之一形成鏈的末端，并且從測試輸入發(fā)生器接收掃描輸入，該輸入可以從輸入引腳提供到該集成電路。另一個存儲設(shè)備形成鏈的另一端，并且提供提供給輸出捕獲電路的掃描輸出，所述掃描輸出可以去往集成電路的輸出引腳。一旦把一個適當(dāng)?shù)臏y試輸入移位到掃描元件，則它就被通過把輸入狀態(tài)傳輸?shù)浇M合邏輯塊而被切換來運(yùn)用組合邏輯塊，該組合邏輯塊以其平常的方式響應(yīng)測試數(shù)據(jù)。當(dāng)掃描元件被切換到掃描鏈移位方式時，結(jié)果就由掃描元件捕獲，并由掃描鏈傳輸?shù)讲东@電路。
現(xiàn)有技術(shù)測試使用一個隨機(jī)模式測試輸入發(fā)生器對被測試的集成電路的每一掃描鏈(因此可對每一組合邏輯塊可選擇地)產(chǎn)生一個確定的邏輯1邏輯0位的測試模式，其中邏輯1值和邏輯0值的似然率可能相等?，F(xiàn)有技術(shù)測試另外使用一個加權(quán)的隨機(jī)模式測試輸入發(fā)生器以發(fā)生邏輯值1的概率不等于0.5的隨機(jī)位。
在生產(chǎn)線的基礎(chǔ)上，全部測試一個集成電路的每一元件幾乎不實(shí)用。相反，常規(guī)上一個電路在給定準(zhǔn)確級測試。對于每一測試鏈，高準(zhǔn)確級通常需要多個數(shù)量的輸入測試集。這些測試集包括一個變化的確定性的輸入權(quán)重。因此大量電路元件需要極大數(shù)量的測試數(shù)據(jù)，該測試數(shù)據(jù)必須被實(shí)時地交付給被測試的集成電路以使測試時間最少，不適當(dāng)長的測試長度是不可接受的。另外，這一大量的實(shí)時數(shù)據(jù)需要昂貴的測試設(shè)備。
問題是以實(shí)時方式給芯片上(on-die)加權(quán)的隨機(jī)模式發(fā)生器提供大量的權(quán)重集(weight set)以便實(shí)現(xiàn)極高的錯誤覆蓋。


通過在附圖中表示的示范的、但不是限制的實(shí)施例說明本發(fā)明。相同的號碼在所有圖中指示同樣的元件。
圖1表示本發(fā)明的集成電路的一個實(shí)施例。
圖2表示本發(fā)明的權(quán)重發(fā)生器的一個實(shí)施例。
圖3表示本發(fā)明的權(quán)重檢索器和分發(fā)器的實(shí)施例。
圖4表示根據(jù)本發(fā)明的方法的一個實(shí)施例的流程圖，所述方法為單一控制信號集提供至掃描鏈的加權(quán)測試數(shù)據(jù)位流。說明的順序不應(yīng)理解為暗指這些操作是必須與順序有關(guān)的。
具體實(shí)施例方式
在下面的說明中，將說明本發(fā)明的各個方面和細(xì)節(jié)。然而，對于熟悉本技術(shù)領(lǐng)域的人顯然，本發(fā)明可以只以本發(fā)明的某些或者全部方面實(shí)現(xiàn)。為解釋起見，敘述了特定的數(shù)量、材料和結(jié)構(gòu)以便提供對本發(fā)明的徹底了解。然而，對于熟悉本技術(shù)領(lǐng)域的人顯然，本發(fā)明在不要這些具體的方面和細(xì)節(jié)的情況下也是可以實(shí)現(xiàn)的。在其它場合，公知的特征被省略和簡化，包括裝置和方法步驟，以便不模糊本發(fā)明。
各種操作作為多個被依次執(zhí)行的分立的步驟以最有助于理解本發(fā)明的方式說明。然而，說明的次序不應(yīng)該被理解為暗指這些操作需要依賴次序，特別是，步驟被介紹的次序。任何必要的排序另外明確表示或者會由熟悉本技術(shù)領(lǐng)域的人理解。此外，重復(fù)使用術(shù)語“在一個實(shí)施例中”和/或“一實(shí)施例”。然而該術(shù)語不一定指同一個實(shí)施例，雖然它們可以是同一個。
參考圖1，測試中的集成電路包括至少一個掃描鏈104，該鏈被表示為掃描鏈104a-104n。該掃描鏈位于芯片102上。掃描鏈104的每一個包括測試中集成電路的結(jié)構(gòu)化掃描元件(未示出)，每一個連接到測試中集成電路的至少一個結(jié)構(gòu)化的組合元件電路(未示出)。每一掃描鏈的輸出側(cè)交替連接到芯片上或者芯片外的輸出捕獲電路，該輸出捕獲電路表示為芯片上的多輸入簽名寄存器(MISR)108，該多輸入簽名寄存器在通過掃描鏈104i(這里i表示任何實(shí)現(xiàn)的掃描鏈)捕獲每一組合元件電路傳輸后的輸出。MISR108比較捕獲的輸出位與預(yù)測的輸出位以確定測試中電路的有效性。一般，壓縮數(shù)據(jù)與常規(guī)稱為簽名的預(yù)測輸出比較。如果由電路實(shí)現(xiàn)的簽名與電路的無錯誤版的簽名不同的話則發(fā)生錯誤檢測。
至每一掃描鏈的數(shù)據(jù)輸入由本發(fā)明的一個權(quán)重發(fā)生器(WG)電路112提供，它表示為權(quán)重發(fā)生器112a-112n，其中，如圖所示，WG112a提供至掃描鏈104a的輸入，WG112b提供至掃描鏈112b的輸入，WG112c提供至掃描鏈112c的輸入，WG112n提供至掃描鏈104n的輸入。權(quán)重發(fā)生器112的一個實(shí)施例的設(shè)計特別參考圖2介紹。優(yōu)選地，每一權(quán)重發(fā)生器112位于芯片上。每一權(quán)重發(fā)生器112i(這里i表示任何實(shí)現(xiàn)的權(quán)重發(fā)生器)提供到它所連接的掃描鏈104i的一個確定的偽隨機(jī)加權(quán)輸入，這里“權(quán)重”意思是為到掃描鏈104i的輸入中的每一位獲得位值為1的概率。
每一權(quán)重發(fā)生器112i從一個常規(guī)偽隨機(jī)模式發(fā)生器120(PRPG)接收形式為“k”個單獨(dú)的數(shù)字信號輸入116i的偽隨機(jī)信號輸入，(其中“i”指示至任何權(quán)重發(fā)生器112i的“k”個信號輸入，并且其中每一信號輸入包括至少一個單獨(dú)的信號線)。具體考慮，數(shù)字信號的數(shù)量以及在任何一個信號輸入上的高和低位(或1和0)的統(tǒng)計分布對每一權(quán)重發(fā)生器112i可以不同。每一權(quán)重發(fā)生器112i另外從本發(fā)明人優(yōu)選稱為“權(quán)重檢索器和分發(fā)器”(WRD)電路128的電力接收用于形成一個數(shù)據(jù)字段的信號，本發(fā)明人優(yōu)選將這一信號稱為“隨機(jī)權(quán)重確定”信號輸入124i(這里“i”指示至權(quán)重發(fā)生器“i”的一個實(shí)現(xiàn)了的隨機(jī)權(quán)重確定信號輸入并且其中每一信號輸入包括至少一個單獨(dú)的信號線)。術(shù)語“隨機(jī)權(quán)重確定信號”和“權(quán)重檢索器和分發(fā)器”在下面的說明中使用。隨機(jī)權(quán)重確定信號輸入124i是這樣一個信號，它的值確定施加在掃描鏈112i上的偽隨機(jī)加權(quán)掃描輸入位，而參考圖2和3公開的它們的發(fā)生相應(yīng)包括至掃描鏈104的權(quán)重輸入的推導(dǎo)。參考圖2介紹的權(quán)重發(fā)生器112i的一個實(shí)施例公開權(quán)重確定信號如何確定所施加的加權(quán)掃描輸入位。每一權(quán)重發(fā)生器112i電路輸出一個偽隨機(jī)權(quán)重位信號148i(其中“i”指示任何實(shí)現(xiàn)的偽隨機(jī)權(quán)重位信號，這里表示為a-n)，由隨機(jī)權(quán)重確定信號124i確定任何位的權(quán)重。權(quán)重位信號被移位到掃描鏈104i的最左觸發(fā)器，以便沿著掃描鏈104i向下傳輸并最終加載到組合元件電路中。
數(shù)據(jù)下載電路168與提供相應(yīng)的測試數(shù)據(jù)位至測試數(shù)據(jù)位流148i的權(quán)重發(fā)生器電路112i同步地下載在存儲器136中存儲的數(shù)據(jù)集的每一權(quán)重確定信號124數(shù)據(jù)字段到適當(dāng)?shù)臋?quán)重發(fā)生器電路112i。數(shù)據(jù)下載電路168的一個實(shí)施例包括一個控制電路，表示為單獨(dú)的單元128、132、140，它從存儲器136將該數(shù)據(jù)集的每一數(shù)據(jù)字段讀取到緩沖器電路156，緩沖器電路156與提供相應(yīng)的測試數(shù)據(jù)位至每一測試數(shù)據(jù)位流148i的權(quán)重發(fā)生器電路112i同步地從數(shù)據(jù)下載電路168將數(shù)據(jù)集的每一數(shù)據(jù)字段輸出到權(quán)重發(fā)生器電路112i。在優(yōu)選實(shí)施例中，數(shù)據(jù)下載電路168包括單獨(dú)的單元，在圖1和3中表示為“權(quán)重檢索器和分發(fā)器”電路128、“加權(quán)隨機(jī)模式測試控制器”(WRPTC)電路140、和“存儲器映射單元”電路132。熟悉本技術(shù)領(lǐng)域的人理解，其它專門的控制電路將該隨機(jī)權(quán)重確定信號124從存儲器136提供到權(quán)重發(fā)生器112i，它們明確包括在本發(fā)明中。例如，本發(fā)明人更愿用由有窮狀態(tài)電路實(shí)現(xiàn)的電路，但是另外可選的一個電路包括編程的計算機(jī)。數(shù)據(jù)下載電路的優(yōu)選實(shí)施例是位于和測試中集成電路相同的芯片上的電路。
下面特別參考圖3說明權(quán)重檢索器和分發(fā)器電路128的實(shí)施例。權(quán)重檢索器和分發(fā)器電路128根據(jù)來自本發(fā)明人優(yōu)選稱為“加權(quán)隨機(jī)模式測試控制器”電路140的電路的輸入，通過本發(fā)明人優(yōu)選稱為“存儲器映射單元電路”132的控制器電路從存儲器136接收輸入。相應(yīng)地，在下面參考圖1和3說明權(quán)重檢索器和分發(fā)器電路時分別說明存儲器136、存儲器映射單元電路132、和加權(quán)隨機(jī)模式測試控制器電路140的每一個。在下面的說明中使用術(shù)語“存儲器映射單元”和“加權(quán)隨機(jī)模式測試控制器”來分別說明電路132和140。
參考圖2，權(quán)重發(fā)生器112i控制輸入到掃描鏈104i的加權(quán)的輸入信號的具體權(quán)重。權(quán)重發(fā)生器112的一個實(shí)施例包括常規(guī)隨機(jī)信號輸入116，它對于權(quán)重發(fā)生器112i被表示為4條平行線116ia-116id。信號116ia-116id的每一個傳輸一個具有1和0的相等概率的偽隨機(jī)二進(jìn)制信號。它們形成至發(fā)生信號的邏輯組合的邏輯電路的輸入。特別對于4個信號輸入116ia-116id，發(fā)生15個不同的隨機(jī)權(quán)重信號144，該信號位為1的概率范圍例如從1/16到15/16。隨機(jī)權(quán)重信號144a例如表示1/16的概率，隨機(jī)權(quán)重信號144b例如表示2/16的概率，隨機(jī)權(quán)重信號144c例如表示4/16的概率，隨機(jī)權(quán)重信號144d例如表示10/16的概率，隨機(jī)權(quán)重信號144e例如表示8/16的概率，隨機(jī)權(quán)重信號144f例如表示15/16的概率。在具有“n”個常規(guī)隨機(jī)加權(quán)信號輸入的更一般的場合，每一個例如具有1和0的相等概率，發(fā)生2n-1個不同的隨機(jī)權(quán)重信號，概率范圍為1/2n到(2n-1)/2n。每一個不同的隨機(jī)權(quán)重信號連接到由隨機(jī)權(quán)重確定信號124i控制的開關(guān)(多路轉(zhuǎn)換器)152的輸入側(cè)。開關(guān)152根據(jù)權(quán)重確定信號124i的值從每一個連接的不同的隨機(jī)權(quán)重信號中選擇。在優(yōu)選實(shí)施例中，隨機(jī)權(quán)重確定信號輸入124i提供一個n位數(shù)據(jù)字段，以便切換來自2n-1個單獨(dú)的隨機(jī)權(quán)重信號144中的一個希望的權(quán)重，所述隨機(jī)權(quán)重信號144優(yōu)選地被配置為n條單獨(dú)的線，每一條提供1位。隨機(jī)權(quán)重確定信號124i逐位地控制隨機(jī)權(quán)重位信號148i的內(nèi)容。隨機(jī)權(quán)重確定信號是通過權(quán)重檢索器和分發(fā)器電路128得到來自存儲器136的輸入的。隨機(jī)權(quán)重位信號148i的隨機(jī)權(quán)重位的每個權(quán)重確定信號124i特別是根據(jù)在存儲器136中存儲的值而加以確定的。
現(xiàn)在參考圖3，權(quán)重檢索器和分發(fā)器電路128與隨機(jī)權(quán)重位信號148i速率同步地給每一權(quán)重發(fā)生器電路(112i)開關(guān)152提供權(quán)確定信號124i。權(quán)重檢索器和分發(fā)器電路128從存儲器136(參考圖1表示)檢索權(quán)重確定信號數(shù)據(jù)并下載該數(shù)據(jù)到權(quán)重緩沖器電路156。權(quán)重緩沖器電路156提供下載的存儲器數(shù)據(jù)的任何需要的臨時存儲以保證一個切換的隨機(jī)權(quán)重位信號148i位的每個多位矢量被及時地交付給每一權(quán)重發(fā)生器112i。緩沖器電路156協(xié)調(diào)權(quán)重發(fā)生器112i的數(shù)據(jù)需求和由存儲器136提供的數(shù)據(jù)量和格式。例如，位的第一范圍可以在第一組時間被從存儲器136下載到緩沖電路156，而組成權(quán)重緩沖信號124i的數(shù)據(jù)字段具有和位的第一范圍不同的大小，并且在相應(yīng)于權(quán)重位信號148的位的發(fā)生的不同組的時間被下載到權(quán)重發(fā)生器，這樣就與給測試數(shù)據(jù)位流148提供相應(yīng)測試數(shù)據(jù)位的權(quán)重發(fā)生器112i電路同步。如熟悉本技術(shù)領(lǐng)域的人所理解的，權(quán)重緩沖器電路156、存儲器136、和權(quán)重檢索器和分發(fā)器(WRD)控制電路164的設(shè)計是相關(guān)的。在優(yōu)選實(shí)施例中，權(quán)重檢索器和分發(fā)器電路128給數(shù)據(jù)下載電路168和權(quán)重發(fā)生器電路112的剩余部分提供定時信號以提供在權(quán)重緩沖器電路156、存儲器映射單元132、和權(quán)重發(fā)生器電路112i之間的同步的控制信號。在另一個實(shí)施例中，數(shù)據(jù)下載電路168讀取已經(jīng)存在的時鐘諸如權(quán)重發(fā)生器電路112i時鐘以控制數(shù)據(jù)下載電路168和權(quán)重發(fā)生器電路112i的剩余部分的接口。
本發(fā)明的優(yōu)選實(shí)施例包括存儲器單元136，它是一個芯片上存儲器，優(yōu)選是已經(jīng)作為測試中集成電路的一部分的且沒有內(nèi)置自測試功能的存儲器，，和優(yōu)選是該集成電路的高速緩存存儲器。在另一個實(shí)施例中，存儲器136是芯片上專用內(nèi)置自測試存儲器，而在另一個實(shí)施例中，存儲器136是芯片外單元。
在一個實(shí)施例中的存儲器136存儲，對于給定的掃描鏈104i、對于每一掃描鏈104I、對于權(quán)重確定信號輸入124的至少一個不同集中的每一個，確定權(quán)重位信號148i的單一位所必須的每個多位矢量，，每個單獨(dú)集包括用于確定掃描鏈104的測試數(shù)據(jù)位流148的數(shù)據(jù)，并且在這里稱為被數(shù)據(jù)集，其中所述掃描鏈104對于每一位的高和低值具有不同的概率。
例如，在一個實(shí)施例中，存儲器136存儲多組不同的權(quán)重確定信號數(shù)據(jù)字段，其中一組權(quán)重確定信號是用于確定在測試中電路中的每一掃描單元的加權(quán)掃描輸入位的權(quán)重確定信號數(shù)據(jù)字段的集合。如果測試中電路包括“m”個掃描鏈和每一掃描鏈包括“p”個掃描單元(這里不要求每一掃描鏈包含同樣數(shù)量的單元)，則有m*p個不同的單元，并且單一組權(quán)重確定信號可以包含m*p個權(quán)重確定矢量。從存儲器136(和順序地從數(shù)據(jù)下載電路168)中檢索這m*p個權(quán)重確定矢量以產(chǎn)生一個并行模式，該并行模式被應(yīng)用于掃描鏈104i。在本發(fā)明的電路應(yīng)用中，這一過程重復(fù)進(jìn)行多次，每次檢索同樣的m*p個權(quán)重確定信號以產(chǎn)生不同的并行模式，該并行模式具有可能不同的位值但是卻具有同樣的概率。每一單獨(dú)組的權(quán)重確定信號發(fā)生具有不同概率的隨機(jī)位信號148。
在分析被測試電路后，存儲的多位矢量根據(jù)輸入信號希望的加權(quán)給測試中電路的組合電路元件提供確定的加權(quán)。雖然優(yōu)選實(shí)施例需要大量數(shù)據(jù)來為給定的測試中電路驅(qū)動開關(guān)152中的每一個，但是典型的VLSI測試中電路存儲器容量具有容納甚大測試數(shù)據(jù)的存儲容量。
存儲器映射電路132提供對存儲器136的常規(guī)存儲器控制，以便執(zhí)行從和向存儲器136的讀和寫。在常規(guī)DRAM設(shè)備中，存儲器映射電路常常稱為存儲器控制器，和在常規(guī)高速緩存器設(shè)備中，存儲器映射電路常常稱為總線接口單元或存儲器接口單元。在權(quán)重檢索器和分發(fā)器控制器電路164的控制下，存儲器映射單元電路根據(jù)由權(quán)重檢索器和分發(fā)器控制器電路164所提供的地址將權(quán)重數(shù)據(jù)從存儲器136下載到權(quán)重緩沖器156。
權(quán)重檢索器和分發(fā)器控制器電路164提供至存儲器映射單元的控制信號和在存儲器136中存儲的數(shù)據(jù)字段的地址，以便響應(yīng)來自本發(fā)明人優(yōu)選地稱為加權(quán)隨機(jī)模式測試控制器140的電路的檢索權(quán)重命令和權(quán)重設(shè)定號，而經(jīng)由高速緩存地址緩沖器160將數(shù)據(jù)字段下載到權(quán)重緩沖器156。優(yōu)選地，加權(quán)的隨機(jī)模式測試控制器140也是一個芯片上電路。
參考圖4，為一個數(shù)據(jù)集發(fā)生加權(quán)隨機(jī)測試位信號(148i)的一種方法的實(shí)施例在方框210中包括存儲數(shù)據(jù)集的存儲器單元(136)，所述數(shù)據(jù)集包含用于確定要被輸入到被測試集成電路的一個掃描鏈(104i)的位流(148i)的一個位的權(quán)重的每一控制信號124。每一不同組的控制信號124具有相應(yīng)的不同的數(shù)據(jù)集。在方框220，包含該控制信號的數(shù)據(jù)字段與提供位流的一個相應(yīng)位的權(quán)重發(fā)生單元同步地從存儲器下載到權(quán)重發(fā)生單元(112i)。在一個實(shí)施例中，該下載包括從存儲器中以在第一組時間的第一數(shù)量的位的速率讀數(shù)據(jù)集的一部分，在緩沖電路中存儲讀取的部分，和在第二組時間從緩沖電路下載一數(shù)據(jù)字段，該第二組時間與數(shù)據(jù)位流速率同步，使得該位流的一個位的權(quán)重依賴于相應(yīng)的數(shù)據(jù)字段。這一過程的細(xì)節(jié)已經(jīng)參考圖1-3說明。優(yōu)選地，存儲器設(shè)置在集成電路上，以及除它用作為該數(shù)據(jù)集的存儲器設(shè)備外已經(jīng)存在于該集成電路，諸如集成電路的一個單元。
在方框230，權(quán)重發(fā)生單元提供至掃描鏈的加權(quán)的隨機(jī)測試位信號，該掃描鏈設(shè)置在集成電路芯片(102)上。位流的一個位的權(quán)重依賴于相應(yīng)的數(shù)據(jù)字段，該數(shù)據(jù)字段是該數(shù)據(jù)集的一部分，其中該數(shù)據(jù)字段已被下載到該權(quán)重發(fā)生單元。這一過程的細(xì)節(jié)已經(jīng)參考圖1-3說明?，F(xiàn)在應(yīng)該注意，在一個實(shí)施例中，權(quán)重發(fā)生單元包括一個開關(guān)，該開關(guān)具有多個數(shù)量的不同加權(quán)的輸入位流和一個基本由相應(yīng)數(shù)據(jù)字段組成的控制信號。還應(yīng)該注意，在一個實(shí)施例中，權(quán)重發(fā)生單元設(shè)置在集成電路芯片上。在方框240，對于位流的新的位，重復(fù)進(jìn)行方框220和230，其中所述位流對于所述新位具有特定控制信號。
雖然已經(jīng)描述并在附圖中展示了一定的示范實(shí)施例，但是應(yīng)該理解，這些實(shí)施例對寬廣的本發(fā)明是說明性的，而不是限制性的。本發(fā)明不限制在表示的和說明的特定構(gòu)造和安排上，并且可替換實(shí)施例，對于本發(fā)明所屬而不離開本發(fā)明的范圍的領(lǐng)域熟悉的的技術(shù)人員而言是顯而易見的。本發(fā)明的范圍由所附權(quán)利要求而不是上述說明定義。
權(quán)利要求
1.一種電路，包括芯片上的權(quán)重發(fā)生器電路，用于為芯片上的掃描鏈提供至少一個加權(quán)的測試數(shù)據(jù)位流，其中，每一所述數(shù)據(jù)位流的一測試數(shù)據(jù)位的權(quán)重依賴于數(shù)據(jù)集的被下載到該權(quán)重發(fā)生器電路的一相應(yīng)數(shù)據(jù)字段；存儲器，用于存儲該數(shù)據(jù)集；以及數(shù)據(jù)下載電路，用于與給每一所述測試數(shù)據(jù)位流提供相應(yīng)測試數(shù)據(jù)位的該權(quán)重發(fā)生器電路同步地從存儲器下載該數(shù)據(jù)集的每一數(shù)據(jù)字段到該權(quán)重發(fā)生器電路。
2.權(quán)利要求1所述電路，其中，該權(quán)重發(fā)生器電路包括一開關(guān)，以發(fā)生每一加權(quán)的測試數(shù)據(jù)位，該開關(guān)具有多個數(shù)量的不同加權(quán)的位流的輸入和相應(yīng)數(shù)據(jù)字段的控制信號。
3.權(quán)利要求1所述電路，其中，該存儲器是芯片上的存儲器。
4.權(quán)利要求1所述電路，其中，該數(shù)據(jù)下載電路是芯片上的電路。
5.權(quán)利要求1所述電路，其中，該存儲器另外存儲至少一個其它數(shù)據(jù)集；以及該數(shù)據(jù)下載電路與為每一數(shù)據(jù)集提供至每一所述測試數(shù)據(jù)位流的相應(yīng)測試數(shù)據(jù)位的該權(quán)重發(fā)生器電路同步地下載每一數(shù)據(jù)集的每一數(shù)據(jù)字段。
6.權(quán)利要求1所述電路，其中，該數(shù)據(jù)下載電路包括控制電路，用于從該存儲器將該數(shù)據(jù)集的每一數(shù)據(jù)字段讀取到緩沖器系統(tǒng)；以及緩沖器系統(tǒng)，用于從該數(shù)據(jù)下載電路輸出每一數(shù)據(jù)字段到該權(quán)重發(fā)生器電路。
7.權(quán)利要求6所述電路，其中，該緩沖器用于響應(yīng)來自該控制電路的信號輸出第一數(shù)據(jù)到該權(quán)重發(fā)生器。
8.權(quán)利要求1所述電路，其中，每一數(shù)據(jù)字段由位的第一范圍組成，并且該數(shù)據(jù)下載電路包括控制電路，用于在第二時間期間以位的第二范圍從該存儲器將該數(shù)據(jù)集的數(shù)據(jù)讀取到緩沖器電路；和緩沖器電路，用于在第二時間期間從該數(shù)據(jù)下載電路輸出每一數(shù)據(jù)字段到該權(quán)重發(fā)生器電路。
9.權(quán)利要求8所述電路，其中，該緩沖器用于響應(yīng)來自該控制電路的信號輸出第一數(shù)據(jù)到該權(quán)重發(fā)生器。
10.一種方法，包括將來自權(quán)重發(fā)生單元的加權(quán)的測試數(shù)據(jù)位流提供到設(shè)置在集成電路芯片上的掃描鏈，其中，該位流的一位的權(quán)重依賴于數(shù)據(jù)集的被下載到該權(quán)重發(fā)生單元的相應(yīng)數(shù)據(jù)字段；在存儲器單元中存儲至少一個數(shù)據(jù)集；與提供該位流的相應(yīng)位的該權(quán)重發(fā)生單元同步地從該存儲器下載相應(yīng)數(shù)據(jù)字段到該權(quán)重發(fā)生單元。
11.權(quán)利要求10所述方法，其中，該權(quán)重發(fā)生單元被設(shè)置在該集成電路芯片上。
12.權(quán)利要求10所述方法，其中，該存儲器單元被設(shè)置在該集成電路芯片上。
13.權(quán)利要求10所述方法，其中，該權(quán)重發(fā)生單元包括這樣一種類型的開關(guān)，該類型開關(guān)根據(jù)控制信號的內(nèi)容輸出多個輸入中的一個，并且該提供包括給該開關(guān)輸入多個不同加權(quán)的位流，其中，該控制信號基本由該相應(yīng)數(shù)據(jù)字段組成。
14.權(quán)利要求10所述方法，其中，該下載包括以在第一組時間第一數(shù)量的位的速率從該存儲器讀取數(shù)據(jù)集中至少一個數(shù)據(jù)集的一部分，在緩沖電路中存儲所讀取的部分，在第二組時間從該緩沖電路下載數(shù)據(jù)字段，第二組時間與該數(shù)據(jù)位流速率同步，使得該位流的一位的權(quán)重依賴于該相應(yīng)數(shù)據(jù)字段。
15.一種電路，包括至少一個權(quán)重發(fā)生器電路，每個所述權(quán)重發(fā)生器電路用于給不同的集成電路測試掃描鏈提供不同的測試數(shù)據(jù)位流，其中，每個所述權(quán)重發(fā)生器電路用于根據(jù)一相應(yīng)存儲的控制信號確定被提供的測試數(shù)據(jù)位流權(quán)重的位，該相應(yīng)存儲的控制信號從設(shè)置在集成電路的芯片上的控制信號發(fā)生單元被提供到該權(quán)重發(fā)生器電路。
16.權(quán)利要求15所述電路，其中，該控制發(fā)生電路包括存儲器單元和控制電路二者，以便與確定一位的該權(quán)重發(fā)生器電路同步地從該存儲器單元下載每一存儲的控制信號到該權(quán)重發(fā)生器電路。
17.權(quán)利要求15所述電路，其中，該存儲器單元是該集成電路的存儲器單元。
全文摘要
公開了一種通過下載一系列隨機(jī)加權(quán)的位到一個掃描鏈而測試集成電路的裝置和方法，其中，每一位具有由權(quán)重發(fā)生器實(shí)時發(fā)生的被不同地確定的權(quán)重。該權(quán)重發(fā)生器有一個開關(guān)，該開關(guān)由一個特別為隨機(jī)加權(quán)的位的每一位存儲的位控制，所述隨機(jī)加權(quán)的位確定所述位的權(quán)重。該控制信號被存儲在存儲器中，該控制信號與該位的產(chǎn)生同步的被下載到該開關(guān)中。優(yōu)選地，該存儲器在芯片上，并進(jìn)一步是該集成電路的一部分。
文檔編號H01L21/70GK1502045SQ01822889
公開日2004年6月2日 申請日期2001年12月18日 優(yōu)先權(quán)日2000年12月27日
發(fā)明者C·－J·M·林, D·M·吳, C -J M 林, 吳 申請人:英特爾公司