專利名稱：內(nèi)含溝道型肖特基整流器的溝道型dmos晶體管的制作方法
技術領域：
本發(fā)明涉及一種含有與肖特基勢壘整流器并聯(lián)的功率MOSFET的集成電路，尤其涉及一種單一襯底上的溝道型DMOSFET與溝道型肖特基整流器的集成。
遺憾的是，包含美國專利5,365,102中描述的肖特基勢壘整流器具有相對高的導通電阻(正向偏壓降)。此外，許多肖特基勢壘整流器具有相對高的反向偏置泄漏電流。因此，在功率轉(zhuǎn)換應用中經(jīng)常用功率MOSFET(金屬氧化物半導體場效應晶體管)來代替肖特基勢壘整流器，這能解決上述問題。
DMOS晶體管(雙擴散MOSFET)(即DMOSFET)是使用擴散來形成晶體管區(qū)域的一種MOSFET。典型的獨立DMOS電路包括制成并聯(lián)形式的兩個或更多個單獨的DMOS晶體管單元。各個DMOS晶體管單元共享公共的漏極觸點(基底)，同時，其源極用金屬短接，且柵極用多晶硅短接在一起。因此，雖然DMOS電路由一列較小的晶體管構(gòu)成，但其表現(xiàn)得像是一個單個的大晶體管。
DMOS晶體管的一個特殊類型是“溝道型DMOS晶體管”，其中，溝道是垂直形成的，在源極和漏極之間延伸的溝道中形成有柵極。排列了薄氧化物層并填充了多晶硅的溝道使電流受到的限制更少，因此具有更低的單位導通電阻(正向偏壓降)。在美國專利5,072,266、5,541,425與5,866,931中公開了溝道型DMOS晶體管的實例。
圖2a至圖2c顯示了現(xiàn)有溝道型DMOS結(jié)構(gòu)120的一個實施例，其中一個單元121在水平橫截面上是矩形。應該注意，晶體管單元121不需具有用于基本晶體管運行的矩形形狀，更多的可以具有任何多邊形的形狀。然而，為布局起見，規(guī)則的矩形形狀和規(guī)則的六角形形狀通常被認為是最便利的。在該實施例中，該結(jié)構(gòu)包括其上生長有微量n-摻雜的外延層104的N+襯底100。在摻雜外延層104內(nèi)部設置了相反導電性的體區(qū)116。覆蓋了體區(qū)116大部分的n-摻雜外延層140充當源極。在外延層上設置了矩形溝道124，其在該結(jié)構(gòu)的上表面敞開，并限定了該晶體管單元的周邊。柵極氧化物層130排在溝道124的底部與側(cè)壁。溝道124填充有多晶硅。漏極與半導體襯底100的背面相連，源極118與源極區(qū)140和體區(qū)116相連，并且柵極與填充溝道124的多晶硅相連。如圖2A所示，溝道124內(nèi)的多晶硅在結(jié)構(gòu)120的表面上是連續(xù)連接的。另外，多晶硅觸點129延伸出結(jié)構(gòu)120的表面，以相互連接。應該注意，該晶體管單元可以不具有圖示的封閉的單元幾何形狀，而具有敞開的或條狀的幾何形狀。
如圖2A至2C所示，DMOS晶體管的柵極位于垂直朝向的溝道中。該結(jié)構(gòu)經(jīng)常被稱為溝道垂直DMOS。其是“垂直的”，因為漏極觸點出現(xiàn)在襯底的背面或底面上，并且從源極到漏極的電流是近似垂直的。這減小了彎曲或曲線的電流路徑或寄生場效應結(jié)構(gòu)中的高電阻。該器件也是雙擴散的(由前綴“D”表示)，因為源極區(qū)擴散進了相反導電類型的先擴散的體區(qū)一部分上的外延物質(zhì)中。這種結(jié)構(gòu)使用了溝道側(cè)壁區(qū)以通過柵極控制電流，并具有與其相聯(lián)系的大體上垂直的電流流動。如上所述，這種器件特別適于用作功率開關晶體管，這里需要使通過給定橫向硅面積的電流最大。
遺憾的是，含有溝道型DMOS晶體管的功率MOSFET在高頻應用中，表現(xiàn)出較低的開關速度，原因在于內(nèi)建體二極管較長的恢復時間，因此，該功率MOSFET要比理想的差。
如圖3A到圖3F所示，這些問題已通過把功率MOSFET與肖特基勢壘整流器進行并聯(lián)組合而得到解決。
圖3A示意性地顯示了現(xiàn)有技術的溝道型DMOS晶體管的一部分。如圖3A所示，這種晶體管好象具有內(nèi)建的二極管Db。當置于電路中時，圖3A所示的晶體管可以表示為圖3B中由虛線所圍繞的部分。在圖3B中用D2表示內(nèi)建體二極管，其中還包含與該晶體管相聯(lián)系的開關S2。圖3B的電路顯示了開關S1和二極管D1、電感器L1、電容器C1和負載R1。在如圖所示的電路上施加了電壓Vin。
圖3C顯示了兩個控制信號，在時間T1、T2、T3、T4和T5上，用于驅(qū)動開關S1的第一柵極驅(qū)動信號GDS1和用于驅(qū)動開關S2的第二柵極驅(qū)動信號GDS2。如圖3B所示，在時間T1，信號GDS1和GDS2使開關S1處于導通狀態(tài)，開關S2處于關閉狀態(tài)。因此，如圖3B中的箭頭所示，電流從Vin流經(jīng)上面的開關S1，流經(jīng)電感器L1并流經(jīng)負載R1，通向地。
轉(zhuǎn)至圖3D，在時間T2，信號GDS1和GDS2使兩個開關S1和S2處于導通狀態(tài)。因此，電流(如圖3D中的箭頭顯示)流經(jīng)電感器L1，流經(jīng)負載R1并流經(jīng)內(nèi)建體二極管D2。
然后，如圖3E所示，在時間T3，信號GDS1和GDS2使開關S1處于關閉狀態(tài)，開關S2處于導通狀態(tài)。因此，電流(由箭頭所示)流經(jīng)電感器L1，流經(jīng)負載R1，并流經(jīng)開關S2。
在時間T4，信號GDS1和GDS2使開關S1和S2處于關閉狀態(tài)，產(chǎn)生了如圖3D所示的電流流動。具體而言，電流流經(jīng)電感器L1，流經(jīng)負載R1并流經(jīng)內(nèi)建體二極管D2。
隨后，在時間T5(一直到T6)，信號GDS1和GDS2使開關S1處于導通狀態(tài)，開關S2處于關閉狀態(tài)。在該點，電流流動如圖3B所示。具體地說，如圖3B中的箭頭所示，電流流動從Vin開始，流經(jīng)上面的開關S1，流經(jīng)電感器L1，流經(jīng)負載R1，通向地。
應該注意，如果兩個開關S1和開關S2同時處于導通狀態(tài)，則大電流將從Vin開始，流經(jīng)開關S1和S2，通向地。為了避免這種結(jié)果，作為一個例子，在開關S2導通之前的短暫時間內(nèi)(例如，在T2和T3之間)，關閉開關S1。然而，如上所述，在該時間內(nèi)，電流將流經(jīng)內(nèi)建體二極管D2。對于典型的溝道型DMOS晶體管，該電流導致內(nèi)建體二極管D2上的壓降大約為0.65V。然而，如圖3F所示，通過增加肖特基二極管Ds，該壓降大約為0.3V，減少了功率損耗。
此外，在T4到T5期間內(nèi)，電流經(jīng)過內(nèi)建體二極管D2。然而，在T5，由于體二極管D2的反向恢復時間較長，要在特定的時間里導通上面的開關S1，電流流經(jīng)體二極管D2，通向地。另一方面，肖特基二極管具有相對短的反向恢復時間。因此，如圖3F所示，如果提供了肖特基二極管，則由于反向恢復時間較短，只有非常少的電流流向了地。
因此，這種結(jié)構(gòu)導致系統(tǒng)效率較高，特別是對于要求功率消耗較低的高頻系統(tǒng)，例如便攜式系統(tǒng)。在美國專利5,915,179“半導體器件及其制造方法(Semiconductor Device and Method of Manufacturing theSame)”和美國專利4,811,065“具有高速體二極管的功率DMOS晶體管(Power DMOS Transistor with High Speed Body Diode)”中可見找到這種系統(tǒng)的實例。在美國專利4,811,065中，在半導體結(jié)構(gòu)內(nèi)部肖特基勢壘整流器與垂直DMOS晶體管結(jié)合，形成了等同于與N溝道垂直DMOS晶體管并聯(lián)的肖特基勢壘整流器的器件。
遺憾的是，MOS溝道型肖特基勢壘整流器像那些在美國專利5,365,102種中所公開的一樣，不利于溝道型DMOS晶體管的集成，其原因在于肖特基勢壘整流器的MOS溝道填充了金屬，潛在地導致了溝道區(qū)上金屬覆蓋的問題。目前，通過使用MCM(多芯片模塊)方法來把溝道型DMOS晶體管和MOS溝道型肖特基勢壘整流器集成在一個封裝內(nèi)，從而解決了該困難，值得注意的是，這樣增加了這種器件的成本。
具體而言，根據(jù)本發(fā)明的一個實施例，提供了一種集成電路，其在一個或多個整流器區(qū)內(nèi)具有多個溝道型肖特基勢壘整流器，并在一個或多個晶體管區(qū)內(nèi)具有多個溝道型DMOS晶體管。該集成電路包含(a)第一導電類型的襯底；(b)襯底上的第一導電類型的外延層，其中外延層具有比襯底低的摻雜度；(c)多個第二導電類型的體區(qū)，其位于晶體管區(qū)中的外延層內(nèi)；(d)多個溝道，其位于晶體管區(qū)和整流器區(qū)的外延層內(nèi)；(e)襯在溝道上的第一絕緣層；(f)多晶硅導體，其位于溝道內(nèi)并覆蓋第一絕緣層；(g)體區(qū)內(nèi)的多個第一導電類型的源極區(qū)，其位于與溝道相鄰的位置；(h)第二絕緣層，其位于晶體管區(qū)中的摻雜多晶硅層上；以及(i)電極層，其位于晶體管區(qū)和整流器區(qū)上。
最好在與體區(qū)相對的襯底的表面上提供電極層。
優(yōu)選的，襯底是n-摻雜襯底，第一絕緣層是二氧化硅層，第二絕緣層是硼磷硅玻璃層。
根據(jù)本發(fā)明的另一個實施例，提供了一種集成電路，其包含(a)多個溝道型肖特基勢壘整流器，(b)多個溝道型DMOS晶體管。在該實施例中，溝道型肖特基勢壘整流器和溝道型DMOS晶體管被集成在一個公共的襯底上，且與溝道型肖特基勢壘整流器相聯(lián)系的溝道與溝道型DMOS晶體管用多晶硅填充。
優(yōu)選的，溝道型肖特基勢壘整流器和溝道型DMOS晶體管由公共氧化物層和該氧化物層上的公共多晶硅層制備。更為優(yōu)選的，溝道型肖特基勢壘整流器和溝道型DMOS晶體管使用公共襯底，襯底上的公共外延層，外延層上的公共氧化物層，以及氧化物層上的公共多晶硅層來制備。
此外，溝道型肖特基勢壘整流器的正極和溝道型DMOS晶體管的源極最好共用一個公共電極，且溝道型肖特基勢壘整流器的負極和溝道型DMOS晶體管的漏極最好共用一個公共電極。
根據(jù)本發(fā)明的另一個實施例，提供了一種制造在一個或多個整流器區(qū)內(nèi)含有多個溝道型肖特基勢壘整流器、在一個或多個晶體管區(qū)內(nèi)含有多個溝道型DMOS晶體管的集成電路的方法。該方法包含(a)提供第一導電類型的襯底；(b)在襯底上形成第一導電類型的外延層，其中外延層具有比襯底低的摻雜度；(c)在晶體管區(qū)的外延層內(nèi)形成一個或多個第二導電類型的體區(qū)；(d)在晶體管區(qū)和整流器區(qū)的外延層內(nèi)形成多個溝道；(e)形成襯貼溝道的第一絕緣層；(f)在溝道內(nèi)形成多晶硅導體并覆蓋第一絕緣層；(g)在與溝道相鄰的體區(qū)內(nèi)形成多個第一導電類型的源極區(qū)；(h)在晶體管區(qū)的多晶硅導體上形成第二絕緣層；以及(i)在晶體管區(qū)和整流器區(qū)上形成電極層。
此外，最好在與體區(qū)相對的襯底的表面上形成電極層。
根據(jù)幾個優(yōu)選實施例(a)形成體區(qū)的步驟包括在外延層上形成圖案掩模層的步驟，及向外延層注入與擴散摻雜物質(zhì)的步驟；(b)形成溝道的步驟包括在外延層上形成圖案掩模層的步驟，及通過掩模層蝕刻溝道的步驟；(c)形成源極區(qū)的步驟包括形成圖案掩模層的步驟，及向體區(qū)注入與擴散摻雜物的步驟；(d)在晶體管區(qū)的多晶硅層上形成第二絕緣層的步驟包含至少在晶體管區(qū)上沉積BPSG層的步驟，在BPSG層上形成圖案掩模層的步驟，以及在未被圖案掩模層覆蓋的區(qū)域上蝕刻BPSG層的步驟。
本發(fā)明具有優(yōu)點，其原因在于本發(fā)明提供了一種溝道型肖特基勢壘整流器與溝道型DMOS晶體管集成在單一襯底上的產(chǎn)品及其用于制造該產(chǎn)品的方法。因此，這種器件非常容易制備，迄今為止費用可能最少。
本領域技術熟練人員通過下文的詳細描述、實例和權(quán)利要求書的記述，可以更加清楚地理解本發(fā)明的其它實施例與優(yōu)點。
圖4顯示了本發(fā)明的一個實施例，顯示了組合溝道型DMOS晶體管和溝道型肖特基勢壘整流器的結(jié)構(gòu)250。結(jié)構(gòu)250在DMOS晶體管區(qū)220內(nèi)具有DMOS晶體管器件，在整流器區(qū)222內(nèi)具有肖特基勢壘整流器器件。在該實施例中，結(jié)構(gòu)250包括其上形成有微量n-摻雜的外延層202的N+襯底200，其作為DMOS晶體管器件的漏極和整流器器件的負極/漂移區(qū)。導電層218作為DMOS晶體管器件的公共漏極觸點，并作為整流器器件的公共負極。
在摻雜N外延層202的內(nèi)部，相反導電性的P體區(qū)204作為DMOS晶體管器件的柵極區(qū)。還提供了N+區(qū)212，作為DMOS晶體管器件的源極。
導電層216作為DMOS晶體管器件的公共源極觸點，把源極(即，N+區(qū)212)相互短接。導電層216作為整流器器件的正極。
還具有由氧化物層206襯貼并填充了多晶硅210的溝道區(qū)。在整流器器件內(nèi)部，這些溝道區(qū)產(chǎn)生了臺面結(jié)構(gòu)，這導致了反向阻斷電壓的增加，另外還有其它效應。應該注意，多晶硅210與整流器器件的導電層216(正極)短接。
被填充的溝道206、210作為溝道型DMOS晶體管器件的柵極。和整流器器件相反，多晶硅210通過BPSG(硼磷硅玻璃)結(jié)構(gòu)214與導電層216(源極觸點)絕緣，容許柵極和源極有獨立的偏壓。
圖5A到圖5J顯示了用于形成圖4所示的具有內(nèi)建溝道型肖特基整流器250的溝道型DMOS晶體管的步驟。
如圖5A所示，在普通的N+摻雜襯底200上生長出N-摻雜外延層202。30V溝道型DMOS晶體管器件的外延層的厚度一般是5.5微米。
接下來，使用光阻掩模工藝來形成圖案掩模層203。如圖5B所示，圖案掩模層203定義了由注入和擴散工藝形成的P-體區(qū)204。例如，P-體區(qū)可以在40到60keV下用5.5×1013/cm3的劑量來注入。P-體區(qū)204定義了該器件的DMOS晶體管區(qū)220。結(jié)構(gòu)250的整流器區(qū)222沒有這種P-體區(qū)。
然后，通過任何已知恰當?shù)募夹g方法除去圖案掩模層203。于是形成圖5C所示的掩模部分205。如圖5D所示，掩模部分限定了溝道207的位置。溝道最好通過反應離子蝕刻掩模部分205之間的空間來進行干蝕刻，典型的深度是1.5到2.5微米。
然后，如圖5E所示，除去掩模部分205，且在整個結(jié)構(gòu)的表面通過熱氧化作用來形成氧化物層206。對于層206，氧化物厚度的范圍一般為500到800埃。隨后，使用例如CVD等已知技術，用多晶硅210覆蓋該表面(填充溝道)，從而提供了圖5F所示的結(jié)構(gòu)。通常對多晶硅210進行摻雜，以減小其電阻率，典型的為20/m數(shù)量級。例如，在用氯化磷進行CVD或注入砷或磷的期間，可以進行摻雜。
然后，蝕刻多晶硅210，例如，如圖5G所示，通過反應離子蝕刻(RIE)，以優(yōu)化其在溝道內(nèi)的厚度，并暴露氧化物層的部分206。
接著，如圖5H所示，利用光阻掩模工藝來形成圖案掩模層211。圖案掩模層211定義了DMOS晶體管區(qū)220內(nèi)的源極區(qū)212。通常經(jīng)過注入和擴散工藝來形成源極區(qū)212。例如，常常在80keV下使砷濃度達到8×1015到1.2×1016cm3的范圍來注入源極區(qū)212。注入后，砷擴散到約0.5微米的深度。
然后，通過本技術領域的任何恰當技術來除去圖案掩模層211。隨后，例如，通過PECVD在整個結(jié)構(gòu)上形成BPSG(硼磷硅玻璃)層214，其具有圖案光阻層215，如圖5I所示。
通常通過RIE來除去光阻層215，接著進行現(xiàn)有技術中公知的BPSG回流和后回流蝕刻步驟。最后，如圖5J所示，通過金屬濺射步驟來為該結(jié)構(gòu)提供金屬接觸層216。此外，提供如圖所示的金屬接觸層218以完成該器件。
盡管此處具體地顯示和描述了多種實施例，但能夠理解，上述內(nèi)容涵蓋本發(fā)明的各種修改和變化，并不脫離本發(fā)明的精神和保護范圍，而被包括在所附權(quán)利要求的范圍內(nèi)。例如，本發(fā)明的方法可以用來形成各種半導體區(qū)的導電性與此處描述的相反的結(jié)構(gòu)。
權(quán)利要求
1.一種集成電路的制造方法，所述的集成電路在一個或多個整流器區(qū)內(nèi)含有多個溝道型肖特基勢壘整流器，在一個或多個晶體管區(qū)內(nèi)含有多個溝道型DMOS晶體管，該方法包含提供第一導電類型的襯底；在上述襯底上形成所述第一導電類型的外延層，所述外延層具有比所述襯底低的摻雜度；在所述晶體管區(qū)的所述外延層內(nèi)形成第二導電類型的一個或多個體區(qū)；在所述晶體管區(qū)和所述整流器區(qū)的外延層內(nèi)形成多個溝道；形成襯貼所述溝道的第一絕緣層；在所述溝道內(nèi)形成多晶硅導體，并覆蓋第一絕緣層；在與所述溝道相鄰的所述體區(qū)內(nèi)形成所述第一導電類型的多個源極區(qū)；在所述晶體管區(qū)內(nèi)的所述多晶硅導體上形成第二絕緣層；以及在所述晶體管區(qū)和所述整流器區(qū)上形成電極層。
2.根據(jù)權(quán)利要求1所述的方法，其中，形成體區(qū)的步驟包括在外延層上形成圖案掩模層，并向外延層內(nèi)注入和擴散摻雜物質(zhì)。
3.根據(jù)權(quán)利要求1所述的方法，其中，形成溝道的步驟包括在外延層上形成圖案掩模層，并通過所述掩模層蝕刻所述溝道。
4.根據(jù)權(quán)利要求1所述的方法，其中，形成源極區(qū)的步驟包括形成圖案掩模層，并向體區(qū)內(nèi)注入和擴散摻雜物質(zhì)。
5.根據(jù)權(quán)利要求1所述的方法，其中，在所述晶體管區(qū)的多晶硅層上形成第二絕緣層的步驟包含至少在晶體管區(qū)上沉積BPSG層，在所述BPSG層上形成圖案掩模層，并在沒有被圖案掩模層覆蓋的區(qū)域上蝕刻所述BPSG層。
6.根據(jù)權(quán)利要求1所述的方法，還包含在與體區(qū)相對的襯底的表面上形成電極層。
7.一種集成電路，該集成電路在一個或多個整流器區(qū)內(nèi)具有多個溝道型肖特基勢壘整流器，在一個或多個晶體管區(qū)內(nèi)具有多個溝道型DMOS晶體管，所述集成電路包含第一導電類型的襯底；所述襯底上的所述第一導電類型的外延層，所述外延層具有比所述襯底更低的摻雜度；所述晶體管區(qū)的所述外延層內(nèi)的第二導電類型的多個體區(qū)；所述晶體管區(qū)和所述整流器區(qū)的外延層內(nèi)的多個溝道；襯貼所述溝道的第一絕緣層；所述溝道內(nèi)的多晶硅導體，其覆蓋第一絕緣層；與所述溝道相鄰的所述體區(qū)內(nèi)的所述第一導電類型的多個源極區(qū)；所述晶體管區(qū)內(nèi)的所述多晶硅導體上的第二絕緣層；以及所述晶體管區(qū)和所述整流器區(qū)上的電極層。
8.根據(jù)權(quán)利要求7所述的集成電路，其中，所述襯底是n-摻雜襯底。
9.根據(jù)權(quán)利要求7所述的集成電路，其中，第一絕緣層是二氧化硅層。
10.根據(jù)權(quán)利要求7所述的集成電路，其中，第二絕緣層是硼磷硅玻璃層。
11.根據(jù)權(quán)利要求7所述的集成電路，還包含與體區(qū)相對的襯底表面上的電極層。
12.一種集成電路，包含多個溝道型肖特基勢壘整流器；以及多個溝道型DMOS晶體管，其中，所述溝道型肖特基勢壘整流器和所述溝道型DMOS晶體管被集成在一個公共襯底上，與所述溝道型肖特基勢壘整流器和所述溝道型DMOS晶體管相聯(lián)系的溝道內(nèi)填充了多晶硅。
13.根據(jù)權(quán)利要求12所述的集成電路，其中，所述溝道型肖特基勢壘整流器和所述溝道型DMOS晶體管是由一個公共氧化物層和所述氧化物層上的公共多晶硅層制備而成的。
14.根據(jù)權(quán)利要求12所述的集成電路，其中，所述溝道型肖特基勢壘整流器和所述溝道型DMOS晶體管是用一個公共襯底、所述襯底上的公共外延層、所述外延層上的公共氧化物層、以及所述氧化物層上的公共多晶硅層制備的。
15.根據(jù)權(quán)利要求14所述的集成電路，其中，所述溝道型肖特基勢壘整流器的正極和所述溝道型DMOS晶體管的源極共用一個公共電極，所述溝道型肖特基勢壘整流器的負極和所述溝道型DMOS晶體管的漏極共用一個公共電極。
全文摘要
一種集成電路，其在一個或多個整流器區(qū)內(nèi)具有多個溝道型肖特基勢壘整流器，在一個或多個晶體管區(qū)內(nèi)具有多個溝道型DMOS晶體管。該集成電路包含(a)第一導電類型的襯底；(b)襯底上的第一導電類型的外延層，其中外延層具有比襯底低的摻雜度；(c)晶體管區(qū)的外延層內(nèi)的第二導電類型的多個體區(qū)；(d)晶體管區(qū)和整流器區(qū)的外延層內(nèi)的多個溝道；(e)襯貼溝道的第一絕緣層；(f)位于溝道內(nèi)并覆蓋第一絕緣層的多晶硅導體；(g)在與溝道相鄰的體區(qū)內(nèi)的多個第一導電類型的源極區(qū)；(h)晶體管區(qū)的摻雜多晶硅層上的第二絕緣層；以及(i)晶體管區(qū)和整流器區(qū)上的電極層。
文檔編號H01L29/872GK1468449SQ01816955
公開日2004年1月14日 申請日期2001年10月2日 優(yōu)先權(quán)日2000年10月6日
發(fā)明者石甫淵, 崔炎曼, 蘇根政 申請人:通用半導體公司