專利名稱：用于測量電子器件參數(shù)的方法及設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件，尤其是測量絕緣體上的硅(SOI)和類似器件的參數(shù)的改進技術(shù)。


圖1表示具有其它元件構(gòu)成的兩種半導(dǎo)體器件102和103從而形成半橋電路的現(xiàn)有技術(shù)結(jié)構(gòu)示例。器件可以是MOS器件、SOI、或其它類型器件。一般利用公知技術(shù)制造器件，其中在襯底201上沉積各種所需的層，如圖2所示。器件102和103一般均制備在芯片上，邊界125表示芯片的外邊緣。
如圖1所示，一種標準應(yīng)用包括使用外電容器105和106來測量半橋的輸出。傳感引線107通常與芯片的外側(cè)相連，芯片外側(cè)上存在SOI器件102和103。利用標準設(shè)備可測量傳感引線。用外部元件的剩余部分、電感器108、電容器109和115以及電阻110，形成標準諧振輸出電路。
在工作中，高電壓電容器105將交流信號傳送到傳感引線107，該信號輸送到測量器件，以便從外部設(shè)備監(jiān)控SOI器件的運行。該結(jié)構(gòu)基本上令人滿足，但利用外部部件增加了成本，降低了可靠性。
在各種應(yīng)用中需要外部監(jiān)控。例如，在一些開關(guān)電路中，希望器件的運行保持在所謂軟開關(guān)區(qū)中。如果接近硬開關(guān)區(qū)，實現(xiàn)該目的的唯一方法是監(jiān)控器件的運行并提供修正。
鑒于上述，希望構(gòu)建不需要如此多的附加部件的傳感設(shè)備。也希望使該器件的制備成本最低。另一目的是希望不需要附加的外電容器。
按照本發(fā)明，克服以前技術(shù)的上述和其它問題，涉及實現(xiàn)用于傳感的所需電容器的技術(shù)，而無需增加成本以及以前技術(shù)一般所需的連接。具體而言，單獨的傳感引線由器件襯底傳送到外引腳(externalpin)。在襯底與漏之間的固有剩余電容用作傳感電容器。通常認為該剩余電容是不需要的寄生電容。應(yīng)用包括使用該內(nèi)傳感電容器以便控制邏輯門，調(diào)節(jié)或控制外部器件，或保持器件處于軟開關(guān)區(qū)。在另一實施例中，也可使用在襯底與器件的其它部分(例如柵極或源極)之間的固有電容。
圖1是具有SOI器件和幾個外部電容器的已有技術(shù)結(jié)構(gòu)的例子；圖2表示SOI器件的物理結(jié)構(gòu)的橫截面；圖3描述了表示源與漏的傳統(tǒng)內(nèi)連接的已有技術(shù)結(jié)構(gòu)的例子；圖4表示按照本發(fā)明連接的器件的結(jié)構(gòu)例子；圖5表示本發(fā)明的另一實施例；和圖6描述了和一個或多個外部邏輯門一起應(yīng)用本發(fā)明。
圖2表示典型SOI器件的橫截面，SOI器件包括襯底層201和掩埋氧化物層202。按照該器件的標準制造技術(shù)，表示剩余層。該器件包括源極204、柵極205和漏極206。存在多種市售器件，而所用的特定器件并不是本發(fā)明的關(guān)鍵。
在典型應(yīng)用中，襯底層204直接與源層相連，如圖3所示。該連接位于半導(dǎo)體芯片內(nèi)，如圖3所示，虛線邊緣309表示器件的外邊緣。通常，單個外封裝包括表示源、柵和漏的3個端子以及也與漏極相連的小接頭。
圖1中使用外部電容器105和106，未能利用襯底201與漏極206之間的固有電容的優(yōu)點，如圖3的電容307所示。該電容只是制備這些器件中所固有的物理特性、尺寸和其它參數(shù)的結(jié)果。該固有電容307由本領(lǐng)域的技術(shù)人員容易計算出并存在于器件上，而無需增加任何成本。電容器307的值取決于漏極的尺寸、圖2的襯底201的面積以及掩埋氧化物層202的面積。
具體而言，參考圖2，因為掩埋氧化物層202充當漏極206與襯底201之間的絕緣體，形成電容。然后，漏極206和襯底201充當電容器的極板。因此，可使用用于計算平行板電容器的電容的標準等式。
應(yīng)當注意，在襯底層201與在掩埋氧化物層202之上器件的其它部分之間也存在固有電容。因為漏的典型面積大得足以提供更高值的電容器，選擇并應(yīng)用漏/襯底電容，高值電容器通常是測量電路所需要的，以確保在軟開關(guān)區(qū)內(nèi)運行。因此，為便于說明，在此將漏襯底電容用作例子。然而，本發(fā)明并未排除使用襯底/柵極電容，或襯底/源極電容當作有價值的測量元件。
如圖4所示，本發(fā)明設(shè)想源與襯底內(nèi)部不相連。取而代之，從襯底引出單個針到器件的外側(cè)，用于測量目的。一個方便技術(shù)包括在器件封裝的外側(cè)使用小接頭。具體而言，在部件例如標準T0-220的外側(cè)上的接頭，有時用作散熱片并經(jīng)常與漏極相連，接頭可與襯底連接，而代替與漏極連接。這可使用傳統(tǒng)器件封裝，而不用改型。
如圖4所示，傳感針406隨后在器件外部與測量設(shè)備相連。測量設(shè)備410與傳感器406和公共接地連接。由于電容器307可使變化的信號通過，卻抑制直流，圖4的襯底傳感器406是表示漏極電壓的衍生物的信號。
由此漏極/襯底電容307用作傳感機構(gòu)。具體而言，電容器307上的電流是測量漏極206處電壓相對時間的變化。由于該固有電容器提供必要的信號，可取消外部電容器105。
圖5表示本發(fā)明的一個實施例，其中電阻501與內(nèi)部電容307串聯(lián)布置。按照沉積電阻的傳統(tǒng)技術(shù)，電阻制備在具有SOI器件的芯片上。然后傳感針511從外部引到芯片，傳感針表示電容器307與內(nèi)電阻501之間的電壓部分。因此，在圖5的實施例中，固有電容307用作分壓電路的部件。
圖6表示本發(fā)明的另一實施例，包括與上述內(nèi)電阻501串聯(lián)的固有電容307。此時，一組邏輯電路601加入到傳感點，控制針602處產(chǎn)生的輸出。邏輯電路接收與電容器307兩端的電壓變化比率成比例的信號?？墒褂眠壿媮砜刂崎T(例如如果電壓變化太快，則將其切斷)。注意邏輯電路601包括一個或多個邏輯門，并在芯片或外部上起作用。
上述討論相對于漏極與襯底之間的固有電容，在襯底與柵極之間、以及襯底與源極之間也存在電容。由于襯底經(jīng)圖4的針406引到器件外部點，又可提供這些低電容。
上面描述了優(yōu)選實施例，本領(lǐng)域的技術(shù)人員可進行各種改型/添加。具體而言，相對本發(fā)明可改變外部和內(nèi)部所用的結(jié)構(gòu)。將襯底201引到芯片外部的傳感針406或511可與各種電容器、電阻或其它電子部件連接。基于測量參數(shù)而改變器件運行的控制電路可與在此所示的有所不同，本領(lǐng)域的技術(shù)人員可采用其它傳感針。上述均被如下權(quán)利要求所包括。
權(quán)利要求
1.一種電子器件，具有源極(204)、柵極(205)和漏極(206)，所述電子器件位于襯底(201)上，所述電子器件和襯底在具有外部針(406)的芯片內(nèi)，所述襯底與外部針(406)電連接，而不與所述源極連接。
2.按權(quán)利要求1所述的器件，還包括在所述襯底和所述源極之間相連的電阻(501)，所述電阻在所述芯片內(nèi)。
3.按權(quán)利要求2所述的器件，其中所述電阻在公共點連接到所述襯底與至少一個邏輯門(601)，以便監(jiān)控所述點處的電啟動。
4.一種測量SOI器件中固有電容器上的電壓變化的方法，所述方法包括步驟將所述器件的外部分(406)直接與所述襯底連接，以及測量所述外部分上的電信號。
5.按權(quán)利要求4所述的方法，其中所述芯片內(nèi)的附加電氣元件(501)連接在所述襯底與所述源極之間。
6.一種半導(dǎo)體器件，包括導(dǎo)電襯底層(201)、半導(dǎo)體層(202)和漏極(206)，所述半導(dǎo)體器件位于芯片上并包括與襯底(201)連接而不與源極連接的針(406)，針(406)延伸到所述芯片外部的點。
7.按權(quán)利要求6所述的半導(dǎo)體，還包括與所述芯片外部的所述點相連的至少一個邏輯門(601)。
8.按權(quán)利要求6所述的半導(dǎo)體器件，還包括位于所述芯片上并連接在所述源極與所述襯底之間的電阻(501)。
9.按權(quán)利要求8所述的半導(dǎo)體器件，還包括與此相連的測量設(shè)備。
10.一種測量器件的電啟動的方法，器件具有源極(204)、柵極(205)、漏極(206)和襯底(201)，該方法包括在襯底與接地之間連接測量器件(410)；利用所述測量器件(410)，測量所述襯底(201)上產(chǎn)生的信號變化的比率，和基于所述測量步驟，調(diào)節(jié)所述器件的運行。
11.按權(quán)利要求10的方法，其中所述調(diào)節(jié)步驟包括利用邏輯門(601)進行處理。
12.一種形成包括電容器的電子電路的方法，包括如下步驟制備包括源極(204)、柵極(205)和漏極(206)的SOI器件；計算在所述襯底與所述源極(204)、所述漏極(206)或所述柵極(205)任一之間的電容值；計算在包括所述SOI器件外的元件的電路中所需的電容器值；和連接包括多個電氣元件的電路，使得在所述襯底與所述源極(204)、所述漏極(206)或所述柵極(205)任一之間的電容用作所述需要的電容器，或形成其部分。
13.按權(quán)利要求12所述的方法，還包括在所述SOI器件上制備電阻(501)的步驟。
全文摘要
利用襯底與SOI器件的漏極之間的固有電容作為電路的部分。襯底與引到芯片外部的傳感針連接，并與其它電氣元件形成環(huán)路，形成包括襯底與漏極之間的固有電容的電路，該電路利用襯底與漏極之間的電容運行。
文檔編號H01L29/786GK1421047SQ01802316
公開日2003年5月28日 申請日期2001年7月20日 優(yōu)先權(quán)日2000年8月7日
發(fā)明者L·布爾迪永 申請人:皇家菲利浦電子有限公司