專利名稱：平坦型非揮發(fā)性半導體存儲元件的制作方法
技術領域：
本發(fā)明是有關于一種半導體存儲元件，且特別是有關于一種平坦型非揮發(fā)性半導體存儲元件。
存儲器通常包括多個存儲區(qū)塊(bank)，并以區(qū)塊選擇開關(bankselection switch)從中擇一。請參照

圖1A，其繪示為美國專利5117389號的只讀存儲器的第N個區(qū)塊的等效電路圖。每個存儲區(qū)塊是具有存儲細胞(memory cell)陣列，各個存儲細胞即用以儲存0或1的數(shù)據(jù)。每個存儲細胞是可視為一個晶體管，在制造過程中視其所儲存的數(shù)據(jù)而給予不同的臨界電壓Vt。區(qū)塊字元線(word line)BWLN用以選擇此第N個存儲區(qū)塊，字元線(word line)SWLNl-SWLNM即是用以選擇其中一列存儲細胞，然后再經(jīng)由選擇位元線SBLN與SBRN的控制以決定所讀取的存儲細胞。
請參照圖1B，其繪示以讀取第D行存儲細胞為例的示意圖。首先要將區(qū)塊位元線BWLN及SBRN致能，則位元線BLN的電流則依序經(jīng)由晶體管M2、晶體管D、晶體管R5、及晶體管M3而達接地線VGN+1。因此讀取存儲細胞的電流需經(jīng)過四個晶體管，并且由三個選擇信號(BWL、SBR及SBL)控制要讀取的存儲細胞。
存儲細胞的基極與集電極是以擴散層(diffusion layer)形成，同一行的存儲細胞的集電極或基極是構成子位元線101，字元線是以多晶硅(polysilicon)形成，并構成存儲細胞的射極。依據(jù)存儲細胞所儲存的數(shù)據(jù)而決定是否在集電極與基極之間形成只讀碼(romcode)，具有只讀碼的晶體管的臨界電壓較高，在一般情況下可視為不導通。由于每個存儲細胞之間不需有厚氧化層(field oxide layer)作為絕緣之用，因此其布局是為平坦化的布局，可以使面積縮到最小。然而，區(qū)塊選擇開關(例如是M1與M2)之間就必須有厚氧化層以將開關M1與M2絕緣。由于有厚氧化層的原因，因此將使得制造變得比較復雜，而且使得存儲器的面積變大。
根據(jù)本發(fā)明的目的，提出一種平坦型非揮發(fā)性半導體存儲元件，包括多個平行排列的字元線(word line)，存儲器具有多個單元，各個單元包括主位元線、接地線、多個子位元線、四個存儲細胞行、及多個選擇開關。主位元線是與此些字元線交叉。接地線是與此些字元線交叉。第一子位元線、第二子位元線、第三子位元線、第四子位元線及第五子位元線實質(zhì)上與主位元線平行。四個存儲細胞行(memory cell column)各包括多個存儲細胞(memory cell)，分別平行連接于相鄰的第一、第二、第三、第四及第五子位元線之間。多個選擇開關用以從四個存儲細胞行中擇一。
其中，此些選擇開關中的第一個是位于主位元線與第四子位元線之間；此些選擇開關中的第二個是位于主位元線與第二子位元線之間；此些選擇開關中的第三個是位于接地線與第五子位元線之間；此些選擇開關中的第四個是位于接地線與第三子位元線之間；此些選擇開關中的第五個是位于接地線與第三子位元線之間；此些選擇開關中的第六個是位于主位元線與第一子位元線之間。
其中，此些選擇開關中的第二、第三、及第四個是由一第一選擇信號所控制，此些選擇開關中的第一、第五、及第六個是由一第二選擇信號所控制。且此單元的第一子位元線亦是為前一個單元的第五子位元線。
所述的存儲細胞與所述選擇開關可以為金屬氧化半導體場效晶體管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。
所述的第一、第二、第三、第四、第五子位元線可以擴散層(diffusionlayer)形成。
所述的主位元線與該接地線可以金屬層形成。
本發(fā)明提供一種平坦型非揮發(fā)性半導體存儲元件，包括多個平行排列的字元線(word line)，該存儲元件具有多個單元，各所述單元包括一第一主位元線與一第二主位元線，與所述字元線交叉；一接地線，該接地線是與所述字元線交叉；一第一子位元線、一第二子位元線、一第三子位元線、一第四子位元線、一第五子位元線、一第六位元線、一第七子位元線、一第八子位元線及一第九位元線，各該第一、第二、第三、第四、第五、第六、第七、第八及第九子位元線實質(zhì)上與該第一與該第二主位元線平行；八個存儲細胞行(memory cell column)，各包括多個存儲細胞(memorycell)，分別平行連接于相鄰的該第一、第二、第三、第四、第五、第六、第七、第八及第九子位元線之間；多個選擇開關，用以從該八個存儲細胞行中擇一；其中，所述選擇開關中的第一個是位于該第一主位元線與該第二子位元線之間，所述選擇開關中的第二個是位于該第一主位元線與該第四子位元線之間，所述選擇開關中的第三個是位于該第二主位元線與該第六子位元線之間，所述選擇開關中的第四個是位于該第二主位元線與該第八子位元線之間，所述選擇開關中的第五個是位于該接地線與該第九子位元線之間，所述選擇開關中的第六個與第七個是并聯(lián)于該接地線與該第七子位元線之間，所述選擇開關中的第八個與第九個是并聯(lián)于該接地線與該第五子位元線之間，所述選擇開關中的第十個與第十一個是并聯(lián)于該接地線與該第三子位元線之間，所述選擇開關中的第十二個是并聯(lián)于該接地線與該第一子位元線之間；其中，所述選擇開關中的第二及第四個是由一第一選擇信號所控制，所述選擇開關中的第一及第三個是由一第二選擇信號所控制，所述選擇開關中的第五及第六個是由一第三選擇信號所控制，所述選擇開關中的第七及第八個是由一第四選擇信號所控制，所述選擇開關中的第九及第十個是由一第五選擇信號所控制，所述選擇開關中的第十一及第十二個是由一第六選擇信號所控制；其中，該單元的該第一子位元線是為前一個單元的第九子位元線。
所述存儲細胞與所述選擇開關可為金屬氧化半導體場效晶體管(MetalOxide Semiconductor Field Effect Transistor，MOSFET)。
所述的第一、第二、第三、第四、第五子位元線可以擴散層(diffusionlayer)形成。
所述的主位元線與該接地線可以金屬層形成。
本發(fā)明所公開的平坦型非揮發(fā)性半導體存儲元件可以減少電路面積并且簡化制造流程，而且所需的選擇信號較少，并可以得到較大的感測電流，而且有利于積集度較大的制造流程。
請參照圖2，其繪示依照本發(fā)明一較佳實施例的一種平坦型非揮發(fā)性半導體存儲元件的等效電路圖。本圖僅為存儲器的一個區(qū)塊，包括平行排列的字元線WL，主位元線BL、接地線GL、子位元線SL、存儲細胞M、及選擇開關S。主位元線BL是與此些字元線WL交叉。接地線GL亦是與此些字元線交叉。子位元SL線實質(zhì)上與主位元線BL平行。存儲細胞(memorycell)，分別平行連接于相鄰的兩條子位元線之間。選擇開關S用以選取其中一行的存儲細胞。
其中，選擇開關S01是位于主位元線BL0與子位元線SL3之間；選擇開關S02是位于主位元線BL0與子位元線SL4之間；選擇開關S03是位于接地線GL0與子位元線SL4之間；選擇開關S04是位于接地線GL0與子位元線SL2之間；選擇開關已S05是位于接地線GL0與子位元線SL2之間；選擇開關S06是位于主位元線BL0與子位元線SL0之間。
并且，選擇開關S02、S03及S04是由選擇信號BS0所控制，選擇開關S01、S05及S06是由選擇信號BS1所控制。
請參照圖3，其繪示為依據(jù)圖2的電路的布局圖。由圖中可知，本發(fā)明的存儲細胞M與選擇開關S皆不需要厚氧化層來作為絕緣，因此是為真正的平坦型存儲器。
請參照圖4，其為讀取本實施例的存儲細胞的控制信號狀態(tài)表。請同時參照圖5，其繪示以讀取存儲細胞M(1，0)為例的示意圖。首先，需將字元線WL0致能，并將選擇信號BS0致能、此時選擇開關S02與選擇開關S04皆為導通；然后將接地線GL0接地，此時主位元線BL0的電流則從選擇開關S02流向存儲細胞M(1，0)，然后經(jīng)由選擇開關S04流向接地線GL0。若存儲細胞M(1，0)是可導通，則感測放大器SA即可以感測到電流，若存儲細胞M(1，0)是為不導通，則感測放大器SA即感測不到電流，依據(jù)有無電流即可得知存儲細胞M(1，0)所儲存的數(shù)據(jù)。
由上述的數(shù)據(jù)讀取流程可知，本發(fā)明只需要兩個選擇信號即可確定所要讀取的存儲細胞，而上述的傳統(tǒng)作法則需要三個選擇信號，因此可以簡化控制的方法。又，本發(fā)明的數(shù)據(jù)讀取流程皆只流過三個晶體管，上述的傳統(tǒng)作法需流過四個晶體管，因此本發(fā)明讀取數(shù)據(jù)所經(jīng)過的晶體管數(shù)目較少，可以得到較大的感測電流，增加讀取數(shù)據(jù)的穩(wěn)定性。
請參照圖6，其繪示為依據(jù)本發(fā)明的第二個實施例的一種平坦型非揮發(fā)性半導體存儲元件的等效電路圖。存儲元件包括多個平行排列的字元線WL，主位元線BL與與字元線WL交叉，接地線GL與字元線WL交叉，子位元線SL實質(zhì)上與主位元線BL平行，存儲細胞(memory cell)，分別平行連接于相鄰的兩條子位元線之間。選擇開關S用以選取其中一行的存儲細胞。
存儲元件是包括多個單元，以下所述是為一個單元的結構。選擇開關S1是位于主位元線BL0與子位元線SL1之間，選擇開關S2是位于主位元線BL0與子位元線SL3之間，選擇開關S3是位于主位元線BL1與子位元線SL5之間，選擇開關S4是位于主位元線BL1與子位元線SL7之間，選擇開關S5是位于接地線GL0與子位元線SL8之間，選擇開關S6與S7是并聯(lián)于接地線GL0與子位元線SL6之間，選擇開關S8與S9是并聯(lián)于接地線GL0與子位元線SL4之間，選擇開關S10與S11是并聯(lián)于接地線GL0與子位元線SL2之間，選擇開關S12是并聯(lián)于接地線GL0與子位元線SL0之間。
其中，選擇開關S2與S4是由選擇信號BS0所控制，選擇開關S1及S3是由選擇信號BS1所控制，選擇開關S5及S6是由選擇信號BS2所控制，選擇開關S7及S8是由選擇信號BS3所控制，選擇開關S9及S10是由選擇信號BS4所控制，選擇開關S11及S12是由選擇信號BS5所控制。
圖6中的實施例亦是為平坦型的存儲器，而且減少了接地線的數(shù)目，也就是說，兩個位元線是對應至一條接地線。由于接地線與位元線是為金屬層所形成，在半導體的積集度很小的情況下，金屬層之間的間隔不可太密，否則會形成信號干擾。第二個實施例由于可以減少接地線的數(shù)目，因此有利于積集度較大的制造流程。
本發(fā)明上述第一個實施例所公開的平坦型非揮發(fā)性半導體存儲元件可以減少電路面積并且簡化制造流程。而且所需的選擇信號較少。并可以得到較大的感測電流。而第二個實施例亦是為平坦型，有利于積集度較大的制造流程。
權利要求
1.一種平坦型非揮發(fā)性半導體存儲元件，包括多個平行排列的字元線，該存儲元件具有多個單元，各所述單元包括一主位元線，該主位元線是與所述字元線交叉；一接地線，該接地線是與所述字元線交叉；一第一子位元線、一第二子位元線、一第三子位元線、一第四子位元線及一第五子位元線，各該第一、第二、第三、第四及第五子位元線實質(zhì)上與該主位元線平行；四個存儲細胞行，各包括多個存儲細胞，分別平行連接于相鄰的該第一、第二、第三、第四及第五子位元線之間；多個選擇開關，用以從該四個存儲細胞行中擇一；其中，所述選擇開關中的第一個是位于該主位元線與該第四子位元線之間，所述選擇開關中的第二個是位于該主位元線與該第二子位元線之間，所述選擇開關中的第三個是位于該接地線與該第五子位元線之間，所述選擇開關中的第四個是位于該接地線與該第三子位元線之間，所述選擇開關中的第五個是位于該接地線與該第三子位元線之間，所述選擇開關中的第六個是位于該主位元線與該第一子位元線之間；其中，所述選擇開關中的第二、第三、及第四個是由一第一選擇信號所控制，所述選擇開關中的第一、第五、及第六個是由一第二選擇信號所控制；其中，該單元的該第一子位元線是為前一個單元的第五子位元線。
2.如權利要求1所述的平坦型非揮發(fā)性半導體存儲元件，其特征在于所述的存儲細胞與所述選擇開關是為金屬氧化半導體場效晶體管(MetalOxide Semiconductor Field Effect Transistor，MOSFET)。
3.如權利要求1所述的平坦型非揮發(fā)性半導體存儲元件，其特征在于所述的第一、第二、第三、第四、第五子位元線是以擴散層(diffusionlayer)形成。
4.如權利要求1所述的平坦型非揮發(fā)性半導體存儲元件，其特征在于所述的主位元線與該接地線是以金屬層形成。
5.一種平坦型非揮發(fā)性半導體存儲元件，包括多個平行排列的字元線(word line)，該存儲元件具有多個單元，各所述單元包括一第一主位元線與一第二主位元線，與所述字元線交叉；一接地線，該接地線是與所述字元線交叉；一第一子位元線、一第二子位元線、一第三子位元線、一第四子位元線、一第五子位元線、一第六位元線、一第七子位元線、一第八子位元線及一第九位元線，各該第一、第二、第三、第四、第五、第六、第七、第八及第九子位元線實質(zhì)上與該第一與該第二主位元線平行；八個存儲細胞行(memory cell column)，各包括多個存儲細胞(memorycell)，分別平行連接于相鄰的該第一、第二、第三、第四、第五、第六、第七、第八及第九子位元線之間；多個選擇開關，用以從該八個存儲細胞行中擇一；其中，所述選擇開關中的第一個是位于該第一主位元線與該第二子位元線之間，所述選擇開關中的第二個是位于該第一主位元線與該第四子位元線之間，所述選擇開關中的第三個是位于該第二主位元線與該第六子位元線之間，所述選擇開關中的第四個是位于該第二主位元線與該第八子位元線之間，所述選擇開關中的第五個是位于該接地線與該第九子位元線之間，所述選擇開關中的第六個與第七個是并聯(lián)于該接地線與該第七子位元線之間，所述選擇開關中的第八個與第九個是并聯(lián)于該接地線與該第五子位元線之間，所述選擇開關中的第十個與第十一個是并聯(lián)于該接地線與該第三子位元線之間，所述選擇開關中的第十二個是并聯(lián)于該接地線與該第一子位元線之間；其中，所述選擇開關中的第二及第四個是由一第一選擇信號所控制，所述選擇開關中的第一及第三個是由一第二選擇信號所控制，所述選擇開關中的第五及第六個是由一第三選擇信號所控制，所述選擇開關中的第七及第八個是由一第四選擇信號所控制，所述選擇開關中的第九及第十個是由一第五選擇信號所控制，所述選擇開關中的第十一及第十二個是由一第六選擇信號所控制；其中，該單元的該第一子位元線是為前一個單元的第九子位元線。
6.如權利要求5所述的平坦型非揮發(fā)性半導體存儲元件，其特征在于所述的些存儲細胞與所述選擇開關是為金屬氧化半導體場效晶體管。
7.如權利要求5所述的平坦型非揮發(fā)性半導體存儲元件，其特征在于所述的第一、第二、第三、第四、第五子位元線是以擴散層形成。
8.如權利要求5所述的平坦型非揮發(fā)性半導體存儲元件，其特征在于所述的主位元線與該接地線是以金屬層形成。
全文摘要
一種平坦型非揮發(fā)性半導體存儲元件，包括多個平行排列的字元線(word line)，存儲元件具有多個單元，各個單元包括主位元線、接地線、多個子位元線、四個存儲細胞行、及多個選擇開關。主位元線是與此些字元線交叉。接地線是與此些字元線交叉。第一子位元線、第二子位元線、第三子位元線、第四子位元線及第五子位元線實質(zhì)上與主位元線平行。四個存儲細胞行(memory cell column)各包括多個存儲細胞(memory cell)，分別平行連接于相鄰的第一、第二、第三、第四及第五子位元線之間。多個選擇開關用以從四個存儲細胞行中擇一。
文檔編號H01L27/10GK1426112SQ0114420
公開日2003年6月25日 申請日期2001年12月12日 優(yōu)先權日2001年12月12日
發(fā)明者鐘承霖 申請人:旺宏電子股份有限公司