專利名稱：一種淺溝絕緣制程方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種淺溝絕緣(shallow trench isolation，STI)制程方法，特別是一種避免于淺溝邊角區(qū)域產(chǎn)生凹陷瑕疵(spot)的淺溝絕緣制程方法，以確保產(chǎn)品的良好電性能。
背景技術(shù)：
在半導(dǎo)體制程中，為了使晶片上各個(gè)電子元件之間擁有良好的絕緣，以避免元件相互干擾而產(chǎn)生短路現(xiàn)象，一般均采用區(qū)域氧化法(localizedoxidation isolation，LOCOS)或是淺溝絕緣方法來進(jìn)行絕緣與保護(hù)。由于LOCOS制程中產(chǎn)生的場(chǎng)氧化層(field oxide)占據(jù)晶片的面積太大，且生成過程會(huì)伴隨鳥嘴(bird′s beak)現(xiàn)象的發(fā)生，因此目前線寬在0.25μm以下的半導(dǎo)體制程幾乎都采用淺溝絕緣方法。淺溝絕緣方法是在晶片表面的各元件間制作一淺溝并填入絕緣物質(zhì)以產(chǎn)生電絕緣的效果。
請(qǐng)參考

圖1至圖3，圖1至圖3為熟知的半導(dǎo)體制程中的淺溝絕緣方法示意圖。如圖1所示，半導(dǎo)體晶片10包含有一硅基材12，一氧化硅層(siliconoxide)14設(shè)于硅基材12之上，以及一氮化硅層(silicon nitride)16沉積于氧化硅層14之上。氧化硅層14以及氮化硅層16是分別用來作為后續(xù)制程的墊氧化層(pad oxide)以及罩幕(mask)。
習(xí)知制作淺溝絕緣的方法是先利用光刻蝕法(photolithography)及各向異性蝕刻(anisotropic etching)等制程，在半導(dǎo)體晶片10表面上的預(yù)定區(qū)域內(nèi)形成淺溝18，并使淺溝18穿過氮化硅層16以及氧化硅層14深入硅基材12中至一定深度。隨后如圖2所示，由于絕緣淺溝18的表面經(jīng)過蝕刻之后，可能形成部分的晶格缺陷，因此再利用氧化制程，于800℃至1000℃的高溫爐管中，進(jìn)行通入純氧氣的干式氧化或是通入氧氣和水蒸氣的濕式氧化，以于絕緣淺溝18內(nèi)的硅基材12表面形成襯氧化層(liner oxide layer)22，并使絕緣淺溝18與硅基材12表面之間的尖銳轉(zhuǎn)角得以被氧化成較圓滑的輪廓，造成“轉(zhuǎn)角圓滑化”(corner-rounding)，進(jìn)而避免導(dǎo)致接合漏電流。
然后如圖3所示，利用化學(xué)氣相沉積法(chemical vapor deposition，CVD)在半導(dǎo)體晶片10表面均勻地形成一層介電層20，并填滿淺溝18，用來作為絕緣物質(zhì)，使淺溝18達(dá)到電絕緣的效果。接著再進(jìn)行平坦化制程，利用化學(xué)機(jī)械拋光(chemical mechanical polishing，CMP)，去除一部分的介電層20。最后利用熟知的化學(xué)溶劑，例如熱磷酸，完全去除氮化硅層16，僅剩下氧化硅層14和淺溝18內(nèi)的介電層20，并使填入淺溝18內(nèi)的介電層20表面約略與氧化硅層14表面切齊，使半導(dǎo)體晶片10形成平整的表面，以完成淺溝絕緣制程。
然而，熟知的淺溝絕緣方法卻會(huì)產(chǎn)生幾個(gè)主要的問題。首先，當(dāng)利用各向異性蝕刻制程，于半導(dǎo)體晶片10表面上的預(yù)定區(qū)域內(nèi)形成淺溝18時(shí)，由于氧化硅層14的蝕刻速率大于氮化硅層16的蝕刻速率，因此在淺溝區(qū)域18的淺溝邊角區(qū)域23處會(huì)產(chǎn)生氧化層凹陷(oxide-recesses portion)24。在后續(xù)填入介電層20時(shí)，由于該氧化層凹陷24無法被完全填滿，故其未被填滿的部分會(huì)形成凹陷瑕疵，導(dǎo)致元件電性能異常。即使在填入介電層20時(shí)將該氧化層凹陷24完全填滿，其所含介電層20的密度勢(shì)必較小，導(dǎo)致淺溝邊角區(qū)域23在后續(xù)的濕式蝕刻(wet etching)制程中具有偏高的蝕刻速率，從而使得淺溝邊角區(qū)域23以及淺溝側(cè)壁易受到閘極邊緣電場(chǎng)(fringingelectric field)感應(yīng)。該淺溝邊角區(qū)域23的高電場(chǎng)效應(yīng)會(huì)造成淺溝邊角區(qū)域的載子反轉(zhuǎn)，而形成平行于主元件的低啟始電壓通道，導(dǎo)致元件漏電流增加，這就是次啟始電壓頸節(jié)(sub-threshold kink)現(xiàn)象。此外，這種氧化層凹陷24將使得淺溝邊角區(qū)域23在后續(xù)的酸液浸泡清洗制程中，極容易受到蝕刻，而降低淺溝絕緣的電絕緣效果，進(jìn)而造成半導(dǎo)體元件導(dǎo)電性不正常，例如Id/Vg曲線產(chǎn)生一不佳的雙隆起(double hump)變異，降低產(chǎn)品的可靠度。
發(fā)明概述因此本發(fā)明的主要目的在于提供一種淺溝絕緣的制程方法，避免于淺溝邊角區(qū)域產(chǎn)生凹陷瑕疵，以解決上述熟知的制作方法的問題，并確保產(chǎn)品的良好的電性能。
在本發(fā)明的最佳實(shí)施例中，半導(dǎo)體晶片包含基材。首先于該基材表面上形成一由墊氧化層以及厚度約為800至2500埃(angstrom)的停止層(stoplayer)所構(gòu)成的堆疊罩幕層(stacked mask)，且該堆疊罩幕層具有至少一開口(opening)以暴露出該基材的部分表面。接著進(jìn)行干蝕刻制程，經(jīng)由該開口蝕刻該基材表面，以形成一淺溝，并進(jìn)行低壓化學(xué)氣相沉積(low pressurechemical vapor deposition，LPCVD)制程，以于該淺溝以及該堆疊罩幕層表面上沉積一層由氮化硅所構(gòu)成的且厚度小于或等于200埃的CVD襯墊層(liner)。之后，利用就地蒸汽生長(zhǎng)(in-situ steam growth，ISSG)技術(shù)，氧化該CVD襯墊層，以形成氧化襯墊層，并于該氧化襯墊層上沉積一介電層以填滿該淺溝。最后進(jìn)行平坦化制程，去除該停止層正上方的介電層以及氧化襯墊層，以暴露出該停止層，之后，去除該停止層。
由于本發(fā)明的制作方法是在免于消耗硅質(zhì)基材的前提下，憑借以ISSG技術(shù)形成的氧化襯墊層，將淺溝邊角區(qū)域的氧化層凹陷完全緊密填滿，因此，在以熱磷酸完全去除停止層時(shí)，可避免淺溝邊角區(qū)域受到熱磷酸的刻蝕，而造成半導(dǎo)體元件導(dǎo)電性不正常，例如Id/Vg曲線產(chǎn)生一不佳的雙隆起變異，以及因淺溝側(cè)壁受到閘極邊緣電場(chǎng)(fringing electric field)感應(yīng)，造成淺溝邊角區(qū)域的載子反轉(zhuǎn)，而所導(dǎo)致的元件漏電流增加，即次啟始電壓頸節(jié)現(xiàn)象。故相對(duì)而言，本發(fā)明可確保淺溝絕緣的電絕緣效果，增進(jìn)產(chǎn)品的可靠度，進(jìn)而提升產(chǎn)品競(jìng)爭(zhēng)力。
附圖簡(jiǎn)述圖1至圖3為熟知的半導(dǎo)體制程中的淺溝絕緣方法示意圖。
圖4至圖8為本發(fā)明的淺溝絕緣制程方法示意圖。
圖示的符號(hào)說明10半導(dǎo)體晶片12硅基材14氧化硅層 16氮化硅層18淺溝 20介電層22襯氧化層 23淺溝邊角區(qū)域
24氧化層凹陷 30半導(dǎo)體晶片32硅基材 33淺溝邊角區(qū)域34墊氧化層 36停上層37堆疊罩幕層 38淺溝40介電層 42CVD襯墊層44氧化層凹陷 46開口48氧化襯墊層 50氧化硅層發(fā)明詳述請(qǐng)參考圖4至圖8，圖4至圖8為本發(fā)明的淺溝絕緣制程方法示意圖。如圖4所示，半導(dǎo)體晶片30包含有一硅基材32，和由墊氧化層34和停止層36所構(gòu)成，且具有至少一開口46暴露出部分的硅基材32表面的堆疊罩幕層37。其中停止層36是為一氮化硅層。
如圖5所示，首先進(jìn)行各向異性干蝕刻制程，經(jīng)由開口46蝕刻硅基材32表面，以于半導(dǎo)體晶片30上形成淺溝38深入硅基材32中至一定深度。由于墊氧化層34的蝕刻速率大于停止層36的蝕刻速率，故此時(shí)在淺溝區(qū)域18的淺溝邊角區(qū)域33處會(huì)產(chǎn)生氧化層凹陷44，易在后續(xù)制程中于導(dǎo)致淺溝邊角區(qū)域33處產(chǎn)生凹陷瑕疵，導(dǎo)致半導(dǎo)體元件電性能異常。
隨后如圖6所示，進(jìn)行低壓化學(xué)氣相沉積制程，以于淺溝38以及堆疊罩幕層37表面上沉積由氮化硅構(gòu)成的且厚度小于或等于200埃的CVD襯墊層42。CVD襯墊層42在生長(zhǎng)的同時(shí)，可將淺溝邊角區(qū)域33處的氧化層凹陷44完全填滿。
接著如圖7所示，進(jìn)行氧化制程，以將CVD襯墊層42氧化成一具有至少部分基材表面之SiON層的氧化(oxidized)襯墊層48，并于氧化襯墊層48上沉積介電層40，以填滿淺溝38。其中氧化該CVD襯墊層的方法是利用含有氧自由基以及氫自由基，并使用氮?dú)饧右云胶猓诟哂?00℃溫度下所進(jìn)行的就地蒸汽生長(zhǎng)技術(shù)，其中氫自由基的流量，低于氧自由基和氫自由基總流量的50％。CVD襯墊層42被氧化成氧化襯墊層48后體積會(huì)膨脹至原體積的1.3至1.5倍。此外，如圖8所示，在本發(fā)明的另一實(shí)施例中，在將CVD襯墊層42氧化成氧化襯墊層48的同時(shí)，部分由氮化硅所構(gòu)成停止層36亦可被氧化成SiON層50。
最后如圖9所示，進(jìn)行平坦化制程，利用化學(xué)機(jī)械拋光制程，去除停止層36正上方的介電層40以及氧化襯墊層48，以暴露出該停止層36。隨后利用熟知的化學(xué)溶劑，例如熱磷酸，完全去除停止層36，僅剩下墊氧化層34以及淺溝38內(nèi)的介電層40，并使填入淺溝38內(nèi)的介電層40表面約略與墊氧化層34表面切齊，使半導(dǎo)體晶片30形成平整的表面，以完成淺溝絕緣制程。
其中，就地蒸汽生長(zhǎng)技術(shù)是一種具有高再現(xiàn)性的低壓濕式快速熱氧化法，可于單一晶片RTP反應(yīng)器中進(jìn)行，例如應(yīng)用材料公司(Applied MaterialsCo.)的RTP XEplus Centura機(jī)型，其上方配置有15至20個(gè)平行排列的鎢絲鹵素加熱燈管(tungsten halogen lamp)，以快速將晶片升溫至所要求的高溫。
相較于熟知的技術(shù)，本發(fā)明的淺溝絕緣制程方法是采用ISSG技術(shù)將CVD襯墊層42氧化成具有較高抗蝕能力的氧化襯墊層48。此外，CVD襯墊層42可將氧化層凹陷44完全填滿，因此可以避免次啟始電壓頸節(jié)現(xiàn)象。此外，由于淺溝邊角區(qū)域的氧化層凹陷可由抗蝕性較佳的氧化襯墊層完全緊密填滿，因此在以熱磷酸完全去除停止層時(shí)，可避免淺溝邊角區(qū)域受到熱磷酸的刻蝕，而造成半導(dǎo)體元件導(dǎo)電性能不正常，例如Id/Vg曲線產(chǎn)生不佳的雙隆起變異。故本發(fā)明可在免于消耗硅質(zhì)基材的前提下，憑借形成氧化襯墊層，解決上述諸項(xiàng)存在于熟知技術(shù)中的問題，以確保淺溝絕緣的電絕緣效果，增進(jìn)產(chǎn)品的可靠度。
以上所述僅本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種淺溝絕緣制程方法，該方法包括下列步驟提供基材；在該基材表面上形成由墊氧化層和停止層所構(gòu)成的堆疊罩幕層，且該堆疊罩幕層具有至少一開口暴露出部分的該基材表面；進(jìn)行干蝕刻制程，經(jīng)由該開口蝕刻該基材表面，以形成淺溝；在該淺溝和該堆疊罩幕層表面上沉積氮化硅襯墊層；氧化該氮化硅襯墊層，以將該氮化硅層氧化形具有至少部分氮氧化硅層的氧化襯墊層；于該氧化襯墊層上沉積介電層，且該介電層填滿該淺溝；進(jìn)行平坦化制程，去除該停止層正上方的介電層和氧化襯墊層，以暴露出停止層，以及去除該停止層。
2.權(quán)利要求1的方法，其中該停止層是為硅層。
3.權(quán)利要求2的方法，其中該硅層的厚度約為800至2500埃。
4.權(quán)利要求1的方法，其中該氧化襯墊層是為SiON層。
5.權(quán)利要求1的方法，其中該CVD襯墊層是由氮化硅所構(gòu)成。
6.權(quán)利要求1的方法，其中該SiON層緊鄰該基材表面。
7.權(quán)利要求6的方法，其中該停止層中靠近氧化襯墊層的部分也可為氮氧化硅層。
8.權(quán)利要求5的方法，其中該CVD襯墊層是由低壓化學(xué)氣相沉積法所形成。
9.權(quán)利要求5的方法，其中該CVD襯墊層的厚度小于或等于200埃。
10.權(quán)利要求5的方法，其中氧化該CVD襯墊層的方法是利用就地蒸氣生長(zhǎng)技術(shù)。
11.權(quán)利要求1的方法，其中該基材為硅基材。
全文摘要
本發(fā)明提供一種淺溝絕緣制程方法。本發(fā)明方法先提供基材，并于該基材表面上形成由墊氧化層和停止層所構(gòu)成的堆疊罩幕層，且該堆疊罩幕層具有至少一開口暴露出部分的該基材表面。接著進(jìn)行干蝕刻制程，經(jīng)由該開口，蝕刻該基材表面，以形成淺溝，再于該淺溝以及該堆疊罩幕層表面上沉積CVD襯墊層。之后氧化該CVD襯墊層，以形成氧化襯墊層，并于該氧化襯墊層上沉積一填滿該淺溝的介電層。最后進(jìn)行平坦化制程，去除該停止層正上方的該介電層以及該氧化襯墊層，以暴露出該停止層，之后，去除該停止層。
文檔編號(hào)H01L21/70GK1417850SQ0113781
公開日2003年5月14日 申請(qǐng)日期2001年11月8日 優(yōu)先權(quán)日2001年11月8日
發(fā)明者張炳一, 巫淑麗 申請(qǐng)人:旺宏電子股份有限公司