專利名稱：可容忍短路的電阻交叉點陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)存儲器件。尤其，本發(fā)明涉及包括電阻單元交叉點存儲器陣列的數(shù)據(jù)存儲器件。
背景技術(shù)：
磁隨機存取存儲器(“MRAM”)是被視為數(shù)據(jù)存儲器的非易失性存儲器。典型的MRAM器件包括存儲器單元陣列。字線沿著存儲器單元行延伸，并且位線沿著存儲器單元列延伸。把各個存儲器單元放置在字線和位線的交叉點。
存儲器單元包括自旋相關(guān)隧道(“SDT”)結(jié)器件。SDT結(jié)器件的磁化在任何給定時間都假設(shè)兩個穩(wěn)定取向之一。這兩個穩(wěn)定取向，即平行與反平行，代表邏輯值“0”和“1”。接著磁化取向影響SDT結(jié)器件的電阻。如果磁化取向為平行，SDT結(jié)器件的電阻為第一值R；如果磁化取向為反平行，SDT結(jié)器件的電阻為第二值R+ΔR。
SDT結(jié)器件的磁化取向以及其邏輯狀態(tài)可通過檢測其電阻狀態(tài)讀出。但是，陣列中的存儲器單元通過多個平行路徑耦合一起。在一個交叉點看到的電阻等于在那個交叉點的存儲器單元的電阻與在其他行和列中的存儲器單元的電阻的并聯(lián)。在這一方面，存儲器單元的陣列的特征為交叉點電阻器網(wǎng)絡(luò)。
SDT結(jié)器件具有僅為幾個原子厚的隧道阻擋層。控制制造用于整個存儲器單元陣列的這種薄阻擋層的制造過程是困難的?？赡芤恍┳钃鯇颖仍O(shè)計的薄或包含結(jié)構(gòu)缺陷。如果某存儲器單元具有有缺陷或比設(shè)計的薄的隧道阻擋層，這些存儲器可能被短路。
如果一個SDT結(jié)器件被短路，短路的SDT結(jié)器件將不能使用。在不使用開關(guān)或二極管來將存儲器單元相互隔離的陣列中，還將造成同一列中的其他存儲器單元不能使用。這樣，一個短路的SDT結(jié)存儲器單元會引起列寬錯誤。
可使用糾錯碼來從整列不可使用的存儲器單元恢復(fù)數(shù)據(jù)。但是，從時間觀點和計算觀點看，在一個列中校正上千或更多的位代價高。而且，典型的存儲器件可能1列以上帶有短路的SDT結(jié)器件。
因此，需要克服與電阻單元交叉點存儲器陣列中的短路的SDT結(jié)器件相關(guān)的問題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，存儲器單元的電阻單元交叉點陣列包括存儲器元件和與存儲器元件串聯(lián)連接的線性電阻元件。如果存儲器元件短路，短路的存儲器元件將引起隨機的位出錯。但是，短路的存儲器元件不會引起列寬錯誤。
本發(fā)明的其他方面和優(yōu)點從下面參考附圖的具體描述中變得更明顯，該圖以舉例方式圖示出本發(fā)明的原理。


圖1是根據(jù)本發(fā)明的存儲器單元陣列的MRAM器件的表示；圖2a是MRAM器件的存儲器單元的表示；圖2b是圖2a所示的存儲器單元的電路等效圖；圖3a和3b是在對選擇的存儲器單元進行讀出操作期間流過存儲器單元陣列的等效電路的電流表示；圖4是讀出存儲器單元陣列中存儲器單元的第一方法的表示；圖5是讀出存儲器單元陣列中存儲器單元的第二方法的表示；圖6是讀出存儲器單元陣列中存儲器單元的第三方法的表示；圖7是用于圖1的器件的另一存儲器單元的表示；圖8是用于圖1的器件的又一存儲器單元的表示；圖9是包括多級的MRAM芯片的表示；圖10是包括一個或多個MRAM芯片的機器的表示。
具體實施例方式
為說明目的的附圖所示，本發(fā)明以包括存儲器單元的電阻交叉點陣列和用于檢測存儲器單元的電阻狀態(tài)的電路的MRAM器件體現(xiàn)。器件不包括在讀出操作期間用于將存儲器單元相互隔離的開關(guān)或二極管。代替的是，電路通過把相等電勢施加于選擇的和某未選擇的字線和位線而隔離選擇的存儲器單元。施加相等電勢可防止寄生電流干擾讀出操作。各個存儲器單元包括與存儲器元件串聯(lián)連接的線性電阻元件。如果存儲器元件被短路，短路的存儲器元件將引起隨機的位出錯。但是，短路的存儲器元件不會引起列寬錯誤。隨機的位故障可通過遠比列寬故障更快更容易的ECC來校正。
現(xiàn)在參考圖1，其表示MRAM器件8，包括存儲器單元12的陣列10。存儲器單元12成行和列排列，行沿著X方向延伸、列沿著Y方向延伸。僅相對小的數(shù)目的存儲器12被表示出來，為的是簡化本發(fā)明的描述。實際上，可使用任何大小的陣列。
用作字線14的跡線沿著存儲器單元陣列10的一側(cè)上的平面中的X方向延伸。用作位線16的跡線沿著存儲器單元陣列10的相對一側(cè)上的平面中的Y方向延伸。對于陣列10每行可有一個字線14，對于陣列10每列可有一個位線16。每個存儲器單元12都被放置在相應(yīng)字線14和位線16的交叉點處。
MRAM器件8還包括行解碼電路18。在讀出操作期間，行解碼電路18可施加恒定電壓(Vs)或地電勢到字線14。恒定電壓(Vs)可由外部電路提供。
MRAM器件8還包括用于在讀出操作期間檢測選擇的存儲器單元12的電阻的讀出電路和用于在寫入操作期間對選擇的存儲器單元12的磁化進行取向的寫入電路。寫入電路未圖示，為的是簡化對本發(fā)明的解釋。
讀出電路20包括多個導(dǎo)向電路22和檢測放大器24。多個位線16連接于每個導(dǎo)向電路22。每個導(dǎo)向電路22包括一組開關(guān)，其可將每個位線16連接于操作電位源或檢測放大器24。檢測放大器24的輸出被提供給數(shù)據(jù)寄存器30，該寄存器30再連接于MRAM器件8的I/O墊32。
圖2a表示陣列10的一列的幾個存儲器單元12。每個存儲器單元12包括存儲一位信息來作為磁化取向的MRAM元件50。MRAM元件50的磁化可在任何給定時間假設(shè)兩個穩(wěn)定取向之一。這兩個穩(wěn)定取向，即平行與反平行，代表邏輯值“0”和“1”。
磁化取向影響電阻。如果磁化取向為平行，存儲器單元的電阻為第一值(R)，如果磁化取向從平行改為反平行，存儲器單元的電阻增加到第二值(R+ΔR)。
存儲器元件50并不限于任何特定類型。例如，存儲器元件50可以是SDT結(jié)器件。
各個存儲器單元12還包括其存儲器元件50與字線14之間的第一歐姆觸點52和其存儲器元件50與位線16之間的第二歐姆觸點54。字線14與位線16通常是諸如鋁或銅的金屬構(gòu)成的低電阻導(dǎo)體。歐姆觸點52和54提供金屬線14和16與存儲器元件50的磁性層之間的連接。盡管，第一和第二歐姆觸點52和54作為獨立元件52和54表示，應(yīng)理解可去掉這些獨立的元件52和54并且將金屬線14與存儲器元件50直接接觸。
各個存儲器單元12還包括存儲器元件50與金屬線14或16之一之間的線性電阻元件56。圖2a碰巧表示出字線14與存儲器元件50之間的線性電阻元件56。但是，替代的是電阻元件56可位于位線16與存儲器元件50之間。
電阻元件56并不限定于任何特定種類的材料。電阻元件56可由半導(dǎo)體材料(如，碳、硅、鍺、碲化銦、碲化銻)、半導(dǎo)體-金屬合金(例如硅-鉭)、介電體(例如氧化鋁、氧化鉭、氧化鎂、氧化硅、氮化硅、氮化鋁)、介電-金屬復(fù)合物(例如氧化鋁-金)或聚合物構(gòu)成。電阻材料應(yīng)與制造過程兼容并滿足電阻要求。
對于制造存儲器單元所希望的亞微尺寸，串聯(lián)連接的電阻元件56的電阻率(ρ)通常在0.1到1,000歐姆-厘米的范圍內(nèi)。電阻(R)將根據(jù)等式R＝(ρt)/A由電阻元件56的厚度(t)和平面面積(A)確定。電阻率范圍數(shù)量級大于金屬中測量的數(shù)量級，但位于半導(dǎo)體、金屬與半導(dǎo)體合金、以及復(fù)合介電-金屬體系提供的電阻率范圍中。作為例子，具有A＝0.1μm2的平面面積的由厚度t＝50nm且電阻率ρ＝20歐姆-厘米的薄膜構(gòu)成的電阻元件56具有100千歐的電阻。
如果電阻元件56是介電(例如絕緣)膜，那么，通過電子隧道而不是等式R＝(ρt)/A來控制電阻。對于介電膜，隧道電阻是膜厚的強函數(shù)。厚度范圍為0.5到10nm內(nèi)的介電膜適用于電阻元件。作為電阻元件56的介電膜的一個特定情況是把介電膜放在SDT存儲器元件中。這樣，電阻元件可從SDT存儲器元件形成。
電阻元件56可與存儲器元件以若干不同方式集成。第一方法涉及以與存儲器元件50相同的平面面積形成電阻元件56。這個方法最簡單的實施將使用與用于定義存儲器元件50的相同的構(gòu)圖過程定義電阻元件56的平面面積。
這種電阻元件56滿足存儲器元件50的大小施加的某些幾何限制條件。尤其，電阻元件56的有效的平面面積大致等于存儲器元件50的面積。電阻元件的厚度通常受到用于構(gòu)圖大高寬比(平面尺寸分割的厚度)特征的處理能力的限制。
另外參考圖2b，電阻元件56的電阻(B)可處于存儲器元件50的設(shè)計(即，預(yù)定的)標稱電阻(R)的大約0.5％和50％之間(即，0.005R≤B≤0.5R)。更窄的范圍是處于存儲器元件50的標稱電阻(R)的大約10％和50％之間(即，0.1R≤B≤0.5R)。例如，存儲器元件50具有1兆歐的設(shè)計標稱電阻(R)和200,000歐姆的變化電阻(ΔR)。使用更窄的范圍，電阻元件56具有100,000歐姆和500,000歐姆之間的電阻(B)。使用更寬的范圍，電阻元件56具有5000歐姆和500,000歐姆之間的電阻(B)，歐姆觸點52和54各自具有大約10歐姆的電阻(C)。
如果存儲器元件50被短路，存儲器單元12的電阻將大約等于電阻元件56的電阻(B)。在讀出操作期間電阻元件56的優(yōu)點將聯(lián)系圖3a和3b來表示。
圖3a表示在讀出操作期間存儲器單元陣列10的等效電路。選擇的存儲器單元以第一電阻器12a表示，未選擇的存儲器單元以第二、第三和第四電阻器12b，12c和12d表示。第二電阻器12b表示沿著選擇的位線的半選擇存儲器單元，第三電阻器12c表示沿著選擇的字線的半選擇存儲器單元，第四電阻器12d表示剩余的未選擇的存儲器單元。例如，如果所有存儲器單元12具有大約R+B的電阻并且如果陣列10具有n行和m列，則第二電阻器12b將具有大約(R+B)/(n-1)的電阻，第三電阻器12c將具有大約(R+B)/(m-1)的電阻，第四電阻器12d將具有大約(R+B)/[(n-1)(m-1)]的電阻。
第一電阻器12a通過把操作電勢(Vs)施加于交叉的位線并把接地電勢施加于交叉字線來選擇。因此，傳感電流(Is)流過第一電阻器12a。
為防止?jié)撏冯娏髡趽鮽鞲须娏?Is)，相等的操作電勢(Vb＝Vs)被施加于未選擇的位線。將這個相等的電勢(Vb)施加到未選擇的位線阻擋了潛通路電流流過第二和第四電阻器12b和12d，并且把流過第三電阻器12c的潛通路電流(S2)轉(zhuǎn)向到地。
把相同的操作電勢(Vb＝Vs)可被施加于未選擇的字線而不是未選擇的位線，如圖3b所示。將這個相等的電勢(Vb)施加到未選擇的字線阻擋了潛通路電流流過第二電阻器12b，并且把流過第三和第四電阻器12c和12d的潛通路電流(S2和S3)轉(zhuǎn)向到地。
理想傳感放大器24把相等的電勢施加于選擇的位線和未選擇的字線和位線的子集。但是，如果傳感放大器24不理想，電勢不準確相等，并且潛通路電流在讀出操作期間流過陣列10。
考慮對位于作為具有短路的存儲器元件50的存儲器單元12的相同的列中的選擇的存儲器單元12的讀出操作。半選擇存儲器單元12仍具有至少等于其電阻元件56的電阻(B)的電阻。即使傳感放大器24不理想，帶有短路的存儲器元件50的半選擇存儲器單元12不把大量潛通路電流轉(zhuǎn)向通過短路的存儲器元件50并且在讀出操作期間不明顯影響傳感電流。結(jié)果，半選擇存儲器單元12不引起列寬故障。導(dǎo)致僅一個隨機的位出錯。一個隨機位出錯可通過糾錯碼快速容易地校正。
現(xiàn)在比較剛描述的讀出操作與涉及傳統(tǒng)存儲器單元和非標準傳感放大器的讀出操作。具有短路的存儲器元件的傳統(tǒng)半選擇存儲器單元引起明顯的潛通路電流，其在與傳感電阻結(jié)合時，將引起傳感放大器截止或飽和。結(jié)果，位出錯將在對選擇的存儲器單元執(zhí)行讀出操作期間發(fā)生。而且，傳統(tǒng)半選擇存儲器單元的短路的存儲器元件將在該列的每隔一個存儲器單元中在讀出操作期間把傳感電流轉(zhuǎn)向。將導(dǎo)致整列寬出錯。
圖4，5和6表示對存儲器單元陣列10施加相等電勢并檢測選擇的存儲器單元12的電阻狀態(tài)的3個方法。這些方法和相應(yīng)的硬件設(shè)備在受讓人的2000年3月3日申請的美國序列號為No.09/564308的專利中公開。
現(xiàn)在參考圖4，其表示使用電流源、電壓跟隨器和比較器來確定選擇的存儲器單元的電阻狀態(tài)的方法。行解碼電路通過把選擇的字線連接于地電勢而選擇跨過選擇的存儲器單元(塊102)的字線。電流源把傳感電流提供給跨過選擇的存儲器單元(塊104)的位線。電流源與選擇的存儲器單元之間的連接點處的電勢由電壓跟隨器檢測，其將該相同的電勢施加于未選擇的線，如未選擇的位線或未選擇的字線的子集上(106)。連接點處的電勢還通過比較器與參考電壓作比較。比較器的輸出提供高或低信號，代表選擇的存儲器單元的電阻狀態(tài)(塊108)。
現(xiàn)在參考圖5，其表示使用電流傳感放大器和電壓源來檢測選擇的存儲器單元的電阻狀態(tài)的方法。選擇字線(塊200)并且行解碼電路把傳感電壓Vs施加于選擇的字線(塊202)，并且把選擇的位線耦合于電流傳感放大器的虛擬的地(塊204)。傳感電壓Vs可以是0.1V到0.5V之間的直流電壓并且可以由外部源提供。未選擇的線的子集(例如所有未選擇的位線)也連接于等于虛擬地的電勢(塊206)。虛擬地可以是0電勢或任何其他電勢，只要把相等的電勢施加于選擇的位線和未選擇的線的子集。
傳感電流從電壓源流流經(jīng)選擇的存儲器單元和電流傳感放大器。由于未選擇的線的子集也連接于等于虛擬地的電勢，流過未選擇的線的任何潛通路電流與傳感電流相比都小，并且將不會干擾傳感電流。
流過選擇的位線的傳感電流可被檢測來確定電阻狀態(tài)，從而確定選擇的存儲器單元的邏輯值(塊208)。傳感電流等于Vs/R或Vs/(R+□R)，這取決于選擇的存儲器單元的電阻狀態(tài)。
現(xiàn)在參考圖6，其表示使用直接注入電荷(charge)放大器來在對選擇的存儲器單元12執(zhí)行讀出操作期間把相等電勢施加于陣列10的方法。在讀出操作的開始，選擇字線(塊300)，直接注入電荷放大器被預(yù)充電到電壓VDD(塊302)，并且把選擇的位線連接于直接注入電荷放大器，把未選擇的線的子集連接于恒定電壓源Vs(塊304)。從而，傳感電流流過選擇的存儲器單元并且對電容器充電。在傳感電流到達穩(wěn)定狀態(tài)情況(塊306)后，把電容器用于將傳感電流提供給選擇的位線(塊308)。這引起存儲在電容器中的電荷損耗并且引起電容器電壓降低。由于傳感電流被匯集，降低電容器電壓。測量用于電容器電壓達到參考電壓的時間(塊310)，并且測量的時間與閥值相比(塊312)。比較表明電阻狀態(tài)，從而表明選擇的存儲器單元的邏輯值。
現(xiàn)在參考圖7，表示用于把存儲器元件50與MRAM器件8’的電阻元件70集成的第二和第三(另外的)的方法。替代把多個電阻元件構(gòu)圖，第二方法涉及在一個或兩個歐姆觸點52和54與存儲器元件50之間形成掩蔽電阻器層70。掩蔽層70不被構(gòu)圖；因此它橋接存儲器元件50。這種電阻元件70易于制造，因為不涉及構(gòu)圖。盡管第一和第二歐姆觸點52和54作為獨立的元件52和54表示，但應(yīng)理解可去掉這些獨立的元件52和54，金屬線14可與存儲器元件50或掩蔽層70直接接觸。
各個存儲器單元12的附加的電阻通過存儲器元件50的平面面積和存儲器元件50上的掩蔽層的厚度確定。掩蔽層70的薄層電阻應(yīng)足夠大，以不把相鄰的導(dǎo)體短路。掩蔽層70的一個例子是非常薄(例如厚度小于10nm)的絕緣膜。在這種情況下，平面內(nèi)電阻基本是無限大，而垂直于平面的電導(dǎo)率是有限的并且通過隧道產(chǎn)生。
第三方法涉及僅在兩個平面尺寸之一中定義電阻元件56，使得電阻元件56與字線14和位線16具有相同的平面面積。這種方法的最方便實施是在用于定義字線14和位線16的同一過程中對電阻材料構(gòu)圖。
現(xiàn)在參考圖8，其表示MRAM器件8的又一存儲器單元80。這個存儲器單元表示為與SDT結(jié)連接。這種存儲器單元80包括多層層疊材料。疊層包括第一和第二籽晶層82和84。第一籽晶層82允許第二層84以(111)晶體結(jié)構(gòu)取向生長。第二籽晶層84對于隨后的反鐵磁(“AF”)釘扎層86建立(111)晶體結(jié)構(gòu)取向。AF釘扎層86提供大的交換場，其把隨后的被釘扎(底)鐵磁(“FM”)層88的磁化維持在一個方向上。被釘扎FM層88頂上是絕緣隧道阻擋層90。選擇的界面層92和94夾住絕緣隧道阻擋層90。絕緣隧道阻擋層90頂上是傳感(頂)FM層96，具有在應(yīng)用磁場存在時可自由旋轉(zhuǎn)的磁化。歐姆觸點98是傳感FM層96的頂，字線14與歐姆觸點98電接觸。保護介電體(未示出)覆蓋疊層。
被釘扎層88具有平面內(nèi)取向的磁化，但是固定的，所以在有意義的范圍的施加磁場存在時不可旋轉(zhuǎn)。傳感層96具有不被釘扎的磁化取向。相反，磁化在沿著平面內(nèi)的軸(“易”軸)的兩個方向之一上被取向。如果被釘扎層88和傳感層96的磁化在相同方向上，取向平行。如果被釘扎層88和傳感層96的磁化在相反方向上，取向反平行。
絕緣隧道阻擋層90允許在被釘扎層88和傳感層96之間產(chǎn)生量子力學(xué)隧道。這個隧道現(xiàn)象是電子自旋相關(guān)的，使得SDT結(jié)的電阻是自由層和被釘扎層的磁化的相對取向的函數(shù)。絕緣隧道阻擋層90可以是具有大約15埃的厚度的氧化鋁(Al2O3)層。
這個存儲器單元80不包括獨立層的電阻材料構(gòu)成的電阻元件。反而，電阻元件和歐姆觸點98通過使得歐姆觸點98為高電阻率材料而被集成為整體結(jié)。這樣，歐姆觸點98具有在SDT結(jié)的設(shè)計標稱電阻的0.5％到50％之間的電阻(B)。
電阻元件替代地可通過使得高第一或第二籽晶層82或84為高電阻率材料而與第一籽晶層82或第二籽晶層84集成。
從而公開的是不包括在讀出操作期間將存儲器單元相互隔離的開關(guān)或二極管的MRAM器件。反而，器件通過把相等電勢施加于選擇的和某些未選擇的字線和位線而隔離選擇的存儲器單元。施加相等電勢還可防止寄生電流干擾讀出操作。而且與存儲器單元串聯(lián)連接的電阻元件避免了短路的存儲器單元引起的問題。如果存儲器單元短路，短路的存儲器單元將引起隨機的位出錯。但是，短路的存儲器元件不會引起列寬故障。隨機的位故障可通過遠比列寬故障更快更容易的ECC來校正。
電阻元件還有助于隔離列寬故障的原因。如果產(chǎn)生列寬故障，它將歸因于除短路的存儲器單元之外的一些原因。
電阻元件還提高對選擇的存儲器單元執(zhí)行寫入操作的可靠性。沒有電阻元件，大的寫入電流將流過短路的存儲器元件。而且，寫入電流將從選擇的存儲器單元被轉(zhuǎn)向短路的存儲器元件，從而降低寫入電流并引起不正確的數(shù)據(jù)被寫入相同的行或列中的選擇的存儲器單元。但是，與短路的存儲器元件串聯(lián)連接的電阻元件具有足夠高的電阻來防止大寫入電流流過短路的存儲器元件并允許足夠的寫入電流流過選擇的存儲器單元。
MRAM器件8并不限于單層存儲器單元。現(xiàn)在參考圖9，其表示出多層MRAM芯片400。MRAM芯片400包括Z個存儲器層或平面402，其在Z方向上層疊在基板404上。數(shù)目Z是正整數(shù)，其中Z≥1。存儲器單元層402可通過諸如二氧化硅的絕緣材料(未示出)分開。讀出和寫入電路可在基板404上制造。讀出和寫入電路可包括附加的多路復(fù)用器，用于選擇讀出和寫入的層。
根據(jù)本發(fā)明的MRAM器件可在各種應(yīng)用中使用。圖10表示一個或多個MRAM芯片400的例示出的一般應(yīng)用。一般應(yīng)用通過包括MRAM存儲器模塊452、接口模塊454和處理器456的機器450體現(xiàn)。MRAM存儲器模塊452包括一個或多個MRAM芯片400用于長期存儲。接口模塊454提供處理器456與MRAM存儲器模塊452之間的接口。機器450還包括快速易失性存儲器(例如SRAM)，用于短期存儲。
對于機器450，諸如是筆記本計算機或個人計算機，MRAM存儲器模塊452可包括若干MRAM芯片400并且接口模塊454可包括EIDE或SCSI接口。對于機器450，諸如是服務(wù)器，MRAM存儲器模塊452可包括大量MRAM芯片400并且接口模塊454可包括光線信道或SCSI接口。這種MRAM存儲器模塊452可替代或補充傳統(tǒng)的長期存儲器件，如硬盤驅(qū)動器。
對于機器450，諸如是數(shù)字相機，MRAM存儲器模塊452可包括少量MRAM芯片400并且接口模塊454可包括相機接口。這種MRAM存儲器模塊452可允許在數(shù)字相機上長期存儲數(shù)字圖像。
根據(jù)本發(fā)明的MRAM器件可提供比硬盤驅(qū)動器和其他傳統(tǒng)長期數(shù)據(jù)存儲器件更好的優(yōu)點。從MRAM器件存取數(shù)據(jù)比從傳統(tǒng)長期存儲器件，如硬盤驅(qū)動器存取數(shù)據(jù)快幾個數(shù)量級。另外，MRAM器件比硬盤驅(qū)動器更致密。
器件并不特別限定于描述和圖示的實施例。例如，MRAM器件已聯(lián)系沿著易軸取向的行來描述。但是行和列可互換。
電阻交叉點陣列并不限于MRAM單元陣列。存儲器單元的存儲器元件可以具有相變材料。通過相變材料的相改變(例如從晶態(tài)到非晶態(tài))這種元件的電阻可從一個狀態(tài)改變到另一狀態(tài)。
反而，存儲器單元可包括聚合物存儲器元件。聚合物存儲器元件由極性導(dǎo)電聚合物分子構(gòu)成。在聚合物存儲器元件中，把數(shù)據(jù)存儲為聚合物分子中的“永久極化”(與MRAM存儲器單元相對，在那里數(shù)據(jù)被存儲為“永久磁矩”)。聚合物存儲器元件的電阻(R或R+ΔR)取決于聚合物分子的極化取向。聚合物存儲器單元元件可通過檢測它們的電阻讀出。通過施加由施加于選擇的字線和位線的電壓產(chǎn)生的電場向聚合物存儲器單元寫入。如果聚合物存儲器元件短路，那么串聯(lián)連接的電阻元件將隔離短路的元件。
陣列甚至不限制于存儲器單元。例如，器件可包括諸如應(yīng)力換能器的元件的陣列。傳感元件可從多種材料建成，該材料證明有應(yīng)力相關(guān)的電阻。施加于傳感器元件的應(yīng)力或能量引起通過元件的導(dǎo)電性變化。如果傳感元件短路，那么串聯(lián)連接的電阻元件將隔離短路的傳感元件。將等電勢傳感方法應(yīng)用到應(yīng)力換能器的交叉點陣列的優(yōu)點是非常高的集成密度。
總之，串聯(lián)連接的電阻元件的電阻應(yīng)足夠低，以對讀出操作產(chǎn)生最小影響，并且應(yīng)足夠高以對寫入操作產(chǎn)生最小影響。這樣，實際電阻在讀出操作器件應(yīng)隔離短路的存儲器元件而不惡化選擇的存儲器單元的檢測并且不惡化傳感信號以及不惡化向電阻交叉點陣列中的存儲器單元中寫入的性能。認為設(shè)計標稱的10％到50％之間的電阻范圍是理想的。
電阻元件的最大厚度由耦合到選擇的存儲器單元的誘導(dǎo)電場和磁場以及串?dāng)_對相鄰存儲器單元的影響而設(shè)定。對于電阻交叉點存儲器應(yīng)用，對串聯(lián)連接的電阻元件有一個限制，使得避免降低在字線或位線中流動的電壓或電流產(chǎn)生的寫入場。串聯(lián)連接的電阻元件把存儲器元件移離開線的表面的距離(d)等于電阻元件的厚度。在電流模式電阻交叉點存儲器元件中，磁場降低為1/d。對于這個電流模式存儲器元件，串聯(lián)連接的電阻元件的厚度應(yīng)不小于導(dǎo)體厚度的大約一半。
本發(fā)明并不限于上面描述和示出的特定實施例。反而，本發(fā)明根據(jù)后附權(quán)利要求來構(gòu)成。
權(quán)利要求
1.一種數(shù)據(jù)存儲器件(8)，包括存儲器單元(12)的電阻單元交叉點陣列(10)，每個存儲器單元(12)包括存儲器元件(50)；和與存儲器元件(50)串聯(lián)連接的線性電阻元件(56)。
2.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)是存儲器元件上的電阻膜(56，70)。
3.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)包括另一存儲器元件。
4.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)由半導(dǎo)體材料構(gòu)成。
5.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)至少由氧化物和氮化物之一構(gòu)成。
6.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)由金屬和半導(dǎo)體的至少之一的合金構(gòu)成。
7.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)由導(dǎo)電聚合物構(gòu)成。
8.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)還對歐姆觸點(98)提供存儲器元件。
9.根據(jù)權(quán)利要求1的器件，其中每個存儲器元件(50)包括自旋相關(guān)隧道結(jié)器件(84-96)。
10.根據(jù)權(quán)利要求1的器件，其中電阻元件(56)具有處于存儲器元件(50)的設(shè)計電阻的大約10％到50％之間的電阻。
全文摘要
一種數(shù)據(jù)存儲器件包括存儲器單元的電阻單元交叉點陣列。每個存儲器單元包括存儲器元件和與存儲器元件串聯(lián)連接的電阻元件。電阻元件在讀出操作期間大體衰減流經(jīng)短路的存儲器元件的任何潛通路電流。數(shù)據(jù)存儲器件可以是磁隨機存取存儲器(“MRAM”)器件。
文檔編號H01L27/10GK1345067SQ0112542
公開日2002年4月17日 申請日期2001年8月15日 優(yōu)先權(quán)日2000年9月15日
發(fā)明者F·A·佩爾納, T·C·安東尼 申請人:惠普公司