專利名稱：半導體裝置的制造方法
技術領域：
本發(fā)明涉及一種在半導體表面部的半導體金屬層間的化合物層，特別是具有高結晶定向性的半導體金屬層間的化合物層的外延生長方法。
作為解決這個問題的方法之一，提出了在半導體的表面部形成硅化層的方法。作為用于形成硅化物層的金屬，雖然提出了各種物質的方案，但是用鈷形成的二硅化鈷(CoSi2)層，由于具有熱穩(wěn)定性及電阻率兩方面的優(yōu)點，受到特別的關注。
但是，對硅基片的表面部用鈷進行硅化時，在鈷原子和硅原子之間的反應過程中，硅化鈷層會凝結或在硅化鈷層產(chǎn)生毛刺缺陷(IEDM1995-449 K.Goto)。若硅化鈷層產(chǎn)生凝結就會發(fā)生斷線的問題，若產(chǎn)生毛刺缺陷就會引起結漏的問題。
因此，為了防止硅化鈷層的凝結及毛刺缺陷的產(chǎn)生，在論文(Appl.Phys.Lett.68、1996、June)中，如以下說明所述，提出了通過外延生長形成硅化鈷層的方法。也就是說，提出了在由硅結晶形成的半導體層上形成0.5～1.5nm厚的SiOX(X＜2)膜后，在該SiOX膜上超高真空狀態(tài)下沉積約幾個nm厚的鈷膜，之后，通過進行熱處理，使鈷原子和硅原子反應、外延生長硅化鈷層的技術(Oxide Mediated Epitaxy；OME技術)。并且，說明了通過這個技術，SiOX膜在促進硅化鈷層的生長中所起的作用。
但是，通過外延生長法形成硅化鈷層的所述方法，鈷膜的沉積需要超高真空裝置，由于該超高真空裝置在通常的硅半導體的制造中未被采用，所以有不適用于批量生產(chǎn)的問題。
另外，所述的方法，在半導體層上，形成極薄的膜厚的同時通過比化學理論組成過剩的硅的SiOX(X＜2)膜形成鈷膜，因此，由SiOX膜的膜質及膜厚的參差不齊引發(fā)出種種問題。也就是說，在SiOX膜上有氣泡時，由于通過該氣泡鈷和硅會產(chǎn)生劇烈反應，所以產(chǎn)生不能進行外延生長硅化鈷層的問題，以及在SiOX膜的膜厚有參差不齊時，在膜厚薄的部位、鈷原子和硅原子間的反應會一氣進行下去，所以產(chǎn)生不能良好地進行外延生長硅化鈷層的問題。
為了達到所述目的，本申請的發(fā)明者們，對通過外延生長形成的硅化鈷層中產(chǎn)生凝結及毛刺缺陷的原因進行探討的結果，得出下列的見解。即鈷原子和硅原子反應形成硅化鈷的機理，從熱力學角度考慮，是，的反應進程。但是，在的反應路徑中，由于界面能量不穩(wěn)定且不均勻，所以硅化鈷產(chǎn)生多晶化，由此引起凝結及毛刺缺陷的發(fā)生。
因此，就可得出在含有硅的半導體層和鈷膜的界面形成由CoSi2形成的薄膜層后進行外延生長時，不經(jīng)過的反應路徑而可以形成CoSi2的結論。
由此，關于對含有硅的半導體層和鈷膜的界面形成CoSi2的薄膜層的方法進行各種探討的結果，發(fā)現(xiàn)了控制半導體層和鈷膜之間存在的氧原子的濃度，就可以形成由CoSi2形成的薄膜層的方法。具體地說，發(fā)現(xiàn)了在表面附近的區(qū)域分布有氧原子的半導體層上沉積鈷膜時，半導體層和鈷膜之間存在的氧原子的量，與半導體層和鈷膜之間是SiOX膜時相比有所減少，因此半導體層和鈷膜之間可以形成由CoSi2形成的薄膜層。
本發(fā)明是基于上述見解而形成的，具體地說，本發(fā)明涉及的第1種半導體裝置的制造方法，包括在半導體表面附近的區(qū)域分布非金屬元素的工序；在半導體層上沉積金屬膜的工序；通過對金屬膜實施熱處理使構成半導體層的元素和構成金屬膜的金屬層間反應，以在半導體表面部外延生長半導體金屬層間化合物層的工序。
根據(jù)本發(fā)明涉及的第1種半導體裝置的制造方法，在半導體層靠近表面的區(qū)域分布非金屬元素后再在半導體層上沉積金屬膜，之后，對金屬膜實施熱處理使構成半導體層的元素和構成金屬膜的金屬起反應，因此可以避免構成半導體層的元素和構成金屬膜的金屬的一氣反應，就可以防止半導體金屬層間化合物層的多晶化。為此，根據(jù)本發(fā)明，就可以用半導體批量制造中通常采用的真空度區(qū)域并且在低溫下，穩(wěn)定地形成沒有凝結及毛刺缺陷的半導體金屬層間化合物層。
在第1種半導體裝置的制造方法中，理想的分布非金屬元素的工序，應包括在半導體層上形成由半導體元素和非金屬元素構成的化合物層的工序；和通過對化合物層照射粒子能線、使化合物中含有的非金屬元素反沖，在半導體層的表面附近的區(qū)域進行分布的工序；以及除去化合物層的工序。
這樣，就可以通過粒子能線照射所產(chǎn)生的反沖，使化合物中含有的非金屬元素能可靠地分布于半導體層的表面附近的區(qū)域。
另外，在第1種半導體裝置的制造方法中，理想的分布非金屬元素的工序，應包括在半導體層上形成由半導體元素和非金屬元素構成的化合物層的工序，和通過對化合物層照射粒子能線、使化合物中含有的非金屬元素反沖，在半導體層的表面附近的區(qū)域進行分布的同時除去化合物層的工序。
這樣做的結果，就可以通過粒子能線照射所產(chǎn)生的反沖，使化合物中含有的非金屬元素能可靠地分布于半導體表面附近的區(qū)域的同時，省略除去化合物層的工序。
在這些情況下，可以采用具有面心立方型結晶結構的半導體層，具有面心立方型結晶結構的半導體金屬層間化合物層及非晶質的化合物層。
另外，在這些情況下，理想的粒子能線為由非金屬元素而成。
這樣做，可以防止構成粒子能線的元素對半導體層產(chǎn)生不良影響。
在第1種半導體裝置的制造方法中，可以采用具有面心立方型結晶結構的半導體層及面心立方型結晶結構的半導體金屬層間化合物層。
在第1種半導體裝置的制造方法中，可以采用具有鉆石型或閃鋅礦型結晶結構的半導體層及氟化鈣型半導體金屬層間化合物層。
在第1種半導體裝置的制造方法中，理想狀態(tài)是半導體層為硅層、非金屬元素為氧、金屬膜為鈷膜、半導體金屬層間化合物層為硅化鈷層。
這樣做，在半導體層的表面，就可以可靠地外延生長具有熱穩(wěn)定性且薄膜電阻低的硅化鈷層。
這時，理想的氧濃度為4×1014～4×1015cm-2。
這樣做，因鈷原子和硅原子間可進行良好的反應，在硅層的表面就可良好地外延生長硅化鈷層。
另外，這時，分布非金屬元素的理想的工序，是在硅層上形成氧化硅膜后，對該氧化硅膜進行粒子能線照射，使氧化硅膜中含有的氧分布于硅層表面附近的區(qū)域的工序。
這樣做的結果，在硅層表面附近的區(qū)域就能可靠地分布氧。
本發(fā)明涉及的第2種半導體裝置的制造方法，包括在半導體層上形成柵極的工序；在半導體層中柵極的兩側形成雜質層的工序；在半導體層表面附近的區(qū)域分布非金屬元素的工序；在半導體層上沉積金屬膜的工序，以及對金屬膜實施熱處理使構成半導體層的元素和構成金屬膜的金屬反應、在半導體層的表面外延生長半導體金屬層間化合物層的工序。
本發(fā)明涉及的第2種半導體裝置的制造方法，在形成源極或漏極的半導體層的表面，可以形成具有熱穩(wěn)定性且薄膜電阻及接觸電阻低的硅化鈷層的同時，在柵極的表面可形成優(yōu)質的硅化層，因此，就可以做到在不增加工序個數(shù)的情況下，提高MOSFET半導體集成電路裝置的性能。
在第2種半導體裝置的制造方法中，理想的分布非金屬元素的工序，包括在半導體層上形成由半導體元素和非金屬元素形成的化合物層的工序；對化合物層照射粒子能線、通過反沖使化合物中含有的非金屬元素，在半導體層的表面附近的區(qū)域進行分布的工序；以及除去化合物層的工序。
這樣做，就可以通過粒子能線照射所產(chǎn)生的反沖，使化合物中含有的非金屬元素能可靠地分布于半導體表面附近的區(qū)域。
另外，在第2種半導體裝置的制造方法中，理想狀態(tài)是半導體層為硅層、非金屬元素為氧、金屬膜為鈷膜、半導體金屬層間化合物層為硅化鈷層。
這樣做，在半導體層的表面，就可以可靠地外延生長具有熱穩(wěn)定性且薄膜電阻低得硅化鈷層。
這時，理想的氧濃度為4×1014～4×1015cm-2。
這樣做，因鈷原子和硅原子間可進行良好的反應，在硅層的表面就可良好地外延生長硅化鈷層。


圖1(b)為圖1中Ib-Ib線的剖面圖。
圖2(a)～(c)為涉及實施形態(tài)2的半導體裝置的制造方法的各工序的剖面圖。
圖3(a)～(c)為涉及實施形態(tài)2的半導體裝置的制造方法的各工序的剖面圖。
圖4(a)及(b)為涉及實施形態(tài)2的半導體裝置的制造方法的各工序的剖面圖。
圖5(a)～(c)為涉及實施形態(tài)3的半導體裝置的制造方法的各工序的剖面圖。
圖6(a)～(c)為涉及實施形態(tài)3的半導體裝置的制造方法的各工序的剖面圖。
圖7(a)及(b)為涉及實施形態(tài)3的半導體裝置的制造方法的各工序的剖面圖。
圖8為用低能SIMS測出的氧原子的濃度的結果，表示氧濃度和外延成長狀況的關系特性圖。
具體實施例方式
實施形態(tài)1以下，對涉及本發(fā)明實施形態(tài)1的半導體裝置、參照圖1(a)及(b)加以說明。
圖1(a)表示涉及實施形態(tài)1的半導體裝置的平面結構、圖1(b)為圖1(a)中Ib-Ib線的剖面結構。
涉及實施形態(tài)1的半導體裝置，CMOS、pMOS或nMOS中任一類型的晶體管都可以，在其中，對n型MOS晶體管加以說明。
如圖1(a)及(b)所示，在由n型硅晶體形成的電阻率為數(shù)Ω·cm的半導體基片10的表面，形成有n型溝道截斷環(huán)11的同時在該溝道截斷環(huán)11的上面形成成為元素分割區(qū)域的場絕緣膜13，在半導體基片10上的被11包圍的區(qū)域形成有p型阱區(qū)12。
在p型阱區(qū)12的內部成為源極或者漏極的區(qū)域，形成有構成LDD結構的n型低濃度雜質擴散層16及n型高濃度雜質擴散層18。另外，在半導體基片10上的源極區(qū)域和漏極區(qū)域之間經(jīng)過由氧化硅膜形成的柵極絕緣膜14設有由多晶硅膜形成的柵極15，該柵極15的側面形成由氧化硅膜形成的側壁17。
作為實施形態(tài)1的特征，在n型高濃度雜質擴散層18的表面上形成由二硅化鈷(CoSi2)而成的外延生長層的同時，在柵極15的表面，對于多晶硅的每個結晶粒，以在n型高濃度雜質擴散層18之上形成的外延生長層的同等條件、同時形成與外延相關的多晶二硅化鈷層。n型高濃度雜質擴散層18及柵極15的各表面部生長成的硅化物層的膜厚如約30～50nm。因此，n型高濃度雜質擴散層18及柵極15的電阻值被充分減小、提高涉及實施形態(tài)1的具有MOSFET的半導體集成電路裝置的性能。
在半導體基片10上沉積有層間絕緣膜22，該層間絕緣膜22上形成有如由鋁合金膜形成的金屬布線24，該金屬布線24被保護絕緣膜25所覆蓋。金屬布線24經(jīng)在層間絕緣膜22上形成的接觸孔23、與在n型高濃度雜質擴散層18的表面形成的外延硅化物層21相聯(lián)接。因此，充分減低n型高濃度雜質擴散層18和金屬布線24間的接觸電阻。
實施形態(tài)2以下，作為本發(fā)明的實施形態(tài)2，對涉及實施形態(tài)1中的半導體裝置的制造方法、參照圖2(a)～(c)、圖3(a)～(c)、及圖4(a)、(b)加以說明。
首先，在圖2(a)所示的n型硅結晶形成的半導體基片100的表面上形成薄的膜厚的氧化硅膜后，在該氧化硅膜上沉積硅氮化膜，之后，采用周知的光刻技術及蝕刻技術對硅氮化膜進行圖形化，在硅氮化膜中除去場絕緣膜形成區(qū)域。
其次，對半導體基片100上形成圖案的硅氮化膜進行掩膜，把磷或砷等n型雜質高濃度離子注入形成溝道截斷環(huán)101后，對半導體基片100離子注入硼等p型雜質形成p型阱區(qū)102。之后，對半導體基片100進行熱處理、對半導體基片100的表面未被硅氮化膜覆蓋的區(qū)域采取LOCOS法進行氧化、半導體基片100的表面上形成如400nm厚的場絕緣膜103。另外，通過熱處理激活溝道截斷環(huán)101及p型阱區(qū)102。之后，除去氧化硅膜及硅氮化膜。
其次，通過如熱氧化法在半導體基片100的表面全體形成如具有5～10nm膜厚的由氧化硅膜而成的柵極絕緣膜104后，通過如CVD法在柵極絕緣膜104上沉積多晶硅膜后，采用周知的光刻技術及蝕刻技術對多晶硅膜進行圖形化、形成柵極105。
其次，在半導體基片100上柵極105作為掩膜以低濃度離子注入砷或磷等n型雜質，如圖2(b)所示，形成n型低濃度雜質層106。
其次，在半導體基片100上全面地沉積氧化硅膜后，相對于該氧化硅膜進行各向異性蝕刻，如圖2(c)所示，在柵極105的側面形成側壁阱107。之后，在半導體基片100上將柵極105及側壁阱107作為掩膜，高濃度離子注入砷或磷等n型雜質，形成n型的高濃度雜質層108后，對半導體基片100進行熱處理，激活n型的低濃度雜質層106及高濃度雜質層108。
另外，側壁阱107也可用硅氮化膜代替氧化硅膜。并且，為了激活的熱處理也可在后述的第1次及第2次熱處理工序中實施。
其次，如圖3(a)所示，在半導體基片100上，把非金屬元素離子如氧離子用如100～500eV的低加速能量離子注入，如圖3(b)所示，n型的高濃度雜質層108的表面附近的區(qū)域及柵極105的表面附近區(qū)域，氧原子在基片面方向分布形成氧原子分布區(qū)域109。另外，作為氧原子分布區(qū)域109的形成方法，替代氧離子的注入，也可采用等離子參雜分布氧原子。
作為構成氧原子分布區(qū)域109的氧原子的分布深度，從n型高濃度雜質層108或柵極105的表面開始0.5～5nm為理想范圍，作為氧原子分布區(qū)域109的氧原子的濃度，以4×1014cm-2～4×1015cm-2為理想范圍。這樣做的理由將在后面敘述。
其次，通過在腔室的內部保持為1×10-5～1×10-7Pa真空度的濺射裝置中采用濺射法，如圖3(c)所示，在半導體基片100的上面全面地沉積金屬膜如鈷膜110。
在鈷膜110和n型高濃度雜質層108或柵極105之間形成有氧原子分布區(qū)域109，氧原子分布在n型高濃度雜質層108或柵極105的表面開始0.5～5nm的深度范圍。為此，構成鈷膜110的鈷原子向半導體基片100中的擴散受到氧原子分布區(qū)域109的抑制。另外，由于從構成鈷膜110的鈷原子，可看到存在于氧原子分布區(qū)域109下側的硅晶格，氧原子分布區(qū)域109上側的區(qū)域即使因離子注入或等離子參雜等原因處于雜亂、不穩(wěn)定狀態(tài)，鈷原子在受到半導體基片100的氧原子分布區(qū)域109的下側區(qū)域的結晶結構的影響的同時也能進行反應，所以在n型高濃度雜質層108和鈷膜110的界面，形成硅晶體和晶格常數(shù)相近的二硅化鈷(CoSi2)的核(圖中省略)。另外，柵極105雖由多晶硅形成，但相對每個晶粒而言、與在n型高濃度雜質層108的鈷原子和硅原子的反應一樣形成二硅化鈷(CoSi2)的晶核。
其次，把半導體基片100在500℃的溫度下保持10秒鐘進行第1次熱處理(RTARapid Thermal Anneal)。這樣做，構成鈷膜110的鈷原子經(jīng)二硅化鈷的核向硅區(qū)域擴散開的同時因鈷原子和硅原子起反應，如圖3(c)所示，在n型高濃度雜質層108及柵極105的表面，形成與已形成的二硅化鈷的核的結晶結構對應的二硅化鈷(CoSi2)的外延生長層(以下稱為第1外延硅化層)111A。
還有，在鈷膜110的膜厚為5nm時第1外延硅化層111A的膜厚約為17～18nm、在鈷膜110的膜厚為10nm時第1外延硅化層111A的膜厚約為34～36nm。
并且，在半導體基片100的結晶結構為面心立方型時，第1外延硅化層111A的結晶結構也成為面心立方型；在半導體基片100的結晶結構為鉆石型或閃鋅礦型時，第1外延硅化層111A的結晶結構成為氟化鈣型(熒石)。
如上所述，在n型高濃度雜質層108及柵極105的表面附近的區(qū)域，形成有從表面開始0.5～5nm深的氧原子分布區(qū)域109，因為構成鈷膜110的鈷原子和構成n型高濃度雜質層108或柵極105的硅原子沒有直接接觸，鈷原子和硅原子不會一氣反應，就可防止第1外延硅化層111A凝聚或多晶化。
但是，構成氧原子分布區(qū)域109的氧原子的濃度低于4×1014cm-2時，鈷原子和硅原子就會一氣反應完，第1外延硅化層111A恐怕會產(chǎn)生凝聚或多晶化，還有，氧原子的濃度比4×1015cm-2還高時，因鈷原子和半導體基片100的晶格的距離變大，鈷原子和硅原子的反應就有可能無法良好地進行。因此，構成氧原子分布區(qū)域109的氧原子的濃度在4×1014cm-2～4×1015cm-2的范圍為理想。
再者，在第1外延硅化層111A中，所有的層既可以均由二硅化鈷(CoSi2)形成，也可以是下層(與硅層的界面)為二硅化鈷(CoSi2)上層(鈷膜110側)為硅化鈷(CoSi)。在實施形態(tài)2的第1外延硅化層111A中，下層為二硅化鈷并且上層為硅化鈷。至少在與硅層的界面形成有二硅化鈷層時，由于硅化鈷層不會凝聚，就可以減低漏電流。
其次，如圖4(a)所示，把在第1次熱處理中未反應的鈷膜110，例如通過氨液和過氧化氫水的混合液或者鹽酸系混酸液組成的腐蝕液除去后，把半導體基片100放在800℃的溫度下保持10秒進行第2次熱處理(RTA)。如此處理，第1外延硅化層111A的上層的硅化鈷也生長成二硅化鈷，因此第1外延硅化層111A的所有的層變成由二硅化鈷形成的第2外延硅化層111B。
另外，第1外延硅化層111A的所有的層均變成二硅化鈷(CoSi2)時，可以省去第2次熱處理。在這種情況下，以下的說明中把第2外延硅化層111B替換為第1外延硅化層111A。
其次，如圖4(b)所示，通過采用如TEOS(四乙氧基硅烷)的CVD法，在半導體基片100上全面地沉積由氧化硅膜組成的層間絕緣膜112后，采用周知的光刻技術及蝕刻技術在層間絕緣膜112形成接觸孔113。
其次，通過如濺射法在半導體基片100上全面地沉積如鋁合金膜使之能填埋接觸孔113后，采用周知的光刻技術及蝕刻技術通過對鋁合金膜進行圖形化、形成金屬配線114。其次，采用如等離子CVD法在金屬配線114上，沉積由如氧化硅膜和硅氮化膜的層疊形成的保護絕緣膜115時，就可得到與實施形態(tài)1有關的半導體裝置。
另外，作為金屬配線114，替代鋁合金膜，也可采用鋁合金膜和氮化鈦膜或鎢膜等層疊膜。
根據(jù)實施形態(tài)2，在N型高濃度雜質層108及柵極105的表面部因形成有由二硅化鈷形成的第2外延生長層111B，可以將N型高濃度雜質層108及柵極105的薄膜電阻減低到約5Ω/□，因此，與未形成第2外延生長層111B時的薄膜電阻(100Ω/□)相比可有大幅度減低的同時，接觸電阻也可減低，因而就可提高具有MOSFET的半導體集成電路裝置的性能。
另外，根據(jù)實施形態(tài)2，在n型高濃度雜質層108的表面附近的區(qū)域及柵極105表面附近的區(qū)域分布非金屬元素如氧原子109后沉積金屬膜如鈷膜110，之后，進行第1次及第2次熱處理，為了在n型高濃度雜質層108的表面及柵極105表面形成了由二硅化鈷而成的第2外延硅化層111B，可以避免鈷原子和硅原子一氣反應完，所以就可避免第2外延硅化層111B的凝聚或多晶體化的同時、也可避免在第2外延硅化層111B形成毛刺缺陷。因此，可以防止外延硅化層的凝結或多晶化引起的斷線的同時，也可以防止毛刺缺陷引起的結漏。
而且，根據(jù)實施形態(tài)2，在n型高濃度雜質層108的表面附近的區(qū)域及柵極105的表面附近的區(qū)域分布氧原子的狀態(tài)，也就是n型高濃度雜質層108及柵極105和鈷膜110之間存在有低濃度氧原子109的狀態(tài)下進行第1次熱處理，因此可以將該第1次熱處理在低溫如500℃的溫度下進行。
再者，在實施形態(tài)2中，在n型高濃度雜質層108的表面部及柵極105的表面部的雙方形成由二硅化鈷形成的第2外延硅化層111B，取代這個，也可以只在n型高濃度雜質層108的表面部及柵極105的表面部中的單方形成第2外延硅化層111B。
并且，在實施形態(tài)2中，在n型高濃度雜質層108的表面附近的區(qū)域及柵極105的表面附近的區(qū)域分布了非金屬元素的氧原子，但取代氧原子，也可以分布氮原子或氟原子。
另外，在實施形態(tài)2中，沉積金屬膜鈷膜110，形成由二硅化鈷形成的第2外延硅化層111B，但取代鈷膜110，也可以沉積由鎳或鐵等過渡金屬形成的金屬膜，形成構成該金屬膜的由過渡金屬和硅而成的外延硅化層。
實施形態(tài)3以下，作為本發(fā)明的實施形態(tài)3，對于涉及實施形態(tài)1的半導體裝置的制造方法，參照圖5(a)～(c)、圖6(a)～(c)及圖7(a)、(b)加以說明。
首先，與實施形態(tài)2一樣，如圖5(a)所示，在n型的硅結晶形成的半導體基片200上，離子注入硼等p型雜質形成p型阱區(qū)202后，用LOCOS法在半導體基片200的表面部形成如400nm厚的場絕緣膜203。其次，在半導體基片200的表面全面地形成具有如5～10nm膜厚的由氧化硅膜形成的柵極絕緣膜204后，通過如CVD法在柵及絕緣膜204上沉積多晶硅膜后，對該多晶硅膜進行圖形化，形成柵極205。
其次，在半導體基片200中柵極205作為掩膜低濃度離子注入砷或磷等n型雜質，如圖5(b)所示，形成n型低濃度雜質層206。
其次，在半導體基片200上全面地沉積氧化硅膜后，對該氧化硅膜進行各向異性蝕刻，如圖5所示，在柵極205的側面形成側壁阱207后，在半導體基片200上將柵極205及側壁207作為掩膜高濃度離子注入砷或磷等n型雜質，形成n型高濃度雜質層208后，對半導體基片200施行熱處理，激活n型低濃度雜質層206及高濃度雜質層208。
其次，如圖6所示，在半導體基片200上全面地形成由半導體元素和非金屬元素形成的約10nm厚的化合物層如氧化硅膜209。
作為氧化硅膜209的形成方法，可以舉出在半導體基片200的表面供給具有氧化力的溶液(如氨、過氧化氫及純水組成的混合溶液)形成所謂的化學氧化(Chemical Oxide)(SiO2)膜的第1種方法；對半導體基片200的表面照射氧等離子形成約10nm厚的氧化硅膜的第2種方法；和把半導體基片200在氧化性氣氛中加熱至750～900℃形成約10nm厚的熱氧化膜的第3種方法。
其次，如圖6(b)所示，對氧化硅膜209低能照射由非金屬元素形成的粒子能線，如Ar離子線。這樣做，由于粒子能線的反彈(Recoil)，如圖6(c)所示，構成氧化硅膜209的氧原子，在n型高濃度雜質層208表面附近的區(qū)域及柵極205表面附近的區(qū)域向基片面方向分布形成氧原子分布區(qū)域210。這時，由于粒子能線的照射，構成氧化硅膜209的氧原子即使被濺射也沒有關系。
另外，作為構成氧原子分布區(qū)域210的氧原子的分布深度，從n型高濃度雜質層208或柵極205的表面起0.5～5nm為理想范圍，作為構成氧原子分布區(qū)域210的氧原子的濃度，4×1014cm-2～4×1015cm-2為理想范圍。關于這樣做的理由與實施形態(tài)2同樣。
再者，作為粒子能線照射進行Ar離子照射時，Ar的加速能為100eV時，在氧原子分布區(qū)域210中氧原子的分布峰值為從硅區(qū)域的表面起1nm的深度，而Ar離子的加速能為300eV時，氧原子的分布峰值為從硅區(qū)域的表面起2nm的深度。
其次，如圖7(a)所示，除去氧化硅膜209后，通過在腔室的內部保持為1×10-5～1×10-7Pa真空度的濺射裝置內進行濺射，半導體基片200全面地沉積金屬膜如鈷膜211。這樣做的結果，與實施形態(tài)2同樣，構成鈷膜211的鈷原子由于被插入硅晶格，在n型高濃度雜質層208和鈷膜210的界面形成二硅化鈷(CoSi2)的核的同時，對于柵極205的每一個晶粒也形成二硅化鈷(CoSi2)的晶核。
然后，把半導體基片200在500℃的溫度下保持10秒進行第1次熱處理(RTA)，在n型高濃度雜質層208及柵極205的表面部形成第1外延硅化層212。
在實施形態(tài)3中，在n型高濃度雜質層208及柵極205的表面附近的區(qū)域，由于從表面起0.5-5nm的深度形成有氧原子分布區(qū)域210，鈷原子和硅原子就不會一氣反應，就可防止第1外延硅化層212凝結或多晶體化。
在此，對于構成氧原子分布區(qū)域210的氧原子濃度的測量結果加以說明。
圖8表示用低能SIMS測量的氧原子濃度的結果，橫軸表示氧濃度(單位原子數(shù)/cm2)，縱軸表示外延生長的狀態(tài)。外延成長的狀態(tài)可用強度表示，這個強度的值越大可以說外延生長的狀態(tài)也越大。在此，縱軸表示CoSi2(400)的峰值強度。
從圖8所示的數(shù)據(jù)可知，在半導體基片200的表面附近以怎樣的濃度分布，才能形成由二硅化鈷(CoSi2)形成的第1外延硅化層212A。另外，從圖8可以看出，實際應用中、二硅化鈷無耐熱性問題的外延生長是在縱軸值大于100的時候。也就是說，縱軸值大于100時，即使約800℃的高溫，二硅化鈷也具有耐熱性，即使高溫也可防止凝結。使縱軸的值大于100，是氧濃度在4×1014cm-2～4×1015cm-2atoms/cm2的范圍。
因此可知，將氧原子分布區(qū)域210的氧原子濃度控制為4×1014cm-2～4×1015cm-2atoms/cm2時，可防止二硅化鈷(CoSi2)的凝結，就可良好地生長第1外延硅化層212A。
另外，在第1外延硅化層212A，既可以所有的層均由二硅化鈷形成，也可以是下層(和硅層的界面?zhèn)?為二硅化鈷(CoSi2)，而上層(硅膜110側)為硅化鈷(CoSi)。這樣做的結果，由于不會產(chǎn)生硅化鈷層的凝結，就可以達到減低漏電流的目的。
其次，如圖7(b)所示，把第1次熱處理中未反應的鈷膜211，用由如氨液和過氧化氫水的混合液或鹽酸系混酸液組成的腐蝕液除去后，把半導體基片200在800℃的溫度下保持10秒進行第2次熱處理(RTA)，把第1外延硅化層212A，變化成所有的層均由二硅化鈷形成的第2外延硅化層212B。
另外，第1外延硅化層212A的所有的層均由二硅化鈷形成時，可以省略第2次熱處理。在這種情況下，以下的說明中把第2外延硅化層212B替換為第1外延硅化層212A。
其次，圖中雖然沒有表示，與實施形態(tài)2同樣，層間絕緣膜、接觸孔、金屬配線及保護絕緣膜形成后，就得到與實施形態(tài)1有關的半導體裝置。
根據(jù)實施形態(tài)3，由于在n型高濃度雜質層208及柵極205的表面部形成有由二硅化鈷形成的第2外延硅化層212B，可把n型高濃度雜質層208及柵極205的薄膜電阻減低到約5Ω/□的同時，也可減低接觸電阻，因此可以提高具有MOSFET半導體集成電路裝置的性能。
另外，根據(jù)實施形態(tài)3，在半導體基片200上沉積氧化硅膜209后用粒子能線照射，因此可以可靠地將構成氧化硅膜209的氧原子210分布在n型高濃度雜質層208表面附近的區(qū)域及柵極205的表面附近的區(qū)域。
另外，在n型高濃度雜質層208表面附近的區(qū)域及柵極205的表面附近的區(qū)域分布非金屬元素如氧原子210后沉積金屬膜如鈷膜211，之后，進行第1次及第2次熱處理，在n型高濃度雜質層208表面部及柵極205的表面部形成由二硅化鈷形成的第2外延硅化層212B，因而可避免鈷原子和硅原子的一氣反應，因此，既可避免第2外延硅化層212B的凝集和多晶化，又可避免在第2外延硅化層212B形成毛刺缺陷。為此，就可以防止因外延硅化層的凝集或多晶化引起的斷線的同時，也可防止因毛刺缺陷引起的結漏。
進而，通過實施形態(tài)3，為了在n型高濃度雜質層208表面附近區(qū)域及柵極205的表面附近區(qū)域分布氧原子后的狀態(tài)進行第1次熱處理，因此可將該第1次熱處理在低溫如500℃的溫度下進行。
另外，在實施形態(tài)3中，在n型高濃度雜質層208表面部及柵極205的表面部的雙方形成了由二硅化鈷形成的第2外延硅化層212B，但取代這個，也可以只在n型高濃度雜質層208表面部及柵極205的表面部的單方形成第2外延硅化層212B。
另外，在實施形態(tài)3中，在半導體基片200上形成了氧化硅膜209，但取代這個，也可沉積硅氮化膜或硅氟化膜，把把氮原子或氟原子分布在n型高濃度雜質層208表面附近區(qū)域及柵極205的表面附近區(qū)域。
另外，在實施形態(tài)3中，沉積鈷膜211作為金屬膜，形成由二硅化鈷形成的第2外延硅化層212B，但取代鈷膜211，也可以沉積由鎳或鐵等其他過渡金屬形成的金屬膜，構成該金屬膜的過渡金屬和硅形成的外延硅化層。
實施形態(tài)3的變形例在實施形態(tài)3中，對氧化硅膜209用由非金屬元素組成的粒子能線如Ar離子進行照射，把氧原子210分布于n型高濃度雜質層208表面附近區(qū)域及柵極205的表面附近區(qū)域后，除去了氧化硅膜209，而在實施形態(tài)3的變形例中，控制粒子能線所用的粒子如Ar離子的質量及能量，把氧原子210分布于n型高濃度雜質層208表面附近區(qū)域及柵極205的表面附近區(qū)域時，通過粒子能線的照射除去氧化硅膜209。這樣做的結果，可以省略除去氧化硅膜的工序。
應用于產(chǎn)業(yè)的可能性根據(jù)本發(fā)明涉及的第1種或第2種半導體裝置的制造方法，在半導體層表面附近的區(qū)域分布非金屬元素的狀態(tài)下，施行熱處理使構成半導體層的元素和構成金屬膜的金屬反應，因此可以避免構成金屬膜的金屬和構成半導體層的元素不會一氣反應，就可以防止外延生長半導體金屬層間化合物層的多晶體化。
因此，根據(jù)本發(fā)明，用在半導體的批量制造過程中通常采用的真空度區(qū)域、并且在低溫中可以穩(wěn)定地形成沒有凝結及毛刺缺陷的外延生長半導體金屬層間化合物層。
權利要求
1.一種半導體裝置的制造方法，其特征在于包括在半導體層表面附近的區(qū)域分布非金屬元素的工序；在所述的半導體層上沉積金屬膜的工序；通過對所述金屬膜實施熱處理使構成所述半導體層的元素和構成所述金屬膜的金屬反應、在所述半導體層的表面外延生長半導體金屬層間化合物層的工序。
2.根據(jù)權利要求1所述的半導體裝置的制造方法，其特征在于所述分布非金屬元素的工序包括在所述半導體層上，形成由半導體元素和非金屬元素形成的化合物層的工序；通過對所述化合物層進行粒子能線照射使所述化合物層中所含的所述非金屬元素反沖分布于所述半導體層表面附近的區(qū)域的工序；以及除去所述化合物層的工序。
3.根據(jù)權利要求1所述的半導體裝置的制造方法，其特征在于所述分布非金屬元素的工序包括在所述半導體層上，形成由半導體元素和非金屬元素形成的化合物層的工序；通過對所述化合物層進行粒子能線照射使所述化合物層中所含的所述非金屬元素反沖分布于所述半導體層表面附近的區(qū)域的同時除去所述化合物層的工序。
4.根據(jù)權利要求2或3所述的半導體裝置的制造方法，其特征在于所述半導體層具有面心立方型結晶結構，所述半導體金屬層間化合物層具有面心立方型結晶結構，所述化合物層為非晶質。
5.根據(jù)權利要求2或3所述的半導體裝置的制造方法，其特征在于所述粒子能線由非金屬元素而成。
6.根據(jù)權利要求1所述的半導體裝置的制造方法，其特征在于所述半導體層具有面心立方型結晶結構，所述半導體金屬層間化合物層具有面心立方型結晶結構。
7.根據(jù)權利要求1所述的半導體裝置的制造方法，其特征在于所述半導體層具有鉆石型或閃鋅礦型的結晶結構，所述半導體金屬層間化合物層具有氟化鈣型的結晶結構。
8.根據(jù)權利要求1所述的半導體裝置的制造方法，其特征在于所述半導體層為硅層，所述的非金屬元素為氧，所述的金屬膜為鈷膜，所述的半導體金屬層間化合物層為硅化鈷層。
9.根據(jù)權利要求8所述的半導體裝置的制造方法，其特征在于所述氧的濃度為4×1014～4×1015cm-2。
10.根據(jù)權利要求8所述的半導體裝置的制造方法，其特征在于分布所述非金屬元素的工序包括在所述硅層上形成氧化硅膜后，對所述氧化硅膜進行粒子能線照射，使所述氧化硅膜中所含的氧分布于所述硅層表面附近的區(qū)域。
11.一種半導體裝置的制造方法，其特征在于包括在半導體層上形成柵極的工序；在所述半導體層中所述柵極的兩側形成雜質層的工序；在所述半導體層表面附近的區(qū)域分布非金屬元素的工序；在所述半導體層上沉積金屬膜的工序；以及通過對所述金屬膜實施熱處理使構成所述半導體層的元素和構成所述金屬膜的金屬反應，在所述半導體層的表面外延生長半導體金屬層間化合物層的工序。
12.根據(jù)權利要求11所述的半導體裝置的制造方法，其特征在于所述分布非金屬元素的工序包括在所述半導體層上，形成由半導體元素和非金屬元素形成的化合物層的工序；通過對所述化合物層進行粒子能線照射使所述化合物層中所含的所述非金屬元素反沖分布于所述半導體層表面附近的區(qū)域的工序；以及除去所述化合物層的工序。
13.根據(jù)權利要求11所述的半導體裝置的制造方法，其特征在于所述半導體層為硅層，所述的非金屬元素為氧，所述的金屬膜為鈷膜，所述的半導體金屬層間化合物層為硅化鈷層。
14.根據(jù)權利要求13所述的半導體裝置的制造方法，其特征在于所述氧的濃度為4×1014～4×1015cm-2。
全文摘要
一種半導體裝置的制造方法,在半導體層表面附近的區(qū)域分布非金屬元素后,在半導體層上沉積金屬膜。然后,對金屬膜實施熱處理使構成半導體層的元素和構成金屬膜的金屬反應,以在半導體層的表面外延生長半導體金屬層間化合物層。
文檔編號H01L21/285GK1360734SQ00807405
公開日2002年7月24日 申請日期2000年10月3日 優(yōu)先權日1999年10月4日
發(fā)明者橋本伸, 岸田剛信, 江頭恭子, 畑良文, 西脅徹, 田中知哉 申請人:松下電器產(chǎn)業(yè)株式會社