專利名稱：用于模擬絕緣體上硅器件的改進(jìn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及絕緣體上硅集成電路，特別是涉及在創(chuàng)建電路設(shè)計(jì)的延時(shí)計(jì)算中用于解決SOI FET浮體電壓的方法。
本申請(qǐng)是1997年9月26日提交的USSN 08/938，676，現(xiàn)為2000年2月8日公開的美國(guó)專利US6023577的改進(jìn)和部分繼續(xù)，并要求了該申請(qǐng)的優(yōu)先權(quán)。發(fā)明名稱是用于模擬SOI器件的方法，發(fā)明人是George E.Smith，Ⅲ，等。
這里發(fā)明人George E.Smith，Ⅲ，和其它人的其它相關(guān)待審查的申請(qǐng)包括在1999年4月19日提交的U.S.S.N.09/294，045，用于靜態(tài)定時(shí)SOI器件及電路的改進(jìn)方法；1999年4月19日提交的U.S.S.N.09/294，163，用于靜態(tài)定時(shí)SOI器件及電路的改進(jìn)方法；和1999年4月19日提交的U.S.S.N.09，294，178，用于靜態(tài)定時(shí)SOI器件及電路的改進(jìn)方法。
這些待審查的申請(qǐng)和本申請(qǐng)擁有同一個(gè)受讓人-紐約阿蒙克國(guó)際商用機(jī)器公司。
因此將這些待審查申請(qǐng)的說(shuō)明書并入本申請(qǐng)作為參考。
商標(biāo)S/390和IBM是美國(guó)紐約阿蒙克國(guó)際商用機(jī)器公司的注冊(cè)商標(biāo)。其它的名字可能是國(guó)際商用機(jī)器公司或其它公司的注冊(cè)商標(biāo)或產(chǎn)品名稱。
作為將要描述方法的背景技術(shù)，模擬技術(shù)已經(jīng)用于生產(chǎn)硅器件，包括由通常所說(shuō)的絕緣體上硅(也叫做SOI)的工藝生產(chǎn)薄膜器件以生產(chǎn)SOI器件。SOI器件的性能依賴于該器件(包括電路)浮體的當(dāng)前電壓。而體電壓依賴于器件(或電路)的切換歷史。用于生產(chǎn)硅器件(包括電路)的模擬包括傳統(tǒng)的延時(shí)測(cè)量工藝，但在相關(guān)申請(qǐng)的涉及的技術(shù)發(fā)展之前，沒有解決當(dāng)前體電壓影響的模擬技術(shù)。解決當(dāng)前體電壓歷史影響的現(xiàn)有方法或者需要在討論中的模擬準(zhǔn)確的規(guī)律，或者試圖跳過(guò)該問(wèn)題。兩種方法都不適用于延時(shí)規(guī)則。兩種方法都不允許糾正一次運(yùn)行中的模擬順序。理論上，通過(guò)模擬整個(gè)切換歷史可以解決當(dāng)前體電壓的影響，但這是不實(shí)際的，所以傳統(tǒng)的延時(shí)估計(jì)工藝根本不具有解決該影響的方式。此外，因?yàn)橥ǔ５倪^(guò)程測(cè)量一個(gè)模擬運(yùn)行中若干不同負(fù)載的延時(shí)，使用模擬歷史不被接受。對(duì)模擬歷史的依賴性將取決于模擬運(yùn)行順序的不同而給出難以預(yù)料的結(jié)果。
我們認(rèn)為需要一種模擬影響的方法，可用于模擬電延時(shí)的系統(tǒng)中，諸如Mitsubishi Denki K.K.的美國(guó)專利5，396，615和HitachiMicro Systems Inc.的美國(guó)專利5，384，720所說(shuō)明的。這兩個(gè)只是作為電模擬和設(shè)計(jì)系統(tǒng)的一般例子，本發(fā)明還可用于其它至今未實(shí)現(xiàn)的系統(tǒng)。
應(yīng)當(dāng)注意，現(xiàn)在有大量的關(guān)于其它人如何利用SOI器件以及使用的是什么模擬技術(shù)的出版物和專利。其中包括在該專利公開中引用的出版物和在先申請(qǐng)，包括在國(guó)際商用機(jī)器公司的Messrs.Dubois，(E.)1993年1月的未出版的報(bào)告；Shahidi，(G.G.)和Sun(J.Y.C.)的“薄膜CMOS/SOI診斷振蕩器的速度性能分析”，其中在使用用于電路模擬的小型解析模型分析薄膜SOI/CMOS環(huán)形振蕩器對(duì)它們的體硅對(duì)應(yīng)部分的性能優(yōu)點(diǎn)之后指出，在時(shí)間上SOI于體硅相比的速度的提高可以用閾值電壓、體摻雜系數(shù)和節(jié)電容減小的觀點(diǎn)來(lái)解釋。也可以利用他們的基于各個(gè)器件的DC電流測(cè)量的列表模型來(lái)獲得更高的精度。在兩種方法中都發(fā)現(xiàn)了模擬的和測(cè)量的傳播延時(shí)之間的殘余偏差。比較在環(huán)形振蕩器中的整體電流和存儲(chǔ)的電荷，認(rèn)識(shí)到在低估充/放電電流時(shí)該差異產(chǎn)生的根源。這些研究人員通過(guò)分析外加電壓與傳輸延時(shí)，確定電流的瞬間增強(qiáng)不是所述差異的原因。他們討論并發(fā)現(xiàn)SOI器件的DC電流特性對(duì)接地規(guī)則很敏感，借助電流模擬系統(tǒng)地解釋了對(duì)每一級(jí)的延時(shí)的不準(zhǔn)確的預(yù)測(cè)。該報(bào)告為IBM的內(nèi)部報(bào)告，但它顯示沒有辦法在SOI器件的設(shè)計(jì)中模擬當(dāng)前體電壓的影響，并陳述了在該領(lǐng)域中通過(guò)電路模擬對(duì)延時(shí)所作出的不準(zhǔn)確的預(yù)測(cè)給研究人員所造成的沮喪。
我們得出結(jié)論，在SOI電路器件的設(shè)計(jì)中需要一種模擬當(dāng)前體電壓影響的方法，但到目前為止還沒有其他人實(shí)現(xiàn)該方法。在IBM過(guò)去的申請(qǐng)中所描述的成果中，部分耗盡的SOI器件保持了器件本體中的存儲(chǔ)電荷。該電荷導(dǎo)致“體電壓”。體電壓進(jìn)而影響了器件的閾值電壓(VT)并由此影響電路的性能。
在過(guò)去，對(duì)于體硅器件，這種影響并不重要。引用的第一個(gè)相關(guān)申請(qǐng)為1997年9月26日申請(qǐng)的USSN 08/938，676，現(xiàn)為2000年2月8日公開的美國(guó)專利No.6023577，該申請(qǐng)描述了一種可以隨機(jī)地設(shè)置體電壓，或通過(guò)工藝的變化來(lái)設(shè)置體電壓的方法。實(shí)際測(cè)量的體電壓并不是完全隨機(jī)的。在其它相關(guān)的公開中顯示的該方法示出了嘗試更精確地表現(xiàn)體電壓的影響的方法。
需要改進(jìn)過(guò)去所取得的進(jìn)展，我們將介紹一種更專門的方法以估計(jì)體電壓。雖然該方法并不像母申請(qǐng)中的那么通用，但在其應(yīng)用領(lǐng)域它更精確。
如下所述，我們研制出一種方法，用于在模擬期間在任何時(shí)刻將浮動(dòng)體電壓設(shè)置為任何需要的值。在現(xiàn)有的申請(qǐng)中給出的分析電路的方法為SOI晶體管本體選擇一個(gè)電壓，該電壓限制了所有可能電壓。在其他提到的申請(qǐng)中的方法多少縮小了可能性。這里，我們分析電路的哪些部分可能處于AC平衡，并對(duì)該部分進(jìn)行專門的處理。我們也考慮被分析的電路的不同部分具有不同的歷史的情況，并且現(xiàn)在意識(shí)到假設(shè)所有的晶體管具有“快”或“慢”的歷史是不夠的。
此外，通過(guò)分析電路的哪些部分可能處于AC平衡，由使用該方法所取得的改進(jìn)允許設(shè)計(jì)人員容易地建立起他們的當(dāng)前設(shè)計(jì)方法行得通的延時(shí)規(guī)則。在一次運(yùn)行中，設(shè)計(jì)人員可以進(jìn)行多次模擬，并得到相同的結(jié)果，而與順序無(wú)關(guān)。由于我們的方法，現(xiàn)在已知在性能有限制，但是設(shè)計(jì)人員不必不斷嘗試輸入和歷史的不同組合以發(fā)現(xiàn)最好和最差情況的值。這些和其它的改進(jìn)將在隨后的詳細(xì)說(shuō)明中闡述。為了更好的理解本發(fā)明的優(yōu)點(diǎn)和特征，參考下面的附圖和詳細(xì)說(shuō)明

圖1示出了我們所說(shuō)的浮體以及當(dāng)前體電壓為B點(diǎn)(內(nèi)部浮體節(jié)點(diǎn))的當(dāng)前體電壓，其中B點(diǎn)為體。
圖2示出了圖1的公開所作的改進(jìn)。
根據(jù)本發(fā)明，參考圖1，我們研制出了一種用于模擬SOI器件的模型的方法，通常包括以下的步驟通過(guò)在模型中增加一個(gè)理想電壓源和與其串聯(lián)的理想電流源，在模擬期間的任何時(shí)間將浮體電壓設(shè)置為任何需要的值，其中電壓源的值為所需的體電壓，電流源的值一個(gè)常數(shù)(稱作GJ)乘以其兩端的電壓。正如我們所說(shuō)的，圖1示出了我們所說(shuō)的浮體并且當(dāng)前體電壓為B點(diǎn)(內(nèi)部浮體節(jié)點(diǎn))的當(dāng)前體電壓，其中B點(diǎn)為體。該圖既適用于NFET又適用于PFET。在圖1中，所示元件在圖1的下面按標(biāo)號(hào)進(jìn)行了說(shuō)明。在圖1中，數(shù)字1表示理想電壓源，數(shù)字2表示理想電流源。
當(dāng)常數(shù)GJ為零時(shí)，沒有電流流動(dòng)，附加的元件對(duì)電路沒有影響。當(dāng)常數(shù)GJ非零時(shí)，理想電流源看起來(lái)與電阻一樣。因此，電流可以流進(jìn)或流出體節(jié)點(diǎn)以設(shè)置體節(jié)點(diǎn)的電壓。
常數(shù)GJ除了在需要改變體電壓時(shí)以外一直保持為零。
選擇理想電壓源的值以設(shè)置所需的浮體電壓需要兩個(gè)步驟。首先，通過(guò)考慮器件的端電壓和溫度可以唯一地計(jì)算靜態(tài)體電壓。該電壓為長(zhǎng)時(shí)間沒有進(jìn)行切換動(dòng)作后本體自然地確定的電壓。
由該基準(zhǔn)靜態(tài)電壓，根據(jù)可能的切換動(dòng)作的不同類型，可以發(fā)現(xiàn)該電壓改變的界限。例如，增加器件的柵極電壓，同時(shí)保持源極和漏極電壓恒定，會(huì)對(duì)體電壓產(chǎn)生特定的影響。
考慮所有可能的切換類型將會(huì)在靜態(tài)體電壓的周圍給出電壓改變的可能的范圍。根據(jù)所希望的模擬類型，我們可以從這些電壓中任意地挑選一個(gè)改變靜態(tài)電壓，以表示該器件未知的切換歷史，或者根據(jù)已知的切換歷史選擇一個(gè)值，或者選擇給定最好或最差情況延時(shí)的值。
由于可以在我們需要的任何時(shí)刻重新設(shè)置體電壓，我們可以通過(guò)在每次延時(shí)測(cè)量開始之前重新設(shè)置電壓來(lái)解決在一個(gè)模擬過(guò)程中連續(xù)的延時(shí)問(wèn)題。
為了解決在延時(shí)預(yù)報(bào)器(例如，延時(shí)規(guī)則發(fā)生器)中預(yù)測(cè)延時(shí)的問(wèn)題，可以把由體電壓的偏移作為確定最好情況/最差情況的一部分。例如，要發(fā)現(xiàn)電路的最快延時(shí)，除了選擇最快的工藝和環(huán)境變量外，還可以選擇給定最快延時(shí)的體電壓。例如，這些可由IBM銷售的AS/X(在下面說(shuō)明)自動(dòng)完成。
這種方法已由IBM的AS/X系統(tǒng)或例如SPICE的其它電路模擬器采用模擬SOI的模型實(shí)現(xiàn)了，并且使用基于FET邏輯的任何SOI設(shè)計(jì)人員都可以使用該方法。這些方法可以編碼到標(biāo)準(zhǔn)的電子設(shè)計(jì)軟件中，并通常在他們的文件中進(jìn)行說(shuō)明。
現(xiàn)在，我們必須明白事實(shí)上電壓不是隨機(jī)的。參考圖2，在我們下面所描述的改進(jìn)中，與圖1相比較，我們將在圖2中說(shuō)明顯示在圖中的電路并在隨后進(jìn)行說(shuō)明。這是一個(gè)在我們的電路中廣泛使用的標(biāo)準(zhǔn)的鎖存電路的一部分。
由圖2容易看出我們所關(guān)心的通路是由兩個(gè)輸入中的一個(gè)到電路的右側(cè)。如果假設(shè)所有的晶體管都具有慢的歷史，顯然通路的延時(shí)也會(huì)是慢，對(duì)于快的歷史也類似，延時(shí)也會(huì)快。然而，在該電路中，延時(shí)并不是唯一被關(guān)心的事項(xiàng)。我們也關(guān)心由“時(shí)鐘”和“數(shù)據(jù)”輸入的信號(hào)到達(dá)的相對(duì)時(shí)間。例如，這可用于計(jì)算鎖存器的建立時(shí)間。
在大多數(shù)的系統(tǒng)中，時(shí)鐘以重復(fù)的方式長(zhǎng)期運(yùn)行。因此，很快就會(huì)明白，例如，晶體管T0和T3必定處于AC穩(wěn)定狀態(tài)的體電壓狀態(tài)。
然而，數(shù)據(jù)輸入是不可預(yù)測(cè)的。其值將根據(jù)電路中進(jìn)行的精確計(jì)算得到。因此，需要假設(shè)在例如T2和T5的晶體管中的數(shù)據(jù)碼型例如具有慢的歷史。此外，對(duì)于這些晶體管也可以有快的歷史，或者在這些值之間的任何可能的其它歷史。
因此，我們可以根據(jù)晶體管的端信號(hào)通過(guò)簡(jiǎn)單的拓?fù)浞治鰧⑺械木w管分類。這里，我們可以把T0和T3稱作“時(shí)鐘”晶體管。這是由于它們的柵極連接到時(shí)鐘信號(hào)，而它們的源極和漏極連接到電源。
類似地，可以將T2和T5分類為“數(shù)據(jù)”晶體管。這是由于它們的柵極連接到數(shù)據(jù)信號(hào)，而它們的源極和漏極連接到電源。剩下晶體管T1和T4。由于它們的柵極取決于時(shí)鐘信號(hào)而源極和漏極具有類似數(shù)據(jù)的特性，我們將它們稱作“混合”晶體管。雖然通常看不到，另一種類型的“混合”晶體管具有柵極上的數(shù)據(jù)信號(hào)和漏極上的時(shí)鐘信號(hào)。
因此，我們修改了過(guò)去公開的晶體管的模型，以允許明確地指定歷史的類型。通過(guò)從慢值到快值的范圍來(lái)實(shí)現(xiàn)。上述拓?fù)浞治龈嬖V我們晶體管屬于哪一類。例如，“時(shí)鐘”晶體管只需指定為均衡值。由于柵極電壓一直在切換，所以我們可以這樣做。另一方面，由于不知道歷史，必須允許假設(shè)“數(shù)據(jù)”晶體管的體電壓值的全部范圍。
可以通過(guò)合并晶體管的“時(shí)鐘”和“混合”組來(lái)進(jìn)行簡(jiǎn)化。根據(jù)我們的模擬，這樣會(huì)產(chǎn)生少量的錯(cuò)誤，并允許簡(jiǎn)化拓?fù)浞治觥＿@一步是可選的，可以保留所有四種類型的晶體管以進(jìn)行詳細(xì)的分析。
我們的方法可以作為一組AS/X模型來(lái)實(shí)現(xiàn)，用于標(biāo)準(zhǔn)庫(kù)用法的延時(shí)規(guī)則發(fā)生器。
雖然描述了本發(fā)明的優(yōu)選實(shí)施例，但應(yīng)該明白現(xiàn)在和將來(lái)本領(lǐng)域的技術(shù)人員可以在隨后的權(quán)利要求書的范圍內(nèi)做各種改進(jìn)和提高。這些權(quán)利要求用于解釋首先說(shuō)明的本發(fā)明的適當(dāng)?shù)谋Ｗo(hù)范圍。
權(quán)利要求
1．一種在模擬包括SOI電路的SOI器件的模型中使用的方法，包括以下步驟通過(guò)分析電路的哪些部分可能處于AC平衡以及在模型中增加一個(gè)理想電壓源和與其串聯(lián)的理想電流源，在模擬期間的任何時(shí)刻將浮體電壓設(shè)置為任何需要的值，其中電壓源的值為所需的體電壓，電流源的值為一個(gè)常數(shù)乘以其兩端的電壓。
2．根據(jù)權(quán)利要求1中的模型使用的方法，其中當(dāng)常數(shù)為零時(shí)，沒有電流流動(dòng)，任何附加的元件對(duì)電路沒有影響。
3．根據(jù)權(quán)利要求2中的模型使用的方法，其中當(dāng)常數(shù)非零時(shí)，所述理想電流源看起來(lái)與電阻一樣，由此電流可以流進(jìn)或流出體節(jié)點(diǎn)，設(shè)置體節(jié)點(diǎn)的電壓。
4．根據(jù)權(quán)利要求3中的模型使用的方法，其中所述常數(shù)除了在需要改變體電壓時(shí)以外一直保持為零。
5．根據(jù)權(quán)利要求4中的模型使用的方法，其中通過(guò)選擇理想電壓源的值將設(shè)置所需的浮體電壓，其中首先，通過(guò)考慮器件的端電壓和溫度可以僅計(jì)算靜態(tài)體電壓，在該步驟中所述靜態(tài)體電壓為長(zhǎng)時(shí)間沒有進(jìn)行切換動(dòng)作后本體自然地確定的電壓。
6．根據(jù)權(quán)利要求5中的模型使用的方法，其中由所述基準(zhǔn)靜態(tài)電壓，根據(jù)可能的切換動(dòng)作的不同類型，可以發(fā)現(xiàn)該電壓改變的界限。
7．根據(jù)權(quán)利要求6中的模型使用的方法，其中通過(guò)增加該器件的柵極電壓，同時(shí)保持源極和漏極電壓恒定將對(duì)體電壓產(chǎn)生特定的影響，可以發(fā)現(xiàn)所述靜態(tài)體電壓改變的界限。
8．根據(jù)權(quán)利要求6中的模型使用的方法，其中考慮所有可能的切換類型并在考慮所有的切換類型之后，給出在靜態(tài)體電壓的周圍電壓改變的可能的范圍。
9．根據(jù)權(quán)利要求5中的模型使用的方法，包括提供體電壓的偏移作為確定最好情況/最差情況的步驟。
10．根據(jù)權(quán)利要求5中的模型使用的方法，包括通過(guò)在每次延時(shí)測(cè)量開始之前重新設(shè)置電壓，在模擬中需要的任何時(shí)刻重新設(shè)置所述體電壓的步驟。
11．根據(jù)權(quán)利要求1的方法，其中所述方法編碼到使用基于FET邏輯設(shè)計(jì)的SOI的設(shè)計(jì)軟件中。
12．根據(jù)權(quán)利要求1的方法，其中當(dāng)通過(guò)分析電路的哪些部分可能處于AC平衡在模擬期間的任何時(shí)刻可以將浮體電壓設(shè)置為任何需要的值，通過(guò)檢測(cè)電路元件的端信號(hào)通過(guò)確定所分析的電路元件的所屬類型進(jìn)行器件的拓?fù)浞治觥?br> 13．根據(jù)權(quán)利要求12的方法，其中所述拓?fù)浞治鍪菫榱朔治鰱艠O元件，并在分析中確定所述柵極元件是否連接到周期信號(hào)。
14．根據(jù)權(quán)利要求13的方法，其中如果在拓?fù)浞治銎陂g確定柵極元件反復(fù)地切換，則確定柵極元件為AC平衡。
15．根據(jù)權(quán)利要求12的方法，其中所述拓?fù)浞治鍪菫榱朔治雎O元件，并在分析中確定所述漏極元件是否連接到周期信號(hào)。
16．根據(jù)權(quán)利要求15的方法，其中如果確定所述漏極元件在拓?fù)浞治銎陂g周期性的切換，則確定漏極元件為AC平衡。
17．根據(jù)權(quán)利要求12的方法，其中所述拓?fù)浞治霭y(cè)試多個(gè)電路元件，并在分析中確定所述元件是否連接到周期信號(hào)，如果兩者都未連接周期信號(hào)，則不能假定所分析的電路元件所屬的類型。
18．根據(jù)權(quán)利要求12的方法，其中所述拓?fù)浞治霭y(cè)試包含多個(gè)電路元件的分析電路，并在分析中確定所述元件是否連接到周期信號(hào)，如果所述元件中的一個(gè)連接周期信號(hào)而另一個(gè)未連接周期信號(hào)，則確定所分析的電路屬于混合類型的電路元件。
全文摘要
一種在基于FET邏輯設(shè)計(jì)的SOI中使用的將電子設(shè)計(jì)模型編碼到設(shè)計(jì)軟件中的方法,包括:通過(guò)在模擬期間的任意時(shí)刻將浮體電壓設(shè)置為任何需要的值并在模型中增加一個(gè)理想電壓源和與其串聯(lián)的理想電流源,模擬SOI器件,其中電壓源的值為所需的體電壓,電流源的值為一個(gè)常數(shù)乘以其兩端的電壓。當(dāng)常數(shù)為零時(shí),沒有電流流動(dòng),任何附加的元件對(duì)電路沒有影響。當(dāng)常數(shù)非零時(shí),理想電流源看起來(lái)與電阻一樣。
文檔編號(hào)H01L29/00GK1287333SQ00126190
公開日2001年3月14日 申請(qǐng)日期2000年8月31日 優(yōu)先權(quán)日1999年9月2日
發(fā)明者喬治·E.·史密斯三世, 法利博茲·阿薩德拉吉, 保羅·D.·曼徹, 小勞倫斯·F.·瓦格納, 蒂莫西·L.·瓦爾特斯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司