專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件及其制造方法，尤其是涉及異質(zhì)結(jié)雙極型晶體管、包括它的Bi-CMOS器件及它們的制造方法。
近年來，在異質(zhì)結(jié)雙極型晶體管(HBT)的開發(fā)上有了急速的進展。所述HBT是通過使形成在硅基板上的雙極型晶體管包含Si/SiGe、Si/SiC(碳化硅)等異質(zhì)結(jié)結(jié)構(gòu)，以使它具有更優(yōu)良的傳導特性并實現(xiàn)它在高頻區(qū)域里的動作的。所述HBT是在硅基板上使SiGe層外延生長，從而利用該Si/SiGe異質(zhì)結(jié)結(jié)構(gòu)的。在該HBT中，能夠?qū)崿F(xiàn)以前不用GaAs(砷化鎵)等化合物半導體基板的晶體管，就不能實現(xiàn)的高頻區(qū)域里的動作。由于所述HBT是由硅基板、SiGe層之類的可應用通用的硅加工技術而形成的部件所構(gòu)成的，因此它具有高集成度和低成本等大優(yōu)點。特別是，通過在共有的一硅基板上形成HBT和MOS晶體管(MOSFET)并使它們集成起來，便能構(gòu)成高性能的Bi-CMOS器件。該Bi-CMOS器件作為可應用在通信方面的系統(tǒng)LSI很有前途。
于是，到目前為止，作為BiCMOS器件中的雙極型晶體管，已經(jīng)設計并試制了包含Si/Si1-xGex、Si/Si1-yCy等異質(zhì)結(jié)結(jié)構(gòu)的HBT。尤其是，在Si/Si1-xGex型HBT中，利用Si與Ge基本上可完全混溶的性質(zhì)及利用所產(chǎn)生的應變會致帶隙變化的性質(zhì)，便能連續(xù)地調(diào)節(jié)帶隙。在這一點，所述Si/Si1-xGex型HBT被視為有前途的。因此，曾經(jīng)提出了很多有關在共有的硅基板上形成僅包括Si層的MOSFET和Si/Si1-xGex型HBT的SiGe-BiCMOS器件的方案。
以前，要形成SiGe-BiCMOS器件時，一般是采用同時形成其中的MOSFET和HBT的方法。具體來說，例如，將MOSFET的柵極絕緣膜用作規(guī)定HBT的集電極開口部的部件；通過將一層多晶硅層圖案化，以形成MOSFET的柵電極和HBT的基極，憑借這種方法來謀求工序的簡化。
然而，要提高MOSFET的性能，就要在高溫下進行熱處理，而要想同時形成MOSFET和HBT，就要抑制熱處理溫度以免HBT的性能降低。因此，在設計規(guī)則相同的條件下，普通的CMOS器件中的MOSFET和SiGe-BiCMOS器件中的MOSFET的性能比一比，結(jié)果，SiGe-BiCMOS器件中的MOSFET的性能比普通的CMOS器件中的MOSFET差。
于是，一直認為要形成高性能的SiGe-BiCMOS器件，首先形成熱處理溫度高的MOSFET，然后，再形成HBT，這種方法是比較有利的。再就是，由于對標準的CMOS器件制造線來說，Ge是一個雜質(zhì)，因此，為了避免Ge混入MOSFET中，最好將MOSFET和HBT的工序分開來進行。特別是，沒備有SiGe-BiCMOS器件專用的制造線的話，一定要明確地分開兩者的制造工序。因而，至今一般認為，在SiGe-BiCMOS器件的制造工序里，不是同時形成MOSFET和HBT，而是先形成MOSFET之后，再形成HBT的順序比較有利。
圖12是按首先形成MOSFET后，再形成HBT的順序來進行SiGe-BiCMOS器件的制造工序而成的以往的HBT的剖面圖。如該圖所示，在以(001)面為主面的硅基板500上形成了深度為1μm的反向緩變阱(retrograde well)501，它包含通過外延生長法、離子注入法等而被導入的磷等N型雜質(zhì)。硅基板500的表面附近區(qū)域的N型雜質(zhì)濃度被調(diào)節(jié)為1×1017原子·cm-3左右。還有，作為器件隔離，形成有填充了氧化硅的淺構(gòu)槽503和由未摻雜多晶硅膜505及包圍多晶硅膜505的氧化硅膜506所構(gòu)成的深構(gòu)槽504。構(gòu)槽503、504的深度分別為0.35μm、2μm左右。
此外，在硅基板500內(nèi)，由構(gòu)槽503所夾的區(qū)域里形成有集電極層502。在硅基板500內(nèi)，還形成有用以和集電極接觸的N+集電極抽出層507。所形成的N+集電極抽出層507和集電極層502之間存在有淺構(gòu)槽503。
而且，在硅基板500上，形成了具有集電極開口部510的、厚度約為30nm的第一沉積氧化膜508。在硅基板500的表面當中，露出于集電極開口部510的部分上，層疊已摻雜了P型雜質(zhì)的厚度約為60nm的Si1-xGex層和厚度約為10nm的Si層而形成Si/Si1-xGex層511a。于是，Si/Si1-xGex層511a的中央部(即下述的基極開口部518的下方區(qū)域)的下部能用作內(nèi)部基極519；Si/Si1-xGex層的中央部的上部能用作發(fā)射極層。
在Si/Si1-xGex層511a及第一沉積氧化膜508上，形成有厚度約為30nm的蝕刻阻止用的第二沉積氧化膜512，并在該第二沉積氧化膜512中形成有基極結(jié)用開口部514及基極開口部518。又，在第二沉積氧化膜512上延伸形成填充基極結(jié)用開口部514的、厚度約為150nm的P+多晶硅層515和第三沉積氧化膜517。由上述Si/Si1-xGex層511中除了基極開口部518下方區(qū)域以外的部分和P+多晶硅層515構(gòu)成外部基極516。
還有，在P+多晶硅層515及第三沉積氧化膜517中，位于第二沉積氧化膜512的基極開口部518上方的部分開著口。在P+多晶硅層515的側(cè)面，形成了厚度約為30nm的第四沉積氧化膜520，并在第四沉積氧化膜520上形成了由多晶硅構(gòu)成的、厚度約為100nm的側(cè)壁521。又，在第三沉積氧化膜517上延伸形成可填充基極開口部518的N+多晶硅層529，該N+多晶硅層529能用作發(fā)射極抽出電極。靠著所述第四沉積氧化膜520，P+多晶硅層515和N+多晶硅層529彼此電絕緣，并同時，從P+多晶硅層515向N+多晶硅層529的雜質(zhì)擴散也得到了阻止。此外，由第三沉積氧化膜517使P+多晶硅層515的上面和N+多晶硅層529絕緣。N+多晶硅層529和P+多晶硅層515的外側(cè)面被側(cè)壁523覆蓋住。
并且，在集電極抽出層507、P+多晶硅層515及N+多晶硅層529的表面，分別形成鈦硅化物層524。還有，整個基板由層間絕緣膜525覆蓋住，并在N+集電極抽出層507、外部基極的一部分的P+多晶硅層515及發(fā)射極抽出電極即N+多晶硅層529上，分別形成穿過層間絕緣膜525而到達各自的鈦硅化物層524的連接孔。此外，還形成有填充所述各連接孔的鎢插塞526和與各鎢插塞526連接，在層間絕緣膜525上延伸的金屬布線527。
另外，基極開口部518的寬度W1由后述的第二沉積氧化膜512的濕蝕刻量所規(guī)定。再就是，內(nèi)部基極519和外部基極516當中，與集電極層502形成PN結(jié)的實質(zhì)的基極部分，則是Si/Si1-xGex層511a和集電極層502接觸的部分，所述實質(zhì)的基極部分的寬度是由第一沉積氧化膜508的集電極開口部510的寬度W3所規(guī)定的。
此外，Si1-xGex層的大部分是由硼(B)等P型雜質(zhì)所摻雜的，其濃度約為2×1018原子·cm-3左右。Si層是借助于從N+多晶硅層529中的磷(P)等N型雜質(zhì)的擴散而被摻雜的，它具有沿著基板深度方向，從1×1020原子·cm-3變化到1×1017原子·cm-3左右的濃度分布。在此，和Si1-xGex層連續(xù)形成Si層的理由在于通過將上方的N+多晶硅層529的下面從PN結(jié)隔離開，以便防止多存在于N+多晶硅層529中的界面能級和缺陷所致的載流子的再結(jié)合。
另一方面，活性區(qū)的寬度W2是由淺構(gòu)槽503彼此間的距離所規(guī)定的。由于活性區(qū)-隔離連接部Rai(即活性區(qū)和器件隔離的連接部)是一象硅和氧化硅那樣的異質(zhì)材料間的連接部，所以易于產(chǎn)生流過界面能級的漏電流。因此，將活性區(qū)的寬度W2設計為比集電極開口部510的寬度W3大，以使活性區(qū)-隔離連接部Rai位于外側(cè)，以便盡量減少漏電流的影響。
還有，在第一沉積氧化膜508上形成有SiGe島511b，但這不是故意地形成的，而是，如下所述，在用UHV-CVD(超高真空化學氣相沉積法)形成Si/Si1-xGex層511a的過程中，附著于第一沉積氧化膜508的Si原子和Ge原子發(fā)生凝聚而形成的。
接下來，參照圖13(a)～圖16說明圖12所示的HBT的制造工序。圖13(a)～圖16是表示以往的HBT的制造方法的剖面圖。
首先，在圖13(a)所示的工序中，在以(001)面為主面的硅基板500上，一邊摻雜N型雜質(zhì)，一邊使單晶硅層外延生長，或者，外延生長后，以高能量進行離子注入，就這樣形成深度約為1μm的N型反向緩變阱501。但是，不進行外延生長而對硅基板500的一部分注入離子，也可以形成反向緩變阱501。此時，由于硅基板500的表面附近區(qū)域?qū)⒊蔀镠BT的集電極層，所以要把N型雜質(zhì)濃度調(diào)節(jié)為1×1017原子·cm-3左右。
其次，作為器件隔離，形成由氧化硅填充的淺構(gòu)槽503和由未摻雜多晶硅膜505及包圍多晶硅膜505的氧化硅膜506所構(gòu)成的深構(gòu)槽504。作構(gòu)槽503、504的深度分別為0.35μm、2μm左右。在硅基板500內(nèi)，由兩個淺構(gòu)槽503所夾的區(qū)域?qū)⒊蔀榧姌O層502。還有，在硅基板500內(nèi)形成用以和集電極接觸的N+集電極抽出層507。所形成的N+集電極抽出層507和集電極層502之間存在有淺構(gòu)槽503。此時，兩個淺構(gòu)槽503間的距離即是活性區(qū)的寬度W2。
然后，按普通的制造方法，形成CMOS器件的各MOSFET的基本結(jié)構(gòu)，即柵極絕緣膜、柵電極、源漏區(qū)等(圖中未示)。
接著，在圖13(b)所示的工序中，在680℃的處理溫度下，用四乙氧基硅烷(TEOS)和氧氣進行化學氣相沉積法(CVD)，而在晶片上形成厚度約為30nm的第一沉積氧化膜508。之后，通過使用氟酸等的濕蝕刻，在第一沉積氧化膜508中形成寬度W3比活性區(qū)寬度W2小的集電極開口部510。使集電極開口部510的寬度W3小于活性區(qū)寬度W2的理由是如已說明的那樣的。其次，將硅基板500中，露出于集電極開口部510的部分，用氨水和過氧化氫溶液的混合液進行處理，這樣在該部分形成厚度為1nm左右的保護氧化膜，再將此狀態(tài)的晶片放入UHV-CVD裝置的反應室內(nèi)。僅接著，在氫環(huán)境里，進行熱處理以去除保護氧化膜之后，一邊加熱到550℃，一邊將在乙硅烷(Si2H6)和鍺烷(GeH4)中添加摻雜用的乙硼烷(B2H6)而成的氣體導入反應室內(nèi)，而在露出于集電極開口部510的硅基板500的表面上，使厚度約為60nm的Si1-xGex層外延生長。在形成Si1-xGex層后，接著將供到反應室內(nèi)的氣體轉(zhuǎn)換為乙硅烷，就這樣，在Si1-xGex層上使厚度約為10nm的Si層外延生長。由該Si1-xGex層和Si層形成Si/Si1-xGex層511a。這里，Si1-xGex層注入有硼(B)而成為P型，硼濃度為2×1018原子·cm-3。此時，不對Si層進行摻雜。另外，在形成Si1-xGex層的過程中，乙硅烷、鍺烷及乙硼烷也供到第一沉積氧化膜508上，但不沉積成結(jié)晶。Si原子和Ge原子發(fā)生凝聚而形成SiGe島511b。
接著，在圖14(a)所示的工序里，在晶片上形成能作蝕刻阻止用的膜厚為30nm的第二沉積氧化膜512之后，對第二沉積氧化膜512進行干蝕刻以使它圖案化，這樣形成基極結(jié)用開口部514。其結(jié)果，Si/Si1-xGex層511a的中央部由第二沉積氧化膜512所覆蓋，Si/Si1-xGex層511a的周邊部和第一沉積氧化膜508的一部分則露出于基極結(jié)用開口部514。再就是，由于在第一沉積氧化膜508上形成了SiGe島511b，因此，第二沉積氧化膜512上也發(fā)生大凹凸。
其次，在圖14(b)所示的工序里，通過CVD，在晶片上沉積高濃度摻雜的(即1×1020原子·cm-3以上)、厚度約為150nm的P+多晶硅層515，僅接著沉積形成厚度約為100nm的第三沉積氧化膜517。然后，通過干蝕刻，將第三沉積氧化膜517和P+多晶硅層515圖案化。這樣，在第三沉積氧化膜517及P+多晶硅層515的中央部，形成可到達第二沉積氧化膜512的基極開口部518。該基極開口部518比第二沉積氧化膜512的中央部小，因此，基極開口部518不會跨越基極結(jié)用開口部514。通過該工序，可形成由P+多晶硅層515和Si/Si1-xGex層511a中除了其中央部以外的部分所構(gòu)成的外部基極516。通常，此時也對第三沉積氧化膜517和P+多晶硅層515的兩端部進行蝕刻而加以去除。這里，要將在該圖中，位于左側(cè)的P+多晶硅層515保留為此位于右側(cè)的P+多晶硅層515寬，因為在后一工序里，要在所述左側(cè)的P+多晶硅層515中形成基極接點。
再其次，在圖15(a)所示的工序里，通過CVD，在晶片的全面上沉積厚度約為30nm的第四沉積氧化膜520和厚度約為150nm的多晶硅膜。然后，通過非等向性干蝕刻，對多晶硅膜進行深蝕刻，而在P+多晶硅層515和第三沉積氧化膜517的側(cè)面上，形成其間夾有第四沉積氧化膜520的、由多晶硅構(gòu)成的側(cè)壁521。接著，用氟酸等進行濕蝕刻，以去除第二沉積氧化膜512和第四沉積氧化膜520當中露出的部分。其結(jié)果，Si/Si1-xGex層511的上部的Si層暴露于基極開口部518。再就是，由于濕蝕刻是等向性的，所以第二沉積氧化膜512和第四沉積氧化膜520在橫方向也得到了蝕刻。因此，基極開口部518的尺寸加大。就是說，由這時的濕蝕刻量決定基極開口的寬度W1。另外，在該濕蝕刻的過程中，第一沉積氧化膜508中沒附著有SiGe島511b的部分也同時被蝕刻，因此硅基板500中，N+集電極抽出層507等的表面會露出。
再再其次，在圖15(b)所示的工序里，沉積厚度約為250nm的N+多晶硅層529之后，通過干蝕刻使N+多晶硅層529圖案化，以形成發(fā)射極抽出電極。此時，在P+多晶硅層515的側(cè)方也殘留多晶硅膜作為側(cè)壁。并且，由于在圖15(a)所示的工序里露出的N+集電極抽出層507等的表面會因N+多晶硅層529的過度蝕刻而被蝕刻，因此，在硅基板500的表面形成凹凸。
接著，在圖16所示的工序里，在晶片上形成厚度約為120nm的沉積氧化膜之后，進行干蝕刻，以在N+多晶硅層529和P+多晶硅層515的側(cè)面形成側(cè)壁523。通過此時的干蝕刻，使N+多晶硅層529、P+多晶硅層515及N+集電極抽出層507的表面露出。
并且，為了獲得圖12所示的結(jié)構(gòu)，還要進行以下的處理。首先，通過濺射法，在晶片的整個面上沉積厚度約為40nm的鈦膜后，在675℃的溫度下進行30秒鐘的RTA(快速熱處理)，這樣在N+多晶硅層529、P+多晶硅層515及N+集電極抽出層507的露出表面形成鈦硅化物層524。然后，僅將鈦膜中未反應的部分選擇性地加以去除，再為改變鈦硅化物層524的結(jié)晶構(gòu)造而進行回火處理。
其次，在晶片的全面上形成層間絕緣膜525，并在N+多晶硅層529、P+多晶硅層515及N+集電極抽出層507上，分別形成穿過層間絕緣膜525而到達各自的鈦硅化物層524的連接孔。僅接著，在各連接孔內(nèi)填充鎢膜而形成鎢插塞526。然后，在晶片的全面上沉積鋁合金膜之后，將其圖案化，以形成與各鎢插塞526連接并在層間絕緣膜525上延伸的金屬布線527。
通過以上的工序，可形成具有圖12所示的結(jié)構(gòu)的HBT，即包括N型Si集電極層、P+型Si1-xGex基極層及N+型Si發(fā)射極層的HBT。這里，需要說明的是，從N+多晶硅層529中高濃度N型雜質(zhì)(磷等)擴散到Si/Si1-xGex層511a內(nèi)的Si層中，結(jié)果該Si層成為N+型Si層。
然而，在所述以往的HBT或者SiGe-BiCMOS中，存在了以下的問題。
第一，為了防止產(chǎn)生于淺構(gòu)槽503端的應力的影響，將活性區(qū)的寬度W2形成得此集電極開口部510的寬度W3大。但是，由于集電極開口部510的寬度W3規(guī)定能用作外部基極516的P+多晶硅層515和Si/Si1-xGex層511a的連接區(qū)域的面積，所以，在減小該寬度W3上有局限。再就是，因活性區(qū)-隔離連接部Rai是異質(zhì)材料間的連接部分，故該部分上加有大應力。因此，如果活性區(qū)-隔離連接部Rai靠近外部基極516，起因于應力的漏電流等有可能對HBT的電特性造成不好影響。
第二，在圖13(b)所示的工序里，在第一沉積氧化膜508上沉積Si/Si1-xGex層511a時，在第一沉積氧化膜508上形成了SiGe島511b。因此，在后一工序里所形成的第二沉積氧化膜512的平坦性也會惡化，在N+集電極抽出層507等的表面會產(chǎn)生凹凸等，在制造工序的控制上發(fā)生了各種各樣的問題。
在此，使用圖17(a)～(c)的剖面圖，將SiGe島的形成過程加以說明。
首先，如圖17(a)所示，在硅基板500上形成了具有集電極開口部510的第一沉積氧化膜508的狀態(tài)下，通過CVD開始Si1-xGex層的選擇生長，在所規(guī)定的壓力、組成、流量的氣體和生長溫度下，在一定的時間(incubation time孕育時間)內(nèi)，僅在硅基板500的集電極開口部510上選擇性地生長Si1-xGex層，在第一沉積氧化膜508上不會附著Si原子和Ge原子。
然而，孕育時間一結(jié)束，如圖17(b)所示，在第一沉積氧化膜508上開始附著Si、Ge原子，從而SiGe島511b形成了。然后，在Si1-xGex層上使Si層外延生長，而形成Si/Si1-xGex層511a。結(jié)果，SiGe島511b依然殘留著。
值得一提的是，根據(jù)進行CVD時的條件如何，如圖17(c)所示，SiGe島511b會生長而成為多晶SiGe層511c。
換句話說，如果在孕育時間結(jié)束之前，完成Si1-xGex層的選擇生長，便能在第一沉積氧化膜508上免得產(chǎn)生SiGe島511b的情況下，形成Si/Si1-xGex層511a?？墒?，一般說來，孕育時間和氣體的壓力及流量、生長溫度等條件的關系很密切，所以要僅在硅基板500上選擇性地使Si1-xGex層生長到所規(guī)定的厚度時所必需的條件極其嚴格。要想實現(xiàn)該條件，就要對制造工序進行精密的控制。因此，實際上，穩(wěn)定地進行所述Si1-xGex層的選擇生長，是一個困難的事。
第三，附帶的問題是在上述以往的HBT的制造工序中，在圖14(b)所示的工序里，將外部基極516的一部分即P+多晶硅層515圖案化之后，在圖15(b)所示的工序里，將能用作發(fā)射極抽出電極的N+多晶硅層529圖案化。此時，在臺階部分會殘留N+多晶硅作為側(cè)壁，而且，因所進行的過度蝕刻而會對N+集電極抽出層507造成損傷。這樣的現(xiàn)象不僅會使工藝過程的控制性下降，也會成為漏電流的原因。尤其是在BiCMOS器件的制造工序里，由于在基板上混載有CMOS器件，因此CMOS部分也會遭受損傷。
本發(fā)明的目的在于提供一種晶體管的面積小，漏電流少且工藝過程易控制的、能用作HBT和SiGe-BiCMOS器件等的半導體器件及其制造方法。
本發(fā)明的半導體器件是一形成在半導體基板的活性區(qū)內(nèi)，能用作雙極型晶體管的半導體器件，其中包括器件隔離區(qū)，其形成在所述半導體基板的一部分并包圍活性區(qū)；第1導電型集電極層，其形成在所述半導體基板內(nèi)，由所述器件隔離區(qū)所夾的區(qū)域里；絕緣層，其形成在所述半導體基板上，具有跨越所述集電極層和器件隔離區(qū)的一部分的集電極開口部；第2導電型基極層，其形成在所述集電極開口部內(nèi)的所述半導體基板上及所述絕緣層上，包含內(nèi)部基極和包圍該內(nèi)部基極的外部基極；以及形成在所述內(nèi)部基極上的第1導電型發(fā)射極層。
按照此結(jié)構(gòu)，所形成的活性區(qū)比集電極開口部小，結(jié)果，晶體管的占有面積得到了降低。
上述半導體器件可進一步包括形成在所述半導體基板內(nèi)，位于所述外部基極的正下方且和所述器件隔離區(qū)鄰接的區(qū)域里，導入有第2導電型雜質(zhì)的結(jié)漏電流防止層。這樣一來，由于PN結(jié)會進一步從活性區(qū)與器件隔離區(qū)的連接部離開，因此，可抑制流過起因于活性區(qū)與器件隔離區(qū)的連接部的應力的界面能級和晶格缺陷的漏電流產(chǎn)生。
本發(fā)明的第一半導體器件的制造方法，是形成在半導體基板的活性區(qū)內(nèi)，能用作具有發(fā)射極層、基極層及集電極層的雙極型晶體管的半導體器件的制造方法，其中包括在所述半導體基板的一部分，形成包圍活性區(qū)的器件隔離區(qū)的工序(a)；在所述工序(a)之前或者所述工序(a)之后，在所述半導體基板內(nèi)，由所述器件隔離區(qū)所夾的區(qū)域里，形成第1導電型集電極層的工序(b)；在所述工序(a)和(b)之后，在所述半導體基板上沉積第一絕緣層后，在所述第一絕緣層中形成跨越所述集電極層和器件隔離區(qū)的一部分的集電極開口部的工序(c)；以及在露出于所述集電極開口部的所述半導體基板上，形成至少用以構(gòu)成內(nèi)部基極和包圍該內(nèi)部基極的外部基極的第2導電型半導體層的工序(d)。
如果按照該方法，能容易地制造占有面積小的雙極型晶體管。
所述半導體器件的制造方法可進一步包括在所述工序(d)之后，在基板上形成第二絕緣層之后，通過使用掩模部件的蝕刻，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，而將從位于所述半導體層的端部上方的部分到位于上述器件隔離區(qū)的內(nèi)側(cè)端部上方的部分的區(qū)域加以去除，以形成基極結(jié)用開口部的工序(e)；和通過使用所述掩模部件的離子注入，在所述半導體基板內(nèi)，位于所述基極結(jié)用開口部下方的區(qū)域里，注入第2導電型雜質(zhì)而形成結(jié)漏電流防止層的工序(f)。這樣一來，可制成加到活性區(qū)與器件隔離區(qū)的連接部的應力所引起的漏電流的產(chǎn)生量少的半導體器件。
還有，所述半導體器件的制造方法可進一步包括在所述工序(d)之后，在基板上形成第二絕緣層之后，通過使用掩模部件的蝕刻，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，而將位于所述半導體層的端部上方的部分加以去除，以形成基極結(jié)用開口部的工序(e)；在基板上層疊第一導體層和第三絕緣層之后，在所述第一導體層和第三絕緣層中開一個到達殘留在內(nèi)部基極上方的所述第二絕緣層的基極開口部的工序(f)；形成能覆蓋露出于所述基極開口部的所述第一導體層側(cè)面的第四絕緣層的工序(g)；通過蝕刻，將殘留在所述半導體層的內(nèi)部基極上方的所述第二絕緣層當中，露出于所述基極開口部的部分加以去除，以使所述半導體層的一部分露出于所述基極開口部的底部的工序(h)；在所述工序(h)之后，形成填充所述基極開口部的第二導體層的工序(i)；以及在所述工序(i)之后，通過蝕刻，將所述第一導體層及第三絕緣層的端部加以去除，以使所述半導體基板中，將成為集電極抽出層的部分露出的工序(j)。若這樣做，在形成第二導體層時，該第二導體層的構(gòu)成材料不會殘留在第一導體層的端部而成為側(cè)壁。因此，能夠制成不會產(chǎn)生所述側(cè)壁所引起的漏電流的半導體器件。
本發(fā)明的第二半導體器件的制造方法，是在半導體基板上具備至少包括發(fā)射極層、基極層及集電極層的雙極型晶體管；和至少包括柵極絕緣膜、柵電極及源漏區(qū)的MISFET的半導體器件的制造方法，其包括在雙極型晶體管形成區(qū)域里，形成所述雙極型晶體管的集電極層，并同時在MISFET形成區(qū)域里，形成所述MISFET的柵極絕緣膜、柵電極及源漏區(qū)的工序(a)；在基板上層疊第一絕緣層和還原膜之后，將所述第一絕緣層和還原膜中，位于所述雙極型晶體管形成區(qū)域內(nèi)的所述集電極層的上方的部分加以去除，以形成集電極開口部的工序(b)；以及在所述集電極開口部內(nèi)的所述半導體基板上和所述還原膜上，使至少用以構(gòu)成內(nèi)部基極和包圍該內(nèi)部基極的外部基極的第2導電型半導體層外延生長的工序(c)。
如果按照該方法，不管半導體層的外延生長條件是選擇外延條件還是非選擇外延條件，半導體層可在第一絕緣層上的還原膜上大致均勻地生長。因此，起因于半導體層島的形成的各種問題能得到了解除。
如果在所述工序(c)中，所形成的上述半導體層至少包含Si1-xGex(0≤x≤1)、Si1-x-yGexCy(0≤x+y≤1)及Si1-yCy(0≤y≤1)中之一，便能制成特別是在高頻特性等方面良好的，且能和硅器件共有制造工序的異質(zhì)結(jié)雙極型晶體管。
在上述工序(b)中，所形成的上述還原膜最好包含從多晶硅、非晶硅及氮化硅中所選擇的任一種材料。
上述第二半導體器件的制造方法可進一步包括在上述工序(c)之后，在基板上形成第二絕緣層之后，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，將位于所述半導體層的端部上方的部分加以去除，以形成基極結(jié)用開口部的工序(d)；在基板上層疊第一導體層和第三絕緣層之后，在所述第一導體層和第三絕緣層中開一個到達殘留在內(nèi)部基極上方的所述第二絕緣層的基極開口部的工序(e)；形成能覆蓋露出于所述基極開口部的所述第一導體層側(cè)面的電極間絕緣層的工序(f)；通過蝕刻，將殘留在所述半導體層的內(nèi)部基極上方的所述第二絕緣層當中，露出于所述基極開口部的部分加以去除，以使所述半導體層的一部分露出于所述基極開口部的底部的工序(g)；在所述工序(g)之后，形成填充所述基極開口部的、將作發(fā)射極抽出電極用的第二導體層的工序(h)；將所述雙極型晶體管形成區(qū)域里的所述第三絕緣層、第一導體層、半導體層及還原膜的一部分和所述MISFET形成區(qū)域里的所述第三絕緣層、第一導體層、半導體層及還原膜的全部加以去除的工序(i)；在所述工序(i)之后，在基板上沉積絕緣膜并對該絕緣膜進行深蝕刻，以在所述雙極型晶體管形成區(qū)域里的所述第一導體層、半導體層及還原膜的側(cè)面和上述柵電極的側(cè)面形成側(cè)壁的工序(j)；以及將所述第一絕緣層加以去除，以使所述半導體基板中，雙極型晶體管形成區(qū)域里的將成為集電極抽出層的部分和所述MISFET形成區(qū)域里的源漏區(qū)露出的工序(k)。這樣一來，可確實地防止由鍺等造成的MISFET區(qū)域等的污染。
最好同時進行所述工序(j)和所述工序(k)。
如果至少上述各絕緣層中之一是在700℃以下的溫度下形成的氧化硅膜，可抑制半導體器件的各部分的雜質(zhì)濃度分布的惡化。
在上述工序(c)中，依序?qū)盈BSi1-xGex(0≤x≤1)、Si1-x-yGexCy(0≤x+y≤1)及Si1-yCy(0≤y≤1)中之一和Si層，以形成上述半導體層。上述第二制造方法進一步包括在上述工序(c)之后，在基板上形成第二絕緣層之后，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，將位于所述半導體層的端部上方的部分加以去除，以形成基極結(jié)用開口部的工序(d)；在基板上層疊第一導體層和第三絕緣層之后，在所述第一導體層和第三絕緣層中開一個到達殘留在內(nèi)部基極上方的所述第二絕緣層的基極開口部的工序(e)；形成能覆蓋露出于所述基極開口部的所述第一導體層側(cè)面的電極間絕緣層的工序(f)；通過蝕刻，將殘留在所述半導體層的內(nèi)部基極上方的所述第二絕緣層當中，露出于所述基極開口部的部分加以去除，以使所述半導體層的一部分露出于所述基極開口部的底部的工序(g)；在所述工序(g)之后，形成填充所述基極開口部的、將作發(fā)射極抽出電極用的、包含第1導電型雜質(zhì)的第二導體層的工序(h)；以及使第1導電型雜質(zhì)從所述第二導體層中擴散到所述Si層的一部分中，以在所述Si層內(nèi)形成發(fā)射極層的工序(i)。如果按照該方法，可確實地形成包含高濃度第1導電型雜質(zhì)的發(fā)射極層。
下面，簡要說明附圖。
圖1是表示本發(fā)明的第一實施例的半導體器件中，雙極型晶體管的結(jié)構(gòu)的剖面圖。
圖2(a)、(b)是表示第一實施例的半導體器件的制造工序中，在集電極開口部內(nèi)形成Si/Si1-xGex層的工序的剖面圖。
圖3(a)、(b)是表示第一實施例的半導體器件的制造工序中，在P+多晶硅層中形成基極開口部的工序的剖面圖。
圖4(a)、(b)是表示第一實施例的半導體器件的制造工序中，在基極開口部內(nèi)形成N+多晶硅層的工序的剖面圖。
圖5(a)、(b)是表示第一實施例的半導體器件的制造工序中，將P+多晶硅層的端部圖案化的工序的剖面圖。
圖6是本發(fā)明的第二實施例的半導體器件即SiGe-BiCMOS器件的結(jié)構(gòu)剖面圖。
圖7(a)、(b)是表示第二實施例的半導體器件的制造工序中，形成MISFET的柵電極等的工序的剖面圖。
圖8(a)、(b)是表示第二實施例的半導體器件的制造工序中，形成第一沉積絕緣膜、多晶硅層及Si/Si1-xGex層的工序的剖面圖。
圖9(a)、(b)是表示第二實施例的半導體器件的制造工序中，在P+多晶硅層中形成基極開口部的工序的剖面圖。
圖10(a)、(b)是表示第二實施例的半導體器件的制造工序中，在基極開口部內(nèi)形成N+多晶硅層的工序的剖面圖。
圖11(a)、(b)是表示第二實施例的半導體器件的制造工序中，將P+多晶硅層的端部圖案化的工序的剖面圖。
圖12是以往的雙極型晶體管的結(jié)構(gòu)剖面圖。
圖13(a)、(b)是表示以往的半導體器件的制造工序中，在集電極開口部內(nèi)形成Si/Si1-xGex層的工序的剖面圖。
圖14(a)、(b)是表示以往的半導體器件的制造工序中，在P+多晶硅層中形成基極開口部的工序的剖面圖。
圖15(a)、(b)是表示以往的半導體器件的制造工序中，將P+多晶硅層圖案化，并在基極開口部內(nèi)形成N+多晶硅層的工序的剖面圖。
圖16是表示以往的半導體器件的制造工序中，在各多晶硅層的端部形成側(cè)壁的工序的剖面圖。
圖17(a)～(c)是用以說明以往的雙極型晶體管的制造工序中SiGe島產(chǎn)生的剖面圖。
下面，參照


本發(fā)明的各實施例。
(第一實施例)圖1是本發(fā)明的第一實施例的半導體器件的剖面圖，是按首先形成MISFET后，再形成HBT的順序來進行SiGe-BiCMOS器件的制造工序而成的HBT的剖面圖。
如該圖所示，在以(001)面為主面的硅基板100上形成了深度為1μm的反向緩變阱101，它包含通過外延生長法、離子注入法等而被導入的磷等N型雜質(zhì)。硅基板100的表面附近區(qū)域的N型雜質(zhì)濃度被調(diào)節(jié)為1×1017原子·cm-3左右。還有，作為器件隔離，形成有填充了氧化硅的淺構(gòu)槽103和由未摻雜多晶硅膜105及包圍多晶硅膜105的氧化硅膜106所構(gòu)成的深構(gòu)槽104。構(gòu)槽103、104的深度分別為0.35μm、2μm左右。
此外，在硅基板100內(nèi)，由構(gòu)槽103所夾的區(qū)域里形成有集電極層102。在硅基板100內(nèi)還形成用以和集電極接觸的N+集電極抽出層107。所形成的N+集電極抽出層107和集電極層102之間存在有淺構(gòu)槽103。
而且，在硅基板100上，形成了具有集電極開口部110的、厚度約為30nm的第一沉積氧化膜108。在硅基板100的表面當中，露出于集電極開口部110的部分上，層疊已摻雜了P型雜質(zhì)的厚度約為60nm的Si1-xGex層和厚度約為10nm的Si層而形成Si/Si1-xGex層111。該Si/Si1-xGex層111是通過選擇性生長而僅在硅基板100當中露出于集電極開口部110的部分上所形成的。于是，Si/Si1-xGex層111的中央部(即下述的基極開口部118的下方區(qū)域)的下部能作內(nèi)部基極119用。再就是，Si/Si1-xGex層的中央部的上部能作發(fā)射極層用。此外，Si1-xGex層的大部分是由硼(B)等P型雜質(zhì)所摻雜的，其濃度約為2×1018原子·cm-3左右。Si層是借助于從N+多晶硅層129中的磷(P)等N型雜質(zhì)的擴散而被摻雜的，它具有沿著基板深度方向，從1×1020原子·cm-3變化到1×1017原子·cm-3左右的濃度分布。在此，和Si1-xGex層連續(xù)形成Si層的理由在于通過將上方的N+多晶硅層129的下面從PN結(jié)隔離開，以便防止多存在于N+多晶硅層129中的界面能級和缺陷所致的載流子的再結(jié)合。
在本實施例中，基極開口部118的寬度W1也由后述的第二沉積氧化膜112的濕蝕刻量所規(guī)定。再就是，內(nèi)部基極119和外部基極116當中，與集電極層102形成PN結(jié)的實質(zhì)的基極部分，則是Si/Si1-xGex層111和集電極層102接觸的部分，所述實質(zhì)的基極部分的寬度是由第一沉積氧化膜108的集電極開口部110的寬度W3所規(guī)定的。
本實施例的特征在于淺構(gòu)槽103的端面配置在此集電極開口部110的端面更往內(nèi)側(cè)，因此，活性區(qū)的寬度W2比集電極開口的寬度W3小。就這樣，由于淺構(gòu)槽103被配置在內(nèi)側(cè)，所以HBT的總面積得以減小。另外，因活性區(qū)-隔離連接部Rai進入HBT的載流子遷移區(qū)域里，故會有應力導致缺陷產(chǎn)生等不良影響之虞。但在本實施例中，為了避免這一現(xiàn)象，在活性區(qū)-隔離連接部Rai的附近，通過注入P型雜質(zhì)離子，對集電極開口部110自調(diào)準地形成P型結(jié)漏電流防止層113。該P型結(jié)漏電流防止層113在基板表面附近的雜質(zhì)濃度最好是3×1017原子·cm-3左右。
在Si/Si1-xGex層111及第一沉積氧化膜108上，形成有厚度約為30nm的蝕刻阻止用的第二沉積氧化膜112，并在該第二沉積氧化膜112中形成有基極結(jié)用開口部114及基極開口部118。又，在第二沉積氧化膜112上延伸形成填充基極結(jié)用開口部114的、厚度約為150nm的P+多晶硅層115和第三沉積氧化膜117。由上述Si/Si1-xGex層111中除了基極開口部118下方區(qū)域以外的部分和P+多晶硅層115構(gòu)成外部基極116。
還有，在P+多晶硅層115及第三沉積氧化膜117中，位于第二沉積氧化膜112的基極開口部118上方的部分開著口。在P+多晶硅層115的側(cè)面，形成了厚度約為30nm的第四沉積氧化膜120，并在第四沉積氧化膜120上形成了由多晶硅構(gòu)成的、厚度約為100nm的側(cè)壁121。又，在第三沉積氧化膜117上延伸形成可填充基極開口部118的N+多晶硅層129，該N+多晶硅層129能起發(fā)射極抽出電極的作用。靠著所述第四沉積氧化膜120，P+多晶硅層115和N+多晶硅層129彼此電絕緣，并同時，從P+多晶硅層115向N+多晶硅層129的雜質(zhì)擴散也得到了阻止。此外，由第三沉積氧化膜117使P+多晶硅層115的上面和N+多晶硅層129絕緣。并且，N+多晶硅層129和P+多晶硅層115的外側(cè)面被側(cè)壁123覆蓋住。
并且，在集電極抽出層107、P+多晶硅層115及N+多晶硅層129的表面，分別形成鈦硅化物層124。特別是，P+多晶硅層115的外側(cè)面的結(jié)構(gòu)與圖12所示的以往的HBT的結(jié)構(gòu)不同。這是，如下所述，因為P+多晶硅層115和N+多晶硅層129的圖案形成順序不同的緣故。如下所述，在本實施例中，能夠有效地防止N+集電極抽出層107等中的損傷發(fā)生。
再就是，整個基板由層間絕緣膜125覆蓋住，并在N+集電極抽出層107、外部基極的一部分的P+多晶硅層115及發(fā)射極抽出電極即N+多晶硅層129上，分別形成穿過層間絕緣膜125而到達各自的鈦硅化物層124的連接孔。此外，還形成有填充所述各連接孔的鎢插塞126和與各鎢插塞126連接，在層間絕緣膜125上延伸的金屬布線127。
值得一提的是，上述各層的厚度是一個典型的值，可以按HBT的種類和用途，適當?shù)卦O定厚度。
接下來，參照圖2(a)～圖5(b)說明用以實現(xiàn)圖1所示的結(jié)構(gòu)的制造工序。圖2(a)～圖5(b)是表示第一實施例的SiGe-BiCMOS器件的制造方法的剖面圖，它們僅示出HBT部分。
首先，在圖2(a)所示的工序中，在以(001)面為主面的硅基板100上，一邊摻雜N型雜質(zhì)，一邊使單晶硅層外延生長，或者，外延生長后，以高能量進行離子注入，就這樣形成深度約為1μm的N型反向緩變阱101。但是，不進行外延生長而對硅基板100的一部分注入離子，也可以形成反向緩變阱101。此時，由于硅基板100的表面附近區(qū)域?qū)⒊蔀镠BT的集電極層，所以要把N型雜質(zhì)濃度調(diào)節(jié)為1×1017原子·cm-3左右。
其次，作為器件隔離，形成由氧化硅填充的淺構(gòu)槽103和由未摻雜多晶硅膜105及包圍多晶硅膜105的氧化硅膜106所構(gòu)成的深構(gòu)槽104。作構(gòu)槽103、104的深度分別為0.35μm、2μm左右。在硅基板100內(nèi)，由兩個淺構(gòu)槽103所央的區(qū)域?qū)⒊蔀榧姌O層102。還有，在硅基板100內(nèi)形成用以和集電極接觸的N+集電極抽出層107。所形成的N+集電極抽出層107和集電極層102之間存在有淺構(gòu)槽103。此時，兩個淺構(gòu)槽103間的距離即是活性區(qū)的寬度W2。在本實施例中，將該兩個淺構(gòu)槽103的間距即活性區(qū)的寬度W2設為此以往的HBT小。
然后，按普通的制造方法，形成CMOS器件的各MISFET的基本結(jié)構(gòu)，即柵極絕緣膜、柵電極、源漏區(qū)等(圖中未示)。
接著，在圖2(b)所示的工序中，在680℃的處理溫度下，用四乙氧基硅烷(TEOS)和氧氣進行化學氣相沉積法(CVD)，而在晶片上形成厚度約為30nm的第一沉積氧化膜108。之后，通過使用氟酸等的濕蝕刻，在第一沉積氧化膜108中形成寬度W3比活性區(qū)寬度W2大的集電極開口部110。換句話說，通過形成將活性區(qū)-隔離連接部Rai包括在內(nèi)的集電極開口部110，集電極開口部的寬度W3形成得比活性區(qū)的寬度W2大。所述活性區(qū)-隔離連接部Rai是淺構(gòu)槽103和硅基板100在基板表面部的邊界。雖然，集電極開口部110本身的寬度基本上和以往的HBT一樣，但是淺構(gòu)槽103彼此的間距比以往的HBT小。結(jié)果，集電極開口部110的寬度W3此活性區(qū)寬度W2大。但是，在此狀態(tài)下，在構(gòu)槽端的異質(zhì)結(jié)所致的應力會引起界面能級和晶格缺陷，因而流過所述界面能級和晶格缺陷的基極-集電極間漏電流有可能增加。因此，如下所述，必須形成結(jié)漏電流防止層113。
其次，將硅基板100中，露出于集電極開口部110的部分，用氨水和過氧化氫溶液的混合液進行處理，這樣在該部分形成厚度為1nm左右的保護氧化膜，再將此狀態(tài)的晶片放入UHV-CVD裝置的反應室內(nèi)。僅接著，在氫環(huán)境里，進行熱處理以去除保護氧化膜之后，一邊加熱到550℃，一邊將在乙硅烷(Si2H6)和鍺烷(GeH4)中添加摻雜用的乙硼烷(B2H6)而成的氣體導入反應室內(nèi)，而在露出于集電極開口部110的硅基板100的表面上，使厚度約為60nm的Si1-xGex層外延生長。在形成Si1-xGex層后，接著將供到反應室內(nèi)的氣體轉(zhuǎn)換為乙硅烷，就這樣，在Si1-xGex層上使厚度約為10nm的Si層外延生長。由該Si1-xGex層和Si層形成Si/Si1-xGex層111。這里，Si1-xGex層注入有硼(B)而成為P型，硼濃度為2×1018原子·cm-3。此時，不對Si層進行摻雜。另外，在本實施例中，也有在形成Si1-xGex層的過程中，在第一沉積氧化膜108上，聚集Si原子和Ge原子而形成SiGe島的可能性，但是，通過為使選擇性地生長而進行嚴格的控制，免得SiGe島的形成。
接著，在圖3(a)所示的工序里，在晶片上形成能作蝕刻阻止用的膜厚為30nm的第二沉積氧化膜112。然后，在第二沉積氧化膜112上設置保護膜Rel而對第二沉積氧化膜112進行干蝕刻以使它圖案化，這樣形成基極結(jié)用開口部114。其結(jié)果，Si/Si1-xGex層111的中央部由第二沉積氧化膜112所覆蓋，Si/Si1-xGex層111的周邊部和第一沉積氧化膜108的一部分則露出于基極結(jié)用開口部114。接著，為了抑制在活性區(qū)-隔離連接部Rai所產(chǎn)生的應力的影響，使用形成基極結(jié)用開口部114時所用的保護膜Rel進行硼(B)等P型雜質(zhì)的離子注入。就這樣，形成表面附近的濃度約為3×1017原子·cm-3的結(jié)漏電流防止層113。
其次，在圖3(b)所示的工序里，通過CVD，在晶片上沉積高濃度摻雜的(即1×1020原子·cm-3以上)、厚度約為150nm的P+多晶硅層115，僅接著沉積形成厚度約為100nm的第三沉積氧化膜117。然后，通過干蝕刻，將第三沉積氧化膜117和P+多晶硅層115圖案化。這樣，在第三沉積氧化膜117及P+多晶硅層115的中央部，形成可到達第二沉積氧化膜112的基極開口部118。該基極開口部118比第二沉積氧化膜112的中央部小，因此，基極開口部118不會跨越基極結(jié)用開口部114。通過該工序，可形成由P+多晶硅層115和Si/Si1-xGex層111中除了其中央部以外的部分所構(gòu)成的外部基極116。和圖14(b)所示的以往的HBT的制造工序不一樣，此時，在本實施例中，還沒對第三沉積氧化膜117和P+多晶硅層115的兩端部進行蝕刻而保留著。這樣一來，可盡量抑制在蝕刻后被露出的側(cè)面附著殘留物。
再其次，在圖4(a)所示的工序里，通過CVD，在晶片的全面上沉積厚度約為30nm的第四沉積氧化膜120和厚度約為150nm的多晶硅膜。然后，通過非等向性干蝕刻，對第四沉積氧化膜120和多晶硅膜進行深蝕刻，而在P+多晶硅層115和第三沉積氧化膜117的側(cè)面上，形成其間夾有第四沉積氧化膜120的、由多晶硅構(gòu)成的側(cè)壁121。接著，用氟酸等進行濕蝕刻，以去除第二沉積氧化膜112和第四沉積氧化膜120當中露出的部分。其結(jié)果，Si/Si1-xGex層111的上部的Si層暴露于基極開口部118。再就是，由于濕蝕刻是等向性的，所以第二沉積氧化膜112和第四沉積氧化膜120在橫方向也得到了蝕刻。因此，基極開口部118的尺寸加大。就是說，由這時的濕蝕刻量決定基極開口的寬度W1。在進行該濕蝕刻時，即使在第一沉積氧化膜108上附著了SiGe島，由于硅基板100中的N+集電極抽出層107等依然被P+多晶硅層115等所蓋住，故硅基板100的表面不會露出。
再再其次，在圖4(b)所示的工序里，沉積厚度約為250nm的N+多晶硅層129之后，通過干蝕刻使N+多晶硅層129圖案化，以形成發(fā)射極抽出電極。此時，因P+多晶硅層115的外側(cè)未被圖案化，故在側(cè)方不會形成由多晶硅所構(gòu)成的側(cè)壁。再就是，由于N+集電極抽出層107等的表面不會因N+多晶硅層129的過度蝕刻而被蝕刻，因此，硅基板100的表面也不會形成凹凸。
其次，在圖5(a)所示的工序里，通過干蝕刻，將第三沉積氧化膜117、P+多晶硅層115及第二沉積氧化膜112圖案化，以決定外部基極116的形狀。
接著，在圖5(b)所示的工序里，在晶片上形成厚度約為120nm的沉積氧化膜之后，進行干蝕刻，以在N+多晶硅層129和P+多晶硅層115的側(cè)面形成側(cè)壁123。通過此時的干蝕刻(過度蝕刻)，將第一沉積氧化膜108的露出部分加以去除，以使N+多晶硅層129、P+多晶硅層115及N+集電極抽出層107的表面露出。
并且，為了獲得圖1所示的結(jié)構(gòu)，還要進行以下的處理。首先，通過濺射法，在晶片的整個面上沉積厚度約為40nm的鈦膜后，在675℃的溫度下進行30秒鐘的RTA(快速熱處理)，這樣在N+多晶硅層129、P+多晶硅層115及N+集電極抽出層107的露出表面形成鈦硅化物層124。然后，僅將鈦膜中未反應的部分選擇性地加以去除，再為改變鈦硅化物層124的結(jié)晶構(gòu)造而進行回火處理。
其次，在晶片的全面上形成層間絕緣膜125，并在N+多晶硅層129、P+多晶硅層115及N+集電極抽出層107上，分別形成穿過層間絕緣膜125而到達各自的鈦硅化物層124的連接孔。僅接著，在各連接孔內(nèi)填充鎢膜而形成鎢插塞126。然后，在晶片的全面上沉積鋁合金膜之后，將其圖案化，以形成與各鎢插塞126連接并在層間絕緣膜125上延伸的金屬布線127。
通過以上的工序，可形成具有圖1所示的結(jié)構(gòu)的HBT，即包括N型Si集電極層、P+型Si1-xGex基極層及N+型Si發(fā)射極層的HBT。這里，需要說明的是，從N+多晶硅層129中高濃度N型雜質(zhì)(磷等)擴散到Si/Si1-xGex層111內(nèi)的Si層中，結(jié)果該Si層成為N+型Si層。
如果采用上述一系列的工序，不僅可減小HBT的面積，也可防止產(chǎn)生于活性區(qū)-隔離連接部Rai的應力所引起的漏電流和在干蝕刻時，P+多晶硅層115的外側(cè)面所殘留的多晶硅側(cè)壁所引起的漏電流。
(第二實施例)圖6是本發(fā)明的第二實施例的半導體器件的剖面圖，是按首先形成MISFET后，再形成HBT的順序來進行SiGe-BiCMOS器件的制造工序而成的SiGe-BiCMOS器件的剖面圖。在本實施例的各圖中，不僅示出HBT區(qū)域，也示出CMOS器件區(qū)域里的一個MISFET的結(jié)構(gòu)。
如圖6所示，形成在本實施例的HBT形成區(qū)域Rbp里的HBT的結(jié)構(gòu)基本上和上述第一實施例中的HBT的結(jié)構(gòu)一樣，只是第一沉積氧化膜108上的結(jié)構(gòu)不同。下面，不再說明和第一實施例一樣的結(jié)構(gòu)，僅說明和第一實施例不同的點。
在本實施例中，在第一沉積氧化膜108上形成有多晶硅層109，Si/Si1-xGex層111從露出于集電極開口部110的整個硅基板100表面延伸到多晶硅層109上。這一點是在本實施例中最重要的特征。Si/Si1-xGex層111中央的下部能用作內(nèi)部基極119，Si/Si1-xGex層111的除中央部以外的部分和P+多晶硅層115能用作外部基極116。
由于在第一沉積氧化膜108上，形成了多晶硅層109作為Si/Si1-xGex層111的底層，因此，如下所述，在用UHV-CVD法等形成Si/Si1-xGex層111的過程中，免得在第一沉積氧化膜108上形成具有無規(guī)分布的SiGe島。另外，不形成多晶硅層109而形成氮化硅膜，也是可以的。
在本實施例中，Si1-xGex層的大部分也是由硼(B)等P型雜質(zhì)所摻雜的，其濃度約為2×1018原子·cm-3左右。Si層是借助于從N+多晶硅層129中的磷(P)等N型雜質(zhì)的擴散而被摻雜的，它具有沿著基板深度方向，從1×1020原子·cm-3變化到1×1017原子·cm-3左右的濃度分布。在此，和Si1-xGex層連續(xù)形成Si層的理由在于通過將上方的N+多晶硅層129的下面從PN結(jié)隔離開，以便防止多存在于N+多晶硅層129中的界面能級和缺陷所致的載流子的再結(jié)合。
在本實施例中，在HBT形成區(qū)域Rbp里，淺構(gòu)槽103的端面配置在比集電極開口部110的端面更往內(nèi)側(cè)，因此，活性區(qū)的寬度W2比集電極開口的寬度W3小。這一點是和第一實施例一樣的。就這樣，由于淺構(gòu)槽103可被配置在內(nèi)側(cè)，所以HBT的總面積得以減小。另外，在活性區(qū)-隔離連接部Rai的附近，通過注入P型雜質(zhì)離子，對集電極開口部110自調(diào)準地形成P型結(jié)漏電流防止層113。該P型結(jié)漏電流防止層113在基板表面附近的雜質(zhì)濃度最好是3×1017原子·cm-3左右。
另一方面，在MISFET形成區(qū)域Rms里，形成有MISFET。它包括通過高能量的離子注入形成的反向緩變阱151；形成在硅基板100的反向緩變阱151上的由氧化硅膜或者氧氮化硅膜構(gòu)成的柵極絕緣膜152；形成在柵極絕緣膜152上的由多晶硅構(gòu)成的柵電極153；形成在柵電極153的側(cè)面上的由氧化硅膜構(gòu)成的側(cè)壁154；殘留在側(cè)壁154上的L字形的第一沉積氧化膜108和側(cè)壁123；以及形成在硅基板100內(nèi)，位于柵電極153的兩側(cè)方的區(qū)域里的源漏區(qū)155。這里，若所形成的MISFET為N溝道型，反向緩變阱151中注入有P型雜質(zhì)(硼等)；在源漏區(qū)155中注入有高濃度N型雜質(zhì)(砷、磷等)。再就是，在柵電極153及源漏區(qū)155的表面上形成有鈦硅化物層124，并在源漏區(qū)155和柵電極153上，分別形成穿過層間絕緣膜125而到達各自的鈦硅化物層124的連接孔。還有，又形成有填充各連接孔的鎢插塞126和與各鎢插塞126連接，在層間絕緣膜125上延伸的金屬布線127。
在本實施例中，除了和上述第一實施例一樣的效果以外，還能得到以下的效果由于在HBT形成區(qū)域Rbp里，在第一沉積氧化膜108上形成了厚度大致均勻的Si/Si1-xGex層111而不形成SiGe島，因此，可解除以往的SiGe-BiCMOS器件中會產(chǎn)生的起因于SiGe島的各種各樣的問題。
接下來，參照圖7(a)～圖11(b)說明用以實現(xiàn)圖6所示的結(jié)構(gòu)的制造工序。圖7(a)～圖11(b)是表示第二實施例的SiGe-BiCMOS器件的制造方法的剖面圖，它們僅示出HBT部分。
首先，在圖7(a)所示的工序中，在以(001)面為主面的硅基板100上，一邊摻雜N型雜質(zhì)，一邊使單晶硅層外延生長，或者，外延生長后，以高能量進行離子注入，就這樣在HBT形成區(qū)域Rbp里，形成深度約為1μm的N型反向緩變阱101。但是，不進行外延生長而對硅基板100的一部分注入離子，也可以形成反向緩變阱101。此時，由于HBT形成區(qū)域Rbp里的硅基板100的表面附近區(qū)域?qū)⒊蔀镠BT的集電極層，所以要把N型雜質(zhì)濃度調(diào)節(jié)為1×1017原子·cm-3左右。另一方面，在MISFET形成區(qū)域里，通過離子注入形成反向緩變阱151。在要形成NMISFET的區(qū)域里，該反向緩變阱151為P型阱；在要形成PMISFET的區(qū)域里，該反向緩變阱151為N型阱。
其次，作為器件隔離，形成由氧化硅填充的淺構(gòu)槽103和由未摻雜多晶硅膜105及包圍多晶硅膜105的氧化硅膜106所構(gòu)成的深構(gòu)槽104。作構(gòu)槽103、104的深度分別為O.35μm、2μm左右。在硅基板100內(nèi)，由兩個淺構(gòu)槽103所夾的區(qū)域?qū)⒊蔀榧姌O層102。還有，在硅基板100內(nèi)形成用以和集電極接觸的N+集電極抽出層107。所形成的N+集電極抽出層107和集電極層102之間存在有淺構(gòu)槽103。此時，兩個淺構(gòu)槽103間的距離即是活性區(qū)的寬度W2。在本實施例中，將該兩個淺構(gòu)槽103的間距即活性區(qū)的寬度W2設為比以往的HBT小。此時，在MISFET形成區(qū)域Rms里，也形成深度相等的淺構(gòu)槽103。
其次，在圖7(b)所示的工序里，按普通的制造方法，在MISFET形成區(qū)域Rms里，形成CMOS器件的各MISFET的柵極絕緣膜152、柵電極153、氧化膜側(cè)壁154、源漏區(qū)155等。
接著，在圖8(a)所示的工序中，在680℃的處理溫度下，用四乙氧基硅烷(TEOS)和氧氣進行化學氣相沉積法(CVD)，而在晶片上形成厚度約為30nm的第一沉積氧化膜108之后，形成厚度約為50nm的多晶硅層109。然后，通過干蝕刻等方法，將多晶硅層109圖案化之后，通過使用氟酸等的濕蝕刻，將第一沉積氧化膜108加以去除，并在HBT形成區(qū)域Rbp里的第一沉積氧化膜108和多晶硅層109中形成寬度W3比活性區(qū)寬度W2大的集電極開口部110。換句話說，通過形成將活性區(qū)-隔離連接部Rai包括在內(nèi)的集電極開口部110，集電極開口部的寬度W3形成得比活性區(qū)的寬度W2大。所述活性區(qū)-隔離連接部Rai是淺構(gòu)槽103和硅基板100在基板表面部的邊界。雖然，集電極開口部110本身的寬度基本上和以往的HBT一樣，但是淺構(gòu)槽103彼此的間距此以往的HBT小。結(jié)果，集電極開口部110的寬度W3此活性區(qū)寬度W2大。但是，在此狀態(tài)下，在構(gòu)槽端的異質(zhì)材料間的接合所致的應力有可能使基極-集電極間的漏電流增加。因此，如下所述，必須形成結(jié)漏電流防止層113。
此時，又在MISFET形成區(qū)域Rms里，沿著硅基板100和側(cè)壁154及柵電極153，形成第一沉積氧化膜108和多晶硅層109。但在這里，還沒將MISFET形成區(qū)域Rms里的第一沉積氧化膜108和多晶硅層109圖案化，而僅保留著。
其次，在圖8(b)所示的工序里，將露出于集電極開口部110的硅基板100的表面，用氨水和過氧化氫溶液的混合液進行處理，這樣在該部分形成厚度為1nm左右的保護氧化膜，再將此狀態(tài)的晶片放入UHV-CVD裝置的反應室內(nèi)。僅接著，在氫環(huán)境里，進行熱處理以去除保護氧化膜之后，一邊加熱到550℃，一邊將在乙硅烷(Si2H6)和鍺烷(GeH4)中添加摻雜用的乙硼烷(B2H6)而成的氣體導入反應室內(nèi)，而在從露出于集電極開口部110的硅基板100的表面到多晶硅層109的范圍內(nèi)，使厚度約為60nm的Si1-xGex層外延生長。在形成Si1-xGex層后，接著將供到反應室內(nèi)的氣體轉(zhuǎn)換為乙硅烷，就這樣，在Si1-xGex層上使厚度約為10nm的Si層外延生長。由該Si1-xGex層和Si層形成Si/Si1-xGex層111。此時，在MISFET形成區(qū)域Rms里，也形成Si/Si1-xGex層111。這里，Si1-xGex層注入有硼(B)而成為P型，硼濃度為2×1018原子·cm-3。此時，不對Si層進行摻雜。
另外，通過UHV-CVD沉積Si1-xGex層時，若采用以往的制造技術，供到第一沉積氧化膜508上的Si原子和Ge原子不能形成均勻的膜，因此SiGe島511b形成了(參照圖13(b)和圖17(b))。可是，在本實施例中，由于在第一沉積氧化膜108上形成了多晶硅層109，因此，即使不能滿足選擇外延所要求的嚴格的條件，也不會形成SiGe島。換句話說，在露出于集電極開口部110的硅基板100之上會形成單晶Si1-xGex層。另一方面，在HBT形成區(qū)域Rbp及MISFET形成區(qū)域Rms的多晶硅層109上，會形成均勻的多晶Si1-xGex層。與此相同，在集電極開口部110的Si1-xGex層上，會形成單晶Si層；在HBT形成區(qū)域Rbp及MISFET形成區(qū)域Rms的多晶硅層109的上方，會形成多晶Si層。
其次，在圖9(a)所示的工序里，在晶片上形成能作蝕刻阻止用的膜厚為30nm的第二沉積氧化膜112。然后，在第二沉積氧化膜112上設置保護膜Re2而對HBT形成區(qū)域Rbp里的第二沉積氧化膜112進行干蝕刻以使它圖案化，這樣形成基極結(jié)用開口部114。其結(jié)果，Si/Si1-xGex層111的中央部由第二沉積氧化膜112所覆蓋，Si/Si1-xGex層111的一部分則露出于基極結(jié)用開口部114。接著，為了抑制在活性區(qū)-隔離連接部Rai所產(chǎn)生的應力的影響，使用形成基極結(jié)用開口部114時所用的保護膜Re2，在HBT形成區(qū)域Rbp里，進行硼(B)等P型雜質(zhì)的離子注入。就這樣，形成表面附近的濃度約為3×1017原子·cm-3的結(jié)漏電流防止層113。
其次，在圖9(b)所示的工序里，通過CVD，在晶片上沉積高濃度摻雜的(即1×1020原子·cm-3以上)、厚度約為150nm的P+多晶硅層115，僅接著沉積形成厚度約為100nm的第三沉積氧化膜117。然后，通過干蝕刻，將HBT形成區(qū)域Rbp里的第三沉積氧化膜117和P+多晶硅層115圖案化。這樣，在第三沉積氧化膜117及P+多晶硅層115的中央部，形成可到達第二沉積氧化膜112的基極開口部118。該基極開口部118比第二沉積氧化膜112的中央部小，因此，基極開口部118不會跨越基極結(jié)用開口部114。通過該工序，可形成由P+多晶硅層115和Si/Si1-xGex層111中除了其中央部以外的部分所構(gòu)成的外部基極116。此時，和第一實施例一樣，本實施例也和圖14(b)所示的以往的HBT的制造工序不一樣，還沒對HBT形成區(qū)域Rbp里的第三沉積氧化膜117、P+多晶硅層115、Si/Si1-xGex層111及多晶硅層109的兩端部進行蝕刻而保留著。這樣一來，和第一實施例一樣，在后工序中，會在側(cè)面上殘留N+多晶硅層的一部分等不良現(xiàn)象得以防止。此外，可確實地抑制在側(cè)面露出包含Ge的Si1-xGex層時，由Ge造成的MISFET形成區(qū)域等的污染。另外，不對MISFET形成區(qū)域Rms里的第三沉積氧化膜117和P+多晶硅層115進行蝕刻，全部保留。
再其次，在圖10(a)所示的工序里，通過CVD，在晶片的全面上沉積厚度約為30nm的第四沉積氧化膜120和厚度約為150nm的多晶硅膜。然后，通過非等向性干蝕刻，對多晶硅膜進行深蝕刻，而在HBT形成區(qū)域Rbp里的P+多晶硅層115和第三沉積氧化膜117的側(cè)面上，形成其間夾有第四沉積氧化膜120的、由多晶硅構(gòu)成的側(cè)壁121。此時，MISFET形成區(qū)域Rms里的第四沉積氧化膜120和多晶硅膜全部都被去除。接著，用氟酸等進行濕蝕刻，以去除第二沉積氧化膜112和第四沉積氧化膜120當中露出的部分。其結(jié)果，Si/Si1-xGex層111的上部的Si層暴露于基極開口部118。再就是，由于濕蝕刻是等向性的，所以第二沉積氧化膜112和第四沉積氧化膜120在橫方向也得到了蝕刻。因此，基極開口部118的尺寸加大。就是說，由這時的濕蝕刻量決定基極開口的寬度W1。但是，HBT形成區(qū)域Rbp的硅基板100中的N+集電極抽出層107等依然被P+多晶硅層115等所蓋住，故硅基板100的表面不會露出。
再再其次，在圖10(b)所示的工序里，在晶片上沉積厚度約為250nm的N+多晶硅層129之后，通過干蝕刻使N+多晶硅層129和第三沉積氧化膜117圖案化，而僅在HBT形成區(qū)域Rbp形成發(fā)射極抽出電極；將MISFET形成區(qū)域Rms的N+多晶硅層129和第三沉積氧化膜117全部去除。此時，因在HBT形成區(qū)域Rbp里，P+多晶硅層115的外側(cè)也未被圖案化，故在側(cè)方不會形成由多晶硅所構(gòu)成的側(cè)壁。再就是，由于N+集電極抽出層107等的表面不會因N+多晶硅層129的過度蝕刻而被蝕刻，因此，硅基板100的表面也不會形成凹凸。
其次，在圖11(a)所示的工序里，通過干蝕刻，將P+多晶硅層115、第二沉積氧化膜112、Si/Si1-xGex層111及多晶硅層109圖案化，以決定外部基極116的形狀。此時，MISFET形成區(qū)域Rms里的P+多晶硅層115、第二沉積氧化膜112、Si/Si1-xGex層111及多晶硅層109也全部都被去除。
接著，在圖11(b)所示的工序里，在晶片上形成厚度約為120nm的沉積氧化膜之后，進行干蝕刻，以在HBT形成區(qū)域Rbp里的N+多晶硅層129和P+多晶硅層115的側(cè)面形成側(cè)壁123。此時，在MISFET形成區(qū)域里，在柵電極153側(cè)面的側(cè)壁154上，形成L字形的第一沉積氧化膜108和側(cè)壁123。通過此時的干蝕刻(過度蝕刻)，將第一沉積氧化膜108的露出部分加以去除。結(jié)果，HBT區(qū)域Rbp里的N+多晶硅層129、P+多晶硅層115及N+集電極抽出層107的表面和MISFET形成區(qū)域Rms里的柵電極153及源漏區(qū)155的表面露出。
并且，為了獲得圖6所示的結(jié)構(gòu)，還要進行以下的處理。首先，通過濺射法，在晶片的整個面上沉積厚度約為40nm的鈦膜后，在675℃的溫度下進行30秒鐘的RTA(快速熱處理)，這樣在HBT區(qū)域Rbp里的N+多晶硅層129、P+多晶硅層115及N+集電極抽出層107的露出表面和MISFET形成區(qū)域Rms里的柵電極153及源漏區(qū)155的露出表面上，形成鈦硅化物層124。然后，僅將鈦膜中未反應的部分選擇性地加以去除，再為改變鈦硅化物層124的結(jié)晶構(gòu)造而進行回火處理。
其次，在晶片的全面上形成層間絕緣膜125，并在HBT形成區(qū)域Rbp的N+多晶硅層129、P+多晶硅層115及N+集電極抽出層107和MISFET形成區(qū)域Rms里的柵電極153及源漏區(qū)155之上，分別形成穿過層間絕緣膜125而到達各自的鈦硅化物層124的連接孔。僅接著，在各連接孔內(nèi)填充鎢膜而形成鎢插塞126。然后，在晶片的全面上沉積鋁合金膜之后，將其圖案化，以形成與各鎢插塞126連接并在層間絕緣膜125上延伸的金屬布線127。
通過以上的工序，可形成具有圖6所示的結(jié)構(gòu)的HBT和MISFET，即包括N型Si集電極層、P+型Si1-xGex基極層及N+型Si發(fā)射極層的HBT和包括柵極絕緣膜、多晶硅柵電極及源漏區(qū)的MISFET。這里，需要說明的是，在HBT區(qū)域Rbp里，從N+多晶硅層129中高濃度N型雜質(zhì)(磷等)擴散到Si/Si1-xGex層111內(nèi)的Si層中，結(jié)果該Si層成為N+型Si層。
在本實施例中，除了上述第一實施例的效果以外，還能得到以下的效果。
在以往的SiGe-BiCMOS的制造方法中，在HBT形成區(qū)域的露出于集電極開口部110的基板表面上，使Si1-xGex層選擇性地外延生長。可是，由于該選擇生長所要求的條件難以滿足，所以，在實際的工序里，經(jīng)常在第一沉積氧化膜108上出現(xiàn)SiGe島，從而導致各種各樣的問題。與此相對，在本實施例的制造方法中，預先在第一沉積氧化膜108上形成多晶硅層109，再在露出于集電極開口部110的基板面上使Si1-xGex層外延生長。就是說，由于存在了多晶硅層109，所以，不管在選擇外延生長條件下還是在偏離選擇外延條件的情況下，都可在多晶硅層109上，確實地沉積厚度大致均勻的多晶Si1-xGex層。因此，沒有SiGe島形成之虞，可確實地抑制基板表面的凹凸和第二沉積氧化膜112的凹凸產(chǎn)生。
(其他實施例)在上述各實施例中，不使用Si1-xGex層而使用Si1-x-yGexCy層(0≤x+y≤1)或Si1-yCy層(0≤y≤1)等包含Si且與Si不同材料的膜，也是可以的。此外，使用Si1-xGex層、Si1-x-yGexCy層、Si1-yCy層等中之兩層以上的層疊膜，也是可以的。
另外，上述各實施例中的雙極型晶體管并不局限于異質(zhì)結(jié)雙極型晶體管。這是因為在將同質(zhì)外延生長膜即Si層用做基極的雙極型晶體管中，也要減小晶體管的面積和結(jié)漏電流，并且，由于Si層的選擇外延條件也是不穩(wěn)定的，所以會產(chǎn)生島的緣故。
本發(fā)明的雙極型晶體管的制造方法的工序并不僅限于上述各實施例中所介紹的具體的方法。舉例來說，在Si發(fā)射極層的形成方法中，另一個方法是不連續(xù)地形成Si/Si1-xGex層，預先僅形成Si1-xGex層，然后在露出于基極開口部的Si1-xGex層上，使Si層外延生長。此外，按照在各實施例中所介紹過的方法以外的方法，也可以形成第四絕緣膜120和側(cè)壁121。對形成其他元件的具體方法來說，不言而喻，只要能形成具有與該元件相等作用的元件，使用其他周知的方法，當然也是可以的。
另外，在第二實施例中，在第一沉積氧化膜108上形成了多晶硅層109。但是，代替此多晶硅層109，形成具有能使Si1-xGex層、Si1-x-yGexCy層或者Si1-yCy層選擇生長的功能的、由其他材料構(gòu)成的膜，也是可以的。由于選擇生長膜是優(yōu)先地在具有原料氣體的還原功能的底層上生長的，所以，例如非晶硅膜、氮化硅膜等具有還原功能的膜都能取代多晶硅層。
此外，最好用在700℃以下的溫度下形成的氧化硅膜作上述各實施例中的所有的氧化膜。這樣一來，可抑制半導體器件的各部分的雜質(zhì)濃度分布的惡化。
綜上所述，按照本發(fā)明的半導體器件及其制造方法，不僅可抑制起因于活性區(qū)-隔離連接部的應力的漏電流和在干蝕刻端面的漏電流產(chǎn)生，也可在不受選擇外延生長的條件約束的情況下，實現(xiàn)單元面積此以前小的HBT。
還有，在本發(fā)明中，預先在具有集電極開口部的沉積氧化膜上形成多晶硅膜等還原膜，然后在露出于集電極開口部的基板面上，使半導體層外延生長。因此，可確實地防止半導體島的產(chǎn)生，能夠制造在基板面和絕緣層上沒有凹凸的、能用作BiCMOS器件的半導體器件。
權利要求
1.一種半導體器件，其形成在半導體基板的活性區(qū)內(nèi)，能用作雙極型晶體管，其特征在于包括器件隔離區(qū)，其形成在所述半導體基板的一部分并包圍活性區(qū)；第1導電型集電極層，其形成在所述半導體基板內(nèi)，由所述器件隔離區(qū)所夾的區(qū)域里；絕緣層，其形成在所述半導體基板上，具有跨越所述集電極層和器件隔離區(qū)的一部分的集電極開口部；第2導電型基極層，其形成在所述集電極開口部內(nèi)的所述半導體基板上及所述絕緣層上，包含內(nèi)部基極和包圍該內(nèi)部基極的外部基極；以及形成在所述內(nèi)部基極上的第1導電型發(fā)射極層。
2.根據(jù)權利要求1所述的半導體器件，其特征在于還包括結(jié)漏電流防止層，其形成在所述半導體基板內(nèi)，位于所述外部基極的正下方且和所述器件隔離區(qū)鄰接的區(qū)域里，其中導入有第2導電型雜質(zhì)。
3.一種半導體器件的制造方法，是形成在半導體基板的活性區(qū)內(nèi)，能用作具有發(fā)射極層、基極層及集電極層的雙極型晶體管的半導體器件的制造方法，其特征在于包括在所述半導體基板的一部分，形成包圍活性區(qū)的器件隔離區(qū)的工序(a)；在所述工序(a)之前或者所述工序(a)之后，在所述半導體基板內(nèi)，由所述器件隔離區(qū)所夾的區(qū)域里，形成第1導電型集電極層的工序(b)；在所述工序(a)和(b)之后，在所述半導體基板上沉積第一絕緣層后，在所述第一絕緣層中形成跨越所述集電極層和器件隔離區(qū)的一部分的集電極開口部的工序(c)；以及在露出于所述集電極開口部的所述半導體基板上，形成至少用以構(gòu)成內(nèi)部基極和包圍該內(nèi)部基極的外部基極的第2導電型半導體層的工序(d)。
4.根據(jù)權利要求3所述的半導體器件的制造方法，其特征在于進一步包括在所述工序(d)之后，在基板上形成第二絕緣層之后，通過使用掩模部件的蝕刻，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，而將從位于所述半導體層的端部上方的部分到位于上述器件隔離區(qū)的內(nèi)側(cè)端部上方的部分的區(qū)域加以去除，以形成基極結(jié)用開口部的工序(e)；和通過使用所述掩模部件的離子注入，在所述半導體基板內(nèi)，位于所述基極結(jié)用開口部下方的區(qū)域里，注入第2導電型雜質(zhì)而形成結(jié)漏電流防止層的工序(f)。
5.根據(jù)權利要求3所述的半導體器件的制造方法，其特征在于進一步包括在所述工序(d)之后，在基板上形成第二絕緣層之后，通過使用掩模部件的蝕刻，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，而將位于所述半導體層的端部上方的部分加以去除，以形成基極結(jié)用開口部的工序(e)；在基板上層疊第一導體層和第三絕緣層之后，在所述第一導體層和第三絕緣層中開一個到達殘留在內(nèi)部基極上方的所述第二絕緣層的基極開口部的工序(f)；形成能覆蓋露出于所述基極開口部的所述第一導體層側(cè)面的第四絕緣層的工序(g)；通過蝕刻，將殘留在所述半導體層的內(nèi)部基極上方的所述第二絕緣層當中，露出于所述基極開口部的部分加以去除，以使所述半導體層的一部分露出于所述基極開口部的底部的工序(h)；在所述工序(h)之后，形成填充所述基極開口部的第二導體層的工序(i)；以及在所述工序(i)之后，通過蝕刻，將所述第一導體層及第三絕緣層的端部加以去除，以使所述半導體基板中，將成為集電極抽出層的部分露出的工序(j)。
6.一種半導體器件的制造方法，是在半導體基板上具備至少包括發(fā)射極層、基極層及集電極層的雙極型晶體管；和至少包括柵極絕緣膜、柵電極及源漏區(qū)的MISFET的半導體器件的制造方法，其特征在于包括在雙極型晶體管形成區(qū)域里，形成所述雙極型晶體管的集電極層，并同時在MISFET形成區(qū)域里，形成所述MISFET的柵極絕緣膜、柵電極及源漏區(qū)的工序(a)；在基板上層疊第一絕緣層和還原膜之后，將所述第一絕緣層和還原膜中，位于所述雙極型晶體管形成區(qū)域內(nèi)的所述集電極層的上方的部分加以去除，以形成集電極開口部的工序(b)；以及在所述集電極開口部內(nèi)的所述半導體基板上和所述還原膜上，使至少用以構(gòu)成內(nèi)部基極和包圍該內(nèi)部基極的外部基極的第2導電型半導體層外延生長的工序(c)。
7.根據(jù)權利要求6所述的半導體器件的制造方法，其特征在于在上述工序(c)中，所形成的上述半導體層至少要包含Si1-xGex(0≤x≤1)、Si1-x-yGexCy(0≤x+y≤1)及Si1-yCy(0≤y≤1)中之一。
8.根據(jù)權利要求6或者7所述的半導體器件的制造方法，其特征在于在上述工序(b)中，所形成的上述還原膜要包含從多晶硅、非晶硅及氮化硅中所選擇的任一種材料。
9.根據(jù)權利要求6或者7所述的半導體器件的制造方法，其特征在于進一步包括在上述工序(c)之后，在基板上形成第二絕緣層之后，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，將位于所述半導體層的端部上方的部分加以去除，以形成基極結(jié)用開口部的工序(d)；在基板上層疊第一導體層和第三絕緣層之后，在所述第一導體層和第三絕緣層中開一個到達殘留在內(nèi)部基極上方的所述第二絕緣層的基極開口部的工序(e)；形成能覆蓋露出于所述基極開口部的所述第一導體層側(cè)面的電極間絕緣層的工序(f)；通過蝕刻，將殘留在所述半導體層的內(nèi)部基極上方的所述第二絕緣層當中，露出于所述基極開口部的部分加以去除，以使所述半導體層的一部分露出于所述基極開口部的底部的工序(g)；在所述工序(g)之后，形成填充所述基極開口部的、將作發(fā)射極抽出電極用的第二導體層的工序(h)；將所述雙板型晶體管形成區(qū)域里的所述第三絕緣層、第一導體層、半導體層及還原膜的一部分和所述MISFET形成區(qū)域里的所述第三絕緣層、第一導體層、半導體層及還原膜的全部加以去除的工序(i)；在所述工序(i)之后，在基板上沉積絕緣膜并對該絕緣膜進行深蝕刻，以在所述雙極型晶體管形成區(qū)域里的所述第一導體層、半導體層及還原膜的側(cè)面和上述柵電極的側(cè)面形成側(cè)壁的工序(j)；以及將所述第一絕緣層加以去除，以使所述半導體基板中，雙極型晶體管形成區(qū)域里的將成為集電極抽出層的部分和所述MISFET形成區(qū)域里的源漏區(qū)露出的工序(k)。
10.根據(jù)權利要求9所述的半導體器件的制造方法，其特征在于同時進行所述工序(j)和所述工序(k)。
11.根據(jù)權利要求6或者7所述的半導體器件的制造方法，其特征在于至少上述各絕緣層中之一是在700℃以下的溫度下形成的氧化硅膜。
12.根據(jù)權利要求6所述的半導體器件的制造方法，其特征在于在上述工序(c)中，依序?qū)盈BSi1-xGex(0≤x≤1)、Si1-x-yGexCy(0≤x+y≤1)及Si1-yCy(0≤y≤1)中之一和Si層，以形成上述半導體層，該制造方法進一步包括在上述工序(c)之后，在基板上形成第二絕緣層之后，保留該第二絕緣層中，位于上述半導體層的中央部上方的部分，將位于所述半導體層的端部上方的部分加以去除，以形成基極結(jié)用開口部的工序(d)；在基板上層疊第一導體層和第三絕緣層之后，在所述第一導體層和第三絕緣層中開一個到達殘留在內(nèi)部基極上方的所述第二絕緣層的基極開口部的工序(e)；形成能覆蓋露出于所述基極開口部的所述第一導體層側(cè)面的電極間絕緣層的工序(f)；通過蝕刻，將殘留在所述半導體層的內(nèi)部基極上方的所述第二絕緣層當中，露出于所述基極開口部的部分加以去除，以使所述半導體層的一部分露出于所述基極開口部的底部的工序(g)；在所述工序(g)之后，形成填充所述基極開口部的、將作發(fā)射極抽出電極用的、包含第1導電型雜質(zhì)的第二導體層的工序(h)；以及使第1導電型雜質(zhì)從所述第二導體層中擴散到所述Si層的一部分中，以在所述Si層內(nèi)形成發(fā)射極層的工序(i)。
13.根據(jù)權利要求12所述的半導體器件的制造方法，其特征在于進一步包括將所述雙極型晶體管形成區(qū)域里的所述第三絕緣層、第一導體層、半導體層及還原膜的一部分和所述MISFET形成區(qū)域里的所述第三絕緣層、第一導體層、半導體層及還原膜的全部加以去除的工序(i)；然后，在基板上沉積絕緣膜并對該絕緣膜進行深蝕刻，以在所述雙極型晶體管形成區(qū)域里的所述第一導體層、半導體層及還原膜的側(cè)面和上述柵電極的側(cè)面形成側(cè)壁的工序(k)；以及將所述第一絕緣層加以去除，以使所述半導體基板中，雙極型晶體管形成區(qū)域里的將成為集電極抽出層的部分和所述MISFET形成區(qū)域里的源漏區(qū)露出的工序(l)。
14.根據(jù)權利要求13所述的半導體器件的制造方法，其特征在于同時進行所述工序(k)和所述工序(l)。
全文摘要
在硅基板100內(nèi),由淺溝槽103所夾的區(qū)域里形成集電極層102,在基板上沉積第一沉積氧化膜108并開一個跨越淺溝槽的一部分的集電極開口部110。在露出于該開口部的基板上,使Si/Si
文檔編號H01L21/8249GK1267916SQ0010299
公開日2000年9月27日 申請日期2000年3月14日 優(yōu)先權日1999年3月15日
發(fā)明者淺井明, 大西照人, 高木剛, 齋藤徹, 原義博, 幸康一郎, 能澤克彌, 神澤好彥, 片上幸治, 市川洋 申請人:松下電器產(chǎn)業(yè)株式會社