專利名稱：半導(dǎo)體器件以及半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有作為含有異質(zhì)結(jié)的場(chǎng)效應(yīng)晶體管性能的半導(dǎo)體器件以及其制造方法。
以前，高頻半導(dǎo)體器件是用GaAs基片等化合物類半導(dǎo)體基片制造的，但近年來(lái)，使用了重視與硅加工工藝的親和性的、新型混合晶半導(dǎo)體，使高頻半導(dǎo)體器件制造技術(shù)的開(kāi)發(fā)不斷取得進(jìn)展。其中，用組成式(Si1-xGex)(x是Ge的含有率)來(lái)表達(dá)的硅鍺化合物(SiGe)，在制造技術(shù)上，由于與硅加工工藝的親和性大，可有效利用含有大量高技術(shù)的硅加工工藝。而且，SiGe與硅(Si)之間形成異質(zhì)界面，利用其組成(Si1-xGex)(0＜x＜1)的可變性和發(fā)生在異質(zhì)界面上的形變，就能夠提高元器件設(shè)計(jì)的自由度。再利用SiGe層內(nèi)載流子的移動(dòng)度比Si層內(nèi)大這一特性，在半導(dǎo)體器件內(nèi)設(shè)置SiGe層，就能制作出高速而且噪聲特性優(yōu)良的器件。利用SiGe的這些優(yōu)點(diǎn)，具有Si/SiGe異質(zhì)結(jié)的雙極晶體管和具有Si/SiGe異質(zhì)結(jié)的場(chǎng)效應(yīng)晶體管即將被提案和試制、并被實(shí)用化。
例如，就象特開(kāi)平3-3366號(hào)公報(bào)所公開(kāi)的那樣，設(shè)置在SiGe層的異質(zhì)結(jié)MOS晶體管(HMOS晶體管)，已經(jīng)被IBM的Bol·Argel·Solomon等人所提出。


圖13(a)是表示已有實(shí)施例1的HMOS晶體管構(gòu)造的剖視圖。圖13(b)是表示圖13(a)中的區(qū)域R50a的構(gòu)造的剖視圖。圖13(c)是表示已有實(shí)施例1的HMOS晶體管的Si間隙層較薄時(shí)，熱處理后的Ge原子的漂移、擴(kuò)散以及偏析等狀態(tài)的剖視圖。圖13(d)是表示已有實(shí)施例1的HMOS晶體管的Si間隙層較厚時(shí)，熱處理后的Ge原子漂移、擴(kuò)散以及偏析等狀態(tài)的剖視圖。而且，圖13(c)、(d)都只表示圖13(b)所示的區(qū)域R50b。
在圖13(a)中，501表示Si基片、506表示Ge原子、516表示P+多晶硅形成的柵極、517表示SiO2層、519表示i-Si1-yGey層(y為Ge的含有比)、535表示SiO2/Si界面、536表示Si-Si1-yGey異質(zhì)界面、542表示i-Si間隙層、551表示源極接點(diǎn)、552表示漏極接點(diǎn)、553表示源極區(qū)域、554表示漏極區(qū)域。
圖13(a)～(c)所示的HMOS晶體管是P型的MOS晶體管，源極區(qū)域553、漏極區(qū)域554、柵極電極516的形狀與通常的SiMOS晶體管相類似，但為了實(shí)現(xiàn)更優(yōu)越的傳導(dǎo)特性，把它們?cè)O(shè)置到P溝道Si1-yGey層中。在此，Ge原子的原子半徑比Si原子還大，所以i-SiGe層的519受到與Si基片501的晶格不匹配引起的壓縮形變。一般，為了在外延生長(zhǎng)中使緩和壓縮形變的過(guò)程容易產(chǎn)生，雖然保持結(jié)晶性地連續(xù)疊層Si層和SiGe層并不容易，但通過(guò)在臨界膜厚以下的厚度下疊層i-SiGe層519在Si/Si1-yGey異質(zhì)界面附近，能夠不出現(xiàn)形變緩和引起的變位、不破壞平衡，保持結(jié)晶性不變地進(jìn)行疊層。一般，由于形變能帶結(jié)構(gòu)被調(diào)制，改變載流子的空穴移動(dòng)度，但在Si/Si1-yGey異質(zhì)結(jié)型器件中，通過(guò)在不發(fā)生變位的范圍內(nèi)調(diào)整Ge的組成y，來(lái)利用壓縮形變把異質(zhì)界面的能帶偏移量最佳化，而且能提高空穴移動(dòng)度。即如圖13(b)所示的那樣，在Si/Si1-yGey異質(zhì)結(jié)型器件中，利用價(jià)電子帶(價(jià)能帶)一側(cè)的能帶偏移(異質(zhì)阻擋層)來(lái)關(guān)住空穴、能夠作為異質(zhì)結(jié)型PMOSFET使用。接著，通過(guò)給柵極516施加負(fù)電壓，把Si/Si1-yGey異質(zhì)界面536的附近置于翻轉(zhuǎn)狀態(tài)，沿Si/Si1-yGey異質(zhì)界面536形成關(guān)閉正載流子(空穴)的P溝道，使載流子從源極區(qū)域553向漏極區(qū)域554方向，在P溝道中高速漂移。這時(shí)，Si/Si1-yGey界面536如果是平滑的活，沿著平滑的Si/Si1-yGey異質(zhì)界面536，P溝道被形成，所以，能夠使載流子更高速地漂移。
綜上所述，使用SiGe的場(chǎng)效應(yīng)晶體管，比使用Si場(chǎng)效應(yīng)晶體管，能夠使載流子以更高的速度漂移。
而且，做為已有實(shí)施例2，如同將開(kāi)平7-321222號(hào)公報(bào)和文獻(xiàn)(Ismail k 1995 IEEE IEDM.Tech，Dig.509，Armstrong M A，Antoniadis DA，Sadek A，Ismail K and Stem F1995 IEEE IEDM Tech.dig.761)所公開(kāi)的那樣，有由Pareto·E·Izmail·等人提出的HCMOS晶體管。
圖14(a)是表示已有實(shí)施例2的半導(dǎo)體器件的剖視圖。圖14(b)是有代表性地表示以下區(qū)域的縱剖面構(gòu)造圖，該區(qū)域包括圖14(a)所示的PMOS晶體管和NMOS晶體管雙方的柵極、柵極絕緣膜、溝道等。圖14(b)的左方表示加負(fù)柵偏壓時(shí)的價(jià)電子帶(價(jià)能帶)，圖14(b)的右方表示加正柵偏壓時(shí)的導(dǎo)電帶(導(dǎo)電能帶)。圖14(c)是表示已有實(shí)施例2的HMOS晶體管熱處理后的Ge原子的移動(dòng)、偏析情況的圖、也是表示圖14(b)中的區(qū)域R60b中的構(gòu)造的剖視圖。在圖14(a)至(c)中，530表示PMOSFET、531表示NMOSFET、532表示N阱區(qū)域、534表示STI(Shallow Trench Isolation)區(qū)域、523表示Si1-xGex緩沖層、521表示i-Si1-xGex襯墊層、522表示δ摻雜層、520表示i-Si層、537表示第1異質(zhì)界面、538表示第2異質(zhì)界面、539表示第3異質(zhì)界面。
圖14(a)是使用含有Si1-yGey層的N型和P型場(chǎng)效應(yīng)晶體管來(lái)構(gòu)成HCMOS器件的例子。對(duì)比已有技術(shù)，與形成在Si基片上的同質(zhì)結(jié)型晶體管相比，具有優(yōu)良的傳導(dǎo)特性，而且因?yàn)槭褂昧斯餐寞B層膜來(lái)形成N型MOSFET和P型MO SFET，有利于簡(jiǎn)化制造工序。
如圖14(b)所示，依靠Si1-xGex緩沖層523(x＝0.3)來(lái)減緩形變，在此基礎(chǔ)上形成i-Si1-xGex襯墊層521(x＝0.3)。而且，在i-Si1-xGex襯墊層521中，形成給N溝道提供載流子的δ摻雜層522。接著，在i-Si1-xGex襯墊層521上，疊層受到張力形變的i-Si層520、形變被減緩的i-Si1-yGey層519、以及受到張力形變的i-Si間隙層518，然后作為柵氧化膜形成SiO2層517和柵極516。
圖14(b)的左圖及右圖表示以下內(nèi)容1.為了使具有圖14(b)的中央部分所示疊層構(gòu)造的晶體管作為PMOSFET來(lái)進(jìn)行工作而附加負(fù)柵偏壓(Negetive Gate Bias)時(shí)的價(jià)電子帶。
2.為了使具有圖14(b)的中央部分所示疊層構(gòu)造的晶體管作為NMOSFET來(lái)進(jìn)行工作而附加正柵偏壓(Positive Gate Bias)時(shí)的傳導(dǎo)帶；
即它的構(gòu)成是使用同樣的構(gòu)造的疊層膜，使其一方面作為PMOSFET來(lái)進(jìn)行工作，而其另一方面又能作為NMOSFET來(lái)進(jìn)行工作。
使圖14(b)的中央所示部分面作為PMOSFET來(lái)進(jìn)行工作時(shí)，利用i-Si1-yGey層519和i-Si間隙層518的界面(即第1異質(zhì)界面537)的、價(jià)電子帶一側(cè)的能帶偏移，把空穴關(guān)閉在P溝道中、給柵極516加上負(fù)柵偏壓使空穴流動(dòng)。這時(shí)，改變i-Si1-yGey層519的Ge含有比y來(lái)調(diào)整形變的大小，而通過(guò)調(diào)整形變的大小就能調(diào)整第1異質(zhì)界面537的能帶偏移的大小。因?yàn)榧佑袎嚎s形變的i-Si1-yGey層中的空穴的傳導(dǎo)特性(傳導(dǎo)度等)比Si層的優(yōu)越，所以能夠得到高性能的PMOSFET特性。
再者，使圖14(b)的中央所示部分面作為NMOSFET來(lái)進(jìn)行工作時(shí)，利用i-Si層520和i-Si1-xGex襯墊層521之間的第3異質(zhì)界面539的傳導(dǎo)帶一側(cè)的能帶偏移，把電子關(guān)閉在N溝道524中，給柵極516加上正柵偏壓使電子流動(dòng)。與PMOSFET的情況不同。雖然N溝道是形成在Si層，但i-Si層520和i-Si1-xGex襯墊層521的晶格不匹配，所以i-Si層520受到張力形變。因此，電子的能帶縮退得到解除，電子的傳導(dǎo)特性(傳導(dǎo)度等)比在Si層的溝道更加得到改善。此時(shí)也與PMOSFET的情況一樣，通過(guò)調(diào)整形變的大小就能調(diào)整能帶偏移的大小。
綜上所述，在利用已有實(shí)施例2的Si/SiGe異質(zhì)結(jié)半導(dǎo)體器件中，通過(guò)改變柵偏壓的方向，就能用共同的疊層構(gòu)造(圖14(b)所示部分)分別制作NMOSFET和PMOSFET。所以，用STI等來(lái)分離一系列的疊層構(gòu)造，分別形成源極、漏極和柵極，通過(guò)比較簡(jiǎn)單的工序就能夠制造出具有更加優(yōu)良傳導(dǎo)特性的HCMOS器件。
但是，在上述已有實(shí)施例1、2中，存在著以下問(wèn)題在象上述已有實(shí)施例1中的MOSFET(場(chǎng)效應(yīng)晶體管)等器件中，因?yàn)檩d流子沿著Si/Si1-yGey異質(zhì)界面536的翻轉(zhuǎn)區(qū)域流動(dòng)，所以界面狀態(tài)對(duì)載流子速度的影響很大。在器件高速運(yùn)作中，Si/Si1-yGey異質(zhì)界面536的構(gòu)造不得發(fā)生紊亂，即希望界面是清晰平滑的，沒(méi)有晃動(dòng)和凸凹現(xiàn)象。
但是，在Si/SiGe異質(zhì)結(jié)的器件中，正如以下說(shuō)明的那樣，維持異質(zhì)界面的清晰平滑是很困難的。
例如，如圖13(b)所示，連續(xù)地疊層i-Si1-yGey層519和i-Si間隙層542時(shí)，由于i-Si間隙層542中的Si原子(沒(méi)有圖示)和i-Si1-yGey層519中的Ge原子506之間發(fā)生相互擴(kuò)散，所以Si/Si1-yGey異質(zhì)界面536的結(jié)構(gòu)發(fā)生紊亂，i-Si1-yGey層519和i-Si間隙層542之間的界面究競(jìng)在哪里也不一定能夠搞清楚。在圖13(b)中，為了方便，區(qū)別表示了i-Si1-yGey層519和i-Si間隙層542，但實(shí)際上兩者的界面(即異質(zhì)界面)并沒(méi)有明確地形成。
而且，在制造場(chǎng)效應(yīng)晶體管半導(dǎo)體器件時(shí)，在剛剛用離子注入等方法注入了用于形成P型擴(kuò)散區(qū)域和N型擴(kuò)散區(qū)域的雜質(zhì)之后，因?yàn)殡s質(zhì)沒(méi)有被配置到結(jié)晶晶格的位置上。所以應(yīng)使雜質(zhì)作為(半導(dǎo)體)發(fā)送體或接受體來(lái)發(fā)揮作用，從而進(jìn)行高溫?zé)崽幚韥?lái)激發(fā)雜質(zhì)的活性。這時(shí)，通過(guò)用900℃左右的高溫進(jìn)行的熱處理，使i-Si1-yGey層519中的Ge原子506的漂移、擴(kuò)散變得尤為活躍。
圖13(c)、(d)是在i-Si間隙層542分別處于較薄和較厚狀態(tài)時(shí)，對(duì)圖13(b)所示區(qū)域R50a進(jìn)行熱處理后的狀態(tài)的剖視圖。據(jù)文獻(xiàn)(F.K.LeGoues，S.S.lyer，K.N.Tu，and S.L.Delage，Mat.Res.Soc.Symp.Proc.Vol.103，185(1988))記載，在熱處理時(shí)，Ge原子506會(huì)漂移、擴(kuò)散，產(chǎn)生偏析晶格缺陷，從而使Si/Si1-yGey異質(zhì)界面536失去其界面的清晰度和均一性。文獻(xiàn)還特別記載，在加有形變的SiGe層中，Ge原子的漂移、擴(kuò)散及偏析都是很激烈的。
而且，據(jù)文獻(xiàn)(G.L.Patton，S.S.lyer，S.L.Delage，E.Ganin，and R.C.Mcintosh，Mat.Res.Soc.Symp.Proc.Vol.102，295(1988))記載，在上述已有實(shí)施例1、2中，做為柵的氧化膜，使用的工序是利用熱氧化形成SiO2層517，但Ge原子在進(jìn)行熱氧化時(shí)，偏析到Si/SiO2界面535上的同時(shí)，還具有使氧化率增大的性質(zhì)。分析一下，這種現(xiàn)象會(huì)帶來(lái)以下我們所不愿看到的惡劣影響由于會(huì)招致Si/SiO2界面535的界面水平上升從而使P溝道中載流子的流動(dòng)特性變壞；Ge原子的含有率分布偏離所期望的分布狀態(tài)；由于氧化率的增大使較薄柵氧化膜的形成變得困難。
在此，如圖13(d)所示，可以考慮加大i-Si間隙層542的膜厚，使其超過(guò)Ge原子的擴(kuò)散長(zhǎng)度，以此來(lái)減緩由Si/Si1-yGey界面536的紊亂帶給載流子流動(dòng)特性的惡劣影響。但是，在這種情況下，由于i-Si間隙層542上也被施加了電壓，晶體管的驅(qū)動(dòng)力可能會(huì)下降。而且，如圖13(d)所示，在Si/SiO2界面535附近形成的寄生溝道會(huì)使載流子流到期望之外的路徑上去致使移動(dòng)度降低。還有，因熱處理引起的Si/Si1-yGey界面536的紊亂和變位等的晶格缺陷等問(wèn)題依然得不到解決。
另一方面，也考慮了以下對(duì)策在Si基片501上注入源、漏極用的雜質(zhì)，用熱處理預(yù)先進(jìn)行活性化處理，然后，外延生成i-Si1-yGey層519和i-Si間隙層542，由此來(lái)盡量降低熱處理的溫度。但由于離子注入?yún)^(qū)域和柵極516的位置不能自行匹配組合，致使工序增加的同時(shí)，還帶來(lái)下面的問(wèn)題由于光蝕法工序的定位不穩(wěn)定使雜質(zhì)側(cè)面(刨面)以及柵極的位置匹配精度惡化。
以上只是對(duì)已有實(shí)施例1存在的問(wèn)題做了說(shuō)明，毋庸諱言，在已有實(shí)施例2中，因?yàn)榈?，第2異質(zhì)界面537、538(Si/Si1-yGey界面)和第3異質(zhì)界面539(Si/Si1-xGex界面)會(huì)發(fā)生紊亂，所以應(yīng)存在著與已有實(shí)施例1相同的問(wèn)題。
本發(fā)明的目的在于對(duì)于Si/SiGe等異質(zhì)結(jié)的半導(dǎo)體器件，尋求它在經(jīng)歷了改善異質(zhì)面構(gòu)造的手段即使經(jīng)過(guò)熱處理等過(guò)程之后仍能保持異質(zhì)界面的清晰度和平坦度的手段，并以此提供耐熱性強(qiáng)的半導(dǎo)體器件以及其制作方法。
本發(fā)明的半導(dǎo)體器件是具有以下功能的半導(dǎo)體器件，具有半導(dǎo)體基片、第1半導(dǎo)體層和第2半導(dǎo)體層，其中，第1半導(dǎo)體層是設(shè)置在上述半導(dǎo)體基片內(nèi)、由多種元素的混合晶構(gòu)成，而第2半導(dǎo)體層是設(shè)置在同一半導(dǎo)體基片內(nèi)接續(xù)著第1半導(dǎo)體層，它含有移動(dòng)阻礙性物質(zhì)，這種阻礙性物質(zhì)能阻礙構(gòu)成第1半導(dǎo)體層的多種元素中的至少一種元素的移動(dòng)，具有作為用第1半導(dǎo)體層和第2半導(dǎo)體層形成的異質(zhì)結(jié)組成的半導(dǎo)體元件的性能。
由此，第1半導(dǎo)體層和第2半導(dǎo)體層界面上的混合晶元素的移動(dòng)被抑制，所以即使施加熱處理，混合晶的結(jié)晶性也能較好地保持，第1半導(dǎo)體層和第2半導(dǎo)體層之間的異質(zhì)界面構(gòu)造的紊亂被抑制，比較清晰而且平滑的異質(zhì)界面得到維持。因此得以制作，沿此異質(zhì)界面流動(dòng)的載流子的傳導(dǎo)度等特性能得到較好地保持，耐熱性強(qiáng)的半導(dǎo)體器件。
所述第1半導(dǎo)體層是Si1-yGey層(0＜y＜1)，所述第2半導(dǎo)體層是Si層時(shí)，移動(dòng)阻礙性物質(zhì)最好是C(碳)。
此時(shí)，從正常維持Si層能帶構(gòu)造的立場(chǎng)出發(fā)，所述C的濃度在1％以下是理想的。
所述Si層設(shè)置在比Si1-yGey層更靠近半導(dǎo)體基片的表面處時(shí)，所述Si層中的所述C的濃度，離Si1-yGey層越遠(yuǎn)則越小，呈遞減分布，因此能夠抑制向半導(dǎo)體基片表面一側(cè)的C的擴(kuò)散和偏析。所以，能有效地防止由于C侵入柵極絕緣膜等原因造成的可靠性降低等問(wèn)題的發(fā)生。
所述Si1-xGex層具有臨界膜厚以下的厚度，受到壓縮變形，使溝道中流動(dòng)的載流子的流動(dòng)特性進(jìn)一步提高，同時(shí)，因?yàn)橛行巫?，還能抑制由于上述的作用而容易發(fā)生的Ge原子的移動(dòng)。
可以把上述半導(dǎo)體器件當(dāng)作場(chǎng)效應(yīng)晶體管，該晶體管具有設(shè)在所述半導(dǎo)體基片上的柵極和位于所述柵極下方的、形成在所述Si層上的溝道。
而且，還能具有夾在所述柵極和Si層之間的柵極絕緣膜。
還有夾在所述柵極絕緣膜和Si層之間的本征Si層。
在上述半導(dǎo)體器件中，所述Si層設(shè)置在比Si1-yGey層更靠近半導(dǎo)體基片的表面，上述半導(dǎo)體器件有以下各層1.具有設(shè)在所述Si1-yGey層下方的、含C的第2Si層；2.具有設(shè)在所述第2Si層下方的Si1-xGex層(0＜x＜1)；3.具有設(shè)在以下區(qū)域內(nèi)的、含有高濃度載流子用雜質(zhì)的δ摻雜層，該區(qū)域指接近所述Si1-xGex層內(nèi)的所述第2Si層的區(qū)域。能夠把上述半導(dǎo)體器件當(dāng)作是具有以下組成部分的CMOS器件1.具有設(shè)在所述半導(dǎo)體基片上的柵極和位于所述柵極下方的、形成在Si1-xGex層內(nèi)的P溝道的、P型場(chǎng)效應(yīng)晶體管；2.具有設(shè)在上述半導(dǎo)體基片上的柵極和位于所述柵極下方的、形成在Si層上的N溝道的、N型場(chǎng)效應(yīng)晶體管。
因此，共同的疊層膜既可作為N型場(chǎng)效應(yīng)晶體管的活性區(qū)域，可也作為P型場(chǎng)效應(yīng)晶體管的活性區(qū)域來(lái)加以利用，能夠用較少的工序制造出具有異質(zhì)結(jié)的CMOS器件。
所述Si層以及第2Si層受到張力形變、所述Si1-xGex層的形變能被緩和是理想的。
當(dāng)具有分別設(shè)在所述P型以及N型場(chǎng)效應(yīng)晶體管的柵極和Si層之間的柵極絕緣膜時(shí)，希望所述Si層中的所述C的濃度，離所述Si1-yGey層越遠(yuǎn)則越小，呈遞減分布。
所述第2Si層中所述C的濃度，離所述Si1-xGex層越遠(yuǎn)則越小，呈遞減分布。因此，利用C的濃度變化來(lái)進(jìn)行能帶調(diào)制，既不影響P型場(chǎng)效應(yīng)晶體管的特性又能適當(dāng)?shù)卣{(diào)整N型場(chǎng)效應(yīng)晶體管的門(mén)限值電壓。
上述Si1-yGey層中的Ge的含有比，從上述第2的Si層直到上述Si層，呈遞增分布。因此，既不影響N型場(chǎng)效應(yīng)晶體管的特性又能適當(dāng)?shù)卣{(diào)整P型場(chǎng)效應(yīng)晶體管的門(mén)限值的電壓。
本發(fā)明的第1的半導(dǎo)體器件的制造方法包含以下工序由多種元素的混合晶構(gòu)成的第1半導(dǎo)體層形成在基片上的工序(a)；在所述第1半導(dǎo)體層上形成所述第2半導(dǎo)體層的工序(b)；在所述工序(b)之后，注入具有能阻礙構(gòu)成第1的半導(dǎo)體層的多種元素中的至少一種元素移動(dòng)的、移動(dòng)阻礙性物質(zhì)的離子，在所述第1以及第2的半導(dǎo)體層上摻雜所述移動(dòng)阻礙性物質(zhì)的工序(c)；利用所述第1半導(dǎo)體層和第2半導(dǎo)體層構(gòu)成的異質(zhì)結(jié)來(lái)形成半導(dǎo)體器件。
按照這種方法，其后，即使經(jīng)過(guò)熱處理，由于混合晶中的元素的移動(dòng)被抑制，所以，第1半導(dǎo)體層和第2半導(dǎo)體層之間的界面構(gòu)造的紊亂被抑制，在半導(dǎo)體元件溝道中流動(dòng)的載流子的流動(dòng)特性保持良好。
當(dāng)所述第1半導(dǎo)體層是Si1-yGey層(0＜y＜1)，第2半導(dǎo)體層是Si層，希望上述移動(dòng)阻礙性物質(zhì)是C(碳)。
這時(shí)，半導(dǎo)體器件的制造方法還包含以下工序在所述工序(b)之后，所述工序(c)之前，在所述Si層上形成本征Si層的工序；在所述工序(c)之后，氧化所述本征Si層，形成直達(dá)所述Si層前的氧化膜的工序。因此，能夠一邊抑制Si1-yGey層中的Ge原子的移動(dòng)，一邊形成做為棚極絕緣膜的氧化膜。
本發(fā)明的第2半導(dǎo)體器件的制造方法包含以下工序在基片上形成由多種元素的混合晶構(gòu)成的第1半導(dǎo)體層的工序(a)；所述第2半導(dǎo)體層包含著具有能阻礙構(gòu)成第1半導(dǎo)體層的多種元素中的至少一種元素的移動(dòng)的、移動(dòng)阻礙性物質(zhì)；而一面控制所述移動(dòng)阻礙性物質(zhì)的濃度，使其向上方呈遞減狀態(tài)，一面在上述第1半導(dǎo)體層上形成第2半導(dǎo)體層的工序(b)；利用所述第1半導(dǎo)體層和第2半導(dǎo)體層構(gòu)成的異質(zhì)結(jié)來(lái)形成半導(dǎo)體器件。
按照這種方法，能不斷有效地防止由于阻礙物質(zhì)向基片表面一側(cè)擴(kuò)散引起的半導(dǎo)體器件的可靠性降低等問(wèn)題的發(fā)生，能夠抑制第1半導(dǎo)體層和第2半導(dǎo)體層的異質(zhì)界面的構(gòu)造紊亂。
在所述工序(b)中，能夠使用CVD法、UHV-CVD法以及MBE法中的任意一種方法。
下面簡(jiǎn)要說(shuō)明附圖及其符號(hào)。
圖1(a)、(b)分別為表示根據(jù)Si/Si0.8Ge0.2超晶格的X線衍射的觀察結(jié)果和光譜中的峰值的說(shuō)明圖。
圖2表示把圖1(a)的X線衍射光譜的基本衍射產(chǎn)生的峰值(o)附近的放大圖。
圖3是表示在實(shí)驗(yàn)試料中的超晶格的Ge濃度的測(cè)試結(jié)果圖。
圖4是表示為X線解析準(zhǔn)備的試料形狀的剖視圖。
圖5(a)、(b)分別是表示摻雜C試料和不摻雜C試料時(shí)，由熱處理引起的異質(zhì)界面的構(gòu)造變化的剖視圖。
圖6(a)、(b)按順序分別為表示實(shí)施例1的HMOS晶體管的構(gòu)造和表示圖6(a)中的一區(qū)域的構(gòu)造的剖視圖。
圖7是表示實(shí)施例1的半導(dǎo)體器件的制造工序的剖視圖。
圖8是表示實(shí)施例2的半導(dǎo)體器件一部分的剖視圖。
圖9(a)、(b)是表示實(shí)施例2的制造方法的一部分的剖視圖。
圖10是表示實(shí)施例3的半導(dǎo)體器件一部分的剖視圖。
圖11是表示的實(shí)施例4的半導(dǎo)體器件的一部分的剖視圖。
圖12(a)、(b)分別為表示實(shí)施例4的NMOSFET和PMSFET的門(mén)限電壓的調(diào)整方法圖。
圖13(a)～(d)按順序分別為表示已有實(shí)施例1的HMOS晶體管的構(gòu)造的剖視圖、表示其一區(qū)域構(gòu)造的剖視圖、表示Si間隙層較薄或較厚時(shí)的熱處理后的Ge原子的移動(dòng)狀態(tài)的剖視圖。
圖14(a)～(c)按順序分別為表示已有實(shí)施例2的半導(dǎo)體器件的剖視圖，表示含有柵極、柵絕緣膜、溝道等的區(qū)域的剖視圖、表示熱處理后的Ge原子移動(dòng)、分離的剖視圖。
上述附圖中的符號(hào)，101-Si基片；106-Ge原子；107-C原子；116-柵極；117-SiO2層；118-下部Si間隔層；119-i-Si1-yGey層；120-i-Si層；121-Si1-xGex襯墊層；122-δ摻雜層；123-Si1-xGex緩沖層；135-Si/SiO2界面；136-Si/Si1-yGey界面；137-第1的異質(zhì)界面；138-第2異質(zhì)界面；139-第3異質(zhì)界面；142-i-Si間隙層；151-源極接點(diǎn)片；152-漏極接點(diǎn)片；153-源極；154-漏極。
下面通過(guò)實(shí)施例和附圖對(duì)本發(fā)明給予進(jìn)一步的說(shuō)明。
首先，說(shuō)明發(fā)明者們進(jìn)行的有關(guān)用C離子注入來(lái)抑制SiGe中的Ge原子移動(dòng)的試驗(yàn)結(jié)果。
圖1(a)、(b)分別表示含C時(shí)和不含C時(shí)的、Si/Si0.8Ge0.2超晶格的耐熱性、X線衍射的觀察結(jié)果、光譜中的基本衍射以及附屬峰值的說(shuō)明。圖1(a)是表示關(guān)于Si/Si0.8Ge0.2超晶格的、有關(guān)以下各種試料的X線衍射光譜的圖。這些試料包括靠外延成長(zhǎng)而疊層了的試料、疊層后注入C離子并進(jìn)行了熱處理的試料、沒(méi)注入C離子只進(jìn)行了熱處理的試料。圖1(a)中，縱軸表示X線強(qiáng)度(任意單位)，橫軸表示相對(duì)X線入射角(秒)。另外圖1(b)是表示關(guān)于滿足布喇格反射條件2dsinθ＝nλ的θ角的、由滿足0次條件的基本衍射形成的峰值0和滿足高次條件的附屬峰值(…-3，-2，-1，1，2，3，…)。如用XRD法(X-ray Diffraction)就能夠調(diào)查物質(zhì)的結(jié)晶性。
另外，圖4是表示為解析X線準(zhǔn)備的試料形狀的剖視圖。如此圖所示，用于觀察的試料是按照UHV-CVD法，將含有Ge 20％、厚度為10nm的Si0.8Ge0.2層，和厚度為10nm的Si層，一次10層地(合計(jì)為10周期的量)交替地疊層在硅基片上做成的。在950℃、15sec的條件下，在圖4所示的試料上，對(duì)在加速電壓約為45KeV、可展曲面值約為1×1015cm2的條件下注入了C離子的試料和沒(méi)注入C離子的試料實(shí)施RTA。
在圖1(a)中，把從靠外延成長(zhǎng)而疊層了的試料那里來(lái)的X線衍射光譜用S×as-grown來(lái)表示；把從疊層后注入C離子并進(jìn)行了RTA處理的試料那里來(lái)的X衍射光譜用S×C+impla.來(lái)表示；把從沒(méi)注入C離子只進(jìn)行了RTA處理的試料那里來(lái)的X線衍射光譜用S×non-impla.來(lái)表示。
如圖1(b)所示，0次峰值是從各原子面本身來(lái)的反射，1次、2次以下的峰值是從超晶格來(lái)的反射的衍射現(xiàn)象。試料的結(jié)晶性主要是能根據(jù)各峰值的半值幅和高次峰值的出現(xiàn)頻度來(lái)進(jìn)行判斷。在從進(jìn)行了外延成長(zhǎng)的試料那里來(lái)的X線衍射光譜S×as-grown中，各峰值的半值幅小而且高次峰值(到3次)明確出現(xiàn)。與此相對(duì)，我們看到，在從沒(méi)注入C離子的試料那里來(lái)的X線衍射光譜S×non-impla.中，各峰值的半值幅大范圍擴(kuò)展，即使是高次峰值的3次峰值也只能非常小地觀察到。然而，在從注入C離子的試料那里來(lái)的X線衍射光譜S×C+impla.中，峰值的半值幅保持了小而明確的形狀，同時(shí)直到高次峰值的3次峰值也都能清楚地觀察到。
圖2是為了進(jìn)一步詳細(xì)考察0次峰值的形態(tài)，把圖1(a)的X線衍射光譜的基本衍射的峰值(0)的附近進(jìn)行了放大的放大圖。從沒(méi)注入C離子的試料那里來(lái)的X線衍射光譜S×non-impla.中可知，不注入C離子時(shí)，由于熱處理，0次峰值的形狀呈平緩的山形，半值幅擴(kuò)大了。而且，存在于光譜S×as-grown峰值(0)兩側(cè)的小峰值Poa、Pob在光譜S×non-impla中完全看不見(jiàn)了。即暗示Si/Si0.8Ge0.2超晶格的結(jié)晶性和界面的明確性受損了。另一方面，從注入C離子的試料那里來(lái)的X線衍射光譜S×C+impla的峰值(0)的半值幅保持在較小的程度，并且，峰值(0)兩側(cè)的小峰值Poa、Pob依然存在。由此可知，注入了C離子的試料，即使在熱處理之后仍保持著良好的結(jié)晶性。
圖3是為考察高溫?zé)崽幚砗蠼Y(jié)晶的穩(wěn)定性而測(cè)定的、所述試料中超晶格上的Ge濃度的測(cè)定結(jié)果圖。在圖3中，靠外延成長(zhǎng)而疊層了的試料中的Ge濃度分布曲線用Das-grown表示，疊層后注入C離子并進(jìn)行了PTA處理(1000℃，15sec)的試料中的Ge濃度分布曲線用DC+impla表示，疊層后沒(méi)有注入C離子，只進(jìn)行了PTA處理(1000℃，15sec)的試料中Ge濃度分布曲線用Dnon-impla表示。如此圖所示，在外延成長(zhǎng)時(shí)能得到的是Si0.8Ge0.2層的Ge濃度極高、而Si層的Ge濃度較低的陡峭的Ge濃度分布。但如果熱處理沒(méi)有注入C離子的試料，則濃度分布曲線Dnon-impla呈平緩變化狀態(tài)，即使Si層內(nèi)也有很多的Ge原子在漂移和擴(kuò)散。與此相比，注入了C離子的試料進(jìn)行了熱處理后其濃度分布曲線DC+impla也沒(méi)變得多么平緩，Ge原子向Si層的移動(dòng)也較少。而且，圖3的Ge濃度分布無(wú)論那種試料都因測(cè)定感度的局限性而比實(shí)際濃度分布顯得平緩些。
綜上圖1(a)、圖2、圖3的數(shù)據(jù)可知，首先，對(duì)沒(méi)有注入C離子的試料，假定計(jì)算模型界面的Ge原子的分布在所定幅度內(nèi)擴(kuò)展，則以此模型可以估算出Si0.8Ge0.2層單方面擴(kuò)大了約1.7nm，即測(cè)定結(jié)果與看到的以前的Si/SiGe異質(zhì)結(jié)的半導(dǎo)體器件的Si/SiGe異質(zhì)界面的構(gòu)造紊亂的SiGe層的擴(kuò)大情況相一致?？蛇@并是Ge原子數(shù)增加了，所以認(rèn)為SiGe層增大Si層縮小是沒(méi)道理的，實(shí)際上應(yīng)解釋為因Ge原子的漂移和擴(kuò)散使Si/SiGe異質(zhì)界面的構(gòu)造發(fā)生了紊亂。因此可以推斷，通過(guò)預(yù)先注入C離子，就可以抑制此后的熱處理所引起的Ge原子的漂移和擴(kuò)散，從而使Si/SiGe異質(zhì)界面的紊亂減少并能保持良好的結(jié)晶性。
圖5(a)、(b)是說(shuō)明注入了C離子的試料和不注入C離子的試料的、由于熱處理所引起的異質(zhì)界面構(gòu)造變化的剖視圖。如圖5(a)所示，不注入C離子時(shí)，由熱處理所引起的Ge原子的漂移、擴(kuò)散以及Ge原子向上方Si/SiGe界面的偏析等較大。而且，沒(méi)有注入C離子的試料，在異質(zhì)界面附近其組成結(jié)構(gòu)會(huì)局部性地發(fā)生很大變化，Ge原子和Si原子(無(wú)圖示)呈不構(gòu)成結(jié)晶格模樣的紊亂狀態(tài)。結(jié)果造成異質(zhì)界面不明確而且凸凹變大。與此相比，如圖5(b)所示，注入了C離子的試料由于Ge原子的漂移和擴(kuò)散得到抑制，所以保持了良好的結(jié)晶性，Si/SiGe異質(zhì)界面明確而且比較平滑。不過(guò)，圖5(b)的右圖所示的是一種理想的狀態(tài)，實(shí)際上即使注入了C離子的試料，異質(zhì)界面也仍多少會(huì)有些紊亂。而且，即使注入了C離子的試料，C原子也會(huì)從SiGe層向Si層內(nèi)移動(dòng)。這些都已得到確認(rèn)。
雖然注入C離子就可以抑制Ge原子的漂移和擴(kuò)散的原因尚不清楚，但用此原理于Si/SiGe異質(zhì)結(jié)的器件中，即使進(jìn)行了使雜質(zhì)活性化的熱處理，但由于Ge原子的漂移和擴(kuò)散得到了抑制，所以異質(zhì)界面的明確度和平滑度能得到保持。而且，由于Ge原子的漂移和擴(kuò)散得到抑制，Ge原子向Si/SiGe界面的偏析也得到了抑制。因此，在考慮Si/SiGe異質(zhì)結(jié)的半導(dǎo)體器件制作時(shí)，只要在疊層了SiGe層和Si層之后將C原子注入或至少預(yù)先將C包含在SiGe中，就能使柵極和源漏極注入?yún)^(qū)域進(jìn)行自我校正，從而能用較少的工序制造出半導(dǎo)體器件。
而且，C原子向Si層內(nèi)移動(dòng)之后，SiGe層內(nèi)的Ge原子的漂移和擴(kuò)散仍然被抑制著。由此可見(jiàn)，只要做到至少預(yù)先將C包含在Si層中，Ge原子的漂移和擴(kuò)散造成的Si/SiGe異質(zhì)界面構(gòu)造的紊亂就能夠得到抑制。
另一方面，利用C原子對(duì)Ge原子移動(dòng)的抑制功能來(lái)形成有Si/SiGe異質(zhì)結(jié)的場(chǎng)效應(yīng)晶體管時(shí)，場(chǎng)效應(yīng)晶體管的柵絕緣模、特別是柵氧化膜的可靠性會(huì)因雜質(zhì)的加入而劣化。因此，從保障柵絕緣膜可靠性的觀點(diǎn)出發(fā)，不希望在柵絕緣膜內(nèi)產(chǎn)生由C，O，H等元素化合而成的各種有機(jī)物。在此，作為第2有效改善措施，應(yīng)是謀求在將C導(dǎo)入SiGe層時(shí)，不使C對(duì)柵絕緣膜起破壞作用的手段。
下面，以上述試驗(yàn)結(jié)果為依據(jù)說(shuō)明
具體實(shí)施例方式第1實(shí)施例圖6(a)是表示本發(fā)明實(shí)施例1HMOS晶體管構(gòu)造的剖視圖。圖6(b)是表示圖6(a)中區(qū)域R10a構(gòu)造的剖視圖。
在圖6(a)、(b)中，101是表示Si基片，106是表示Ge原子，116是表示P+多晶硅構(gòu)成的柵極，117是表示SiO2層，142是表示由本征的Si構(gòu)成的i-Si間隙層，118是含C的下部Si間隙層，119是i-Si1-yGey層(0＜y＜1，例如y＝0.2)，135是SiO2/Si界面，136是Si/Si1-yGey異質(zhì)界面，151是源(極)接點(diǎn)，152是漏(極)接點(diǎn)，153是源(極)區(qū)域，154是漏(極)區(qū)域。
因?yàn)閳D(a)、(b)所示的HMOS晶體管與圖13(a)、(b)所示的已有實(shí)施例1的HMOS晶體管的基本構(gòu)造相同，所以以下主要對(duì)與本實(shí)施例有關(guān)的晶體管特征部分進(jìn)行說(shuō)明。
本實(shí)施例是將i-Si1-yGey層119的膜厚設(shè)定在臨界膜厚以下，因而能不破壞平衡而保持其結(jié)晶性，利用壓縮形變來(lái)接受載流子(空穴)移動(dòng)度的調(diào)制。如同已說(shuō)明的那樣，為了比設(shè)置在Si基片上的同質(zhì)結(jié)晶體管更能發(fā)揮出其有利的傳導(dǎo)特性，要求保持有明確而且平滑的異質(zhì)界面。在此為防止Ge原子的移動(dòng)、擴(kuò)散和Ge原子向柵氧化膜正下方的偏析，在i-Si1-yGey層119的上方設(shè)置含C的下部Si間隙層118。為了不至于給晶體管的特性或能帶構(gòu)造帶來(lái)不好的影響，最好把C的濃度設(shè)定在1％以下。圖為含C，進(jìn)行疊層各層的工序或即使疊層后進(jìn)行的使雜質(zhì)活性化的熱處理，都不會(huì)使異質(zhì)界面失于其原有的清晰度和光滑度。
因此，如圖6(b)所示，利用價(jià)電子帶(價(jià)能帶)一側(cè)的能帶偏移(異質(zhì)阻檔層)把空穴關(guān)閉，就能作為異質(zhì)結(jié)型PMOSFET來(lái)使用。接著，通過(guò)給柵極116加上負(fù)電壓，把Si/Si1-yGey異質(zhì)界面136的附近區(qū)域置于翻轉(zhuǎn)狀態(tài)，沿Si1-yGey異質(zhì)界面136形成關(guān)閉正載流子(空穴)的P溝道，使載流子從源極區(qū)域153向漏極區(qū)域154方向，在P溝道中高速漂移。這時(shí)，Si/Si1-yGey界面136是平滑的，沿著平滑的Si/Si1-yGey異質(zhì)界面136，P溝道被形成，所以，能夠使載流子更高速地流動(dòng)。
下面，參照?qǐng)D7(a)-(b)說(shuō)明本實(shí)施例的HMOSFET的制造方法。如上所述，Si/SiO2界面135上有C存在，就可能使柵絕緣膜的可靠性降低。對(duì)此，本實(shí)施例中，在含C的下部i-Si間隙層119上設(shè)置不含C的i-Si間隙層142，在形成柵氧化膜時(shí)，使用用氧來(lái)侵蝕(氧化)i-Si間隙層142的方法(氧化法)。
首先，在如圖7(a)所示的工序中，用外延成長(zhǎng)法在Si基片101上形成i-Si1-yGey層119。
其次，在圖7(b)所示的工序中，在i-Si1-yGey層119上依次堆積含C的下部Si間隙層118和不含C的i-Si間隙層142。在此，做為讓下部Si間隙層118含C的方法，有離子注入法、CVD法、UHV-CVD法、MBE法等。在采用離子注入法時(shí)，在圖7(b)所示工序的過(guò)程中，在下部Si間隙層118形成之后，i-Si間隙層142形成之前，可進(jìn)行C離子注入。
還有，在圖7(c)所示工序中，氧化i-Si間隙層142形成由柵(極)氧化膜構(gòu)成的SiO2膜117。這時(shí)，考慮C的擴(kuò)散和Si的氧化速度，能夠在Si/SiO2界面135到達(dá)含C的下部Si間隙層118的前一刻(約750℃)使氧化停止。
其后，在如圖7(d)所示工序中，在堆積了P+多晶硅膜之后，通過(guò)將其形成圖形(制作布線圖)來(lái)形成柵電極116。雖然這里省略了對(duì)后面的工序進(jìn)行圖示，但與一般MOS晶體管的制作工序一樣，從柵電極的上方將載流子用雜質(zhì)(在本實(shí)施例中是氟化硼B(yǎng)F2+)的離子注入基片內(nèi)，形成對(duì)柵電極116進(jìn)行自我匹配的源極區(qū)域153以及漏極區(qū)域154(參照?qǐng)D6(a)所示)。并且，在基片上堆積了金屬膜之后，將其圖形化，形成源極接點(diǎn)151和漏極接點(diǎn)152。
按照本實(shí)施例的制作方法，依照?qǐng)D7(a)-(d)所示的工序，利用C對(duì)Ge原子移動(dòng)的抑制作用，能抑制位于Si/Si1-yGey異質(zhì)界面136附近的Ge原子的漂移和擴(kuò)散，所以界面的明確性和平滑性得到保持，而且還能抑制由于柵極氧化時(shí)的Ge原子向SiO2膜117附近偏析造成的可靠性下降等不利影響。
綜上所述，做為使下部Si間隙層118含有C的方法，有低加速能量離子注入法、使用甲基硅烷(SiH3CH3)的CVD法、UHV-CVD法以及MBE法等。無(wú)論采用哪一種方法都可以。采用離子注入法時(shí)，i-Si1-yGey層119也多少被注入了些C，但用CVD法，UHV-CVD法、MBE法等時(shí)，可以做到只讓下部Si間隙層118含C。只是既使是在使用CVD法，UHV-CVD法、MBE法的情況下，也可以讓i-Si1-yGey層119也含C。
再者，雖然從抑制Ge原子的漂移、擴(kuò)散的作用的角度考慮，給予下部間隙層118等的含C量多一些也沒(méi)關(guān)系，但我們知道，實(shí)際上C的濃度一超過(guò)1％就會(huì)給Si層和SiGe層的結(jié)晶構(gòu)造帶來(lái)不利影響。因此，為了保持利用Si/SiGe異質(zhì)結(jié)的半導(dǎo)體器件有良好的工作特性，C的濃度最好設(shè)在1％以下。
實(shí)施例2圖8是截取實(shí)施例2的半導(dǎo)體器件的一部分來(lái)表示的剖視圖。此圖是代表性地表示圖9(b)所示的柵極、柵極絕緣膜、含有溝道的區(qū)域R20b的縱剖面構(gòu)造的示意圖，也是表示已有實(shí)施例2的圖14(a)所示的、無(wú)論做為PMOSFET還是做為NMOSGET都能發(fā)揮作用的通用疊層膜的結(jié)構(gòu)圖。圖8的左側(cè)表示施加負(fù)柵偏壓時(shí)的價(jià)電子帶，圖8的右側(cè)則表示加上正柵偏壓時(shí)的傳導(dǎo)帶。
圖8中，106是表示Ge原子，107是表示C原子，143是表示摻雜劑原子，117表示做為柵極絕緣膜起作用的SiO2層，142表示由本征的Si構(gòu)成的i-Si間隙層，118表示含C的下部Si間隙層，119表示i-Si1-yGey層(0＜y＜1，例如y＝0.2)，120表示含有C的i-Si層，121表示i-Si1-xGex襯墊層，122表示δ摻雜層，135表示SiO2/Si界面，137表示第1異質(zhì)界面，138表示第2異質(zhì)界面，139表示第3異質(zhì)界面。
與已有實(shí)施例2一樣，在本實(shí)施例中也展示了用含有Si1-yGey層的N型和P型MOSGET構(gòu)成的HCMOS器件的例子。與形成在Si基片上的同質(zhì)結(jié)型的晶體管相比，本實(shí)施例的HCMOS器件具有優(yōu)良的傳導(dǎo)特性，而且是使用同樣的疊層膜來(lái)形成N型MOSFET和P型MOSGET，所以可望簡(jiǎn)化制造工序。
如圖8所示，用沒(méi)有圖示的Si1-xGex緩沖層(0＜x＜1，例如x＝0.3)來(lái)減緩形變、再在此基礎(chǔ)上進(jìn)一步形成i-Si1-xGex襯墊層121。而且還在i-Si1-xGex襯墊層121中形成給N溝道提供載流子用的δ摻雜層122。還有，把接受了張力形變的i-Si層120、形變得到緩和的i-Si1-yGey層119(y＝0.2)以及接受了張力形變的i-Si間隙層118疊層到i-Si1-xGex襯墊層121上，作為柵極氧化膜進(jìn)一步形成SiO2層117和柵極116。
圖8的左圖和右圖表示下述價(jià)電子帶和傳導(dǎo)帶該電子帶是為了使下述的晶體管做為PMOSFET來(lái)發(fā)揮作用而施加負(fù)柵極偏壓(NegatiueGate Bias)時(shí)的價(jià)電子帶。傳導(dǎo)帶是為了使下述晶體管作為NMOSFET來(lái)發(fā)揮作用而施加正柵極偏壓(Positive Gate Bias)時(shí)的傳導(dǎo)帶。晶體管是具有圖8中央部分所示疊層構(gòu)造的晶體管，即讓同樣的構(gòu)造的疊層膜，既可作為PMOSGET又可作為NMOSFET來(lái)發(fā)揮其兩種不同的作用是可能的。
讓圖8中央所示的部分作為PMOSGET起作用時(shí)，利用i-Si1-yGey層119和i-Si間隙層118的界面的第1異質(zhì)界面137的價(jià)電子帶一側(cè)的能帶偏移，將空穴關(guān)閉到溝道中，給柵極(無(wú)圖示)施加負(fù)柵偏壓(Negative Gate Bias)使空穴漂移。這時(shí)，通過(guò)改變i-Si1-yGey層119的Ge含有率等調(diào)整形變的大小，能夠調(diào)整第1導(dǎo)質(zhì)界面137的能帶偏移的大小。
讓圖8中央所示的部分作為NMOSGET起作用時(shí)，利用i-Si層120和i-Si1-xGex襯墊層121之間的第3的異質(zhì)界面139的傳導(dǎo)帶一側(cè)的能帶偏移將電子關(guān)閉到N溝道中，給柵極加上正柵偏壓(Positive GateBias)使電子漂移。與PMOSFET的情況不同，N溝道被形成在Si層上與PMOSFET的情況相同，通過(guò)調(diào)整形變的大小也可以調(diào)整能帶偏移的大小。
圖9(a)、(b)是表示實(shí)施例制造方法的一部分的剖視圖，依照本實(shí)施例，構(gòu)成溝道基礎(chǔ)部分的制造方法與上述已有實(shí)施例2也是相同的。
首先，用圖9(a)所示工序，在Si基片(沒(méi)有圖示)上形成Si1-xGex襯墊層123(x＝0.3)和i-Si1-xGex襯墊層121(x＝0.3)。而且，通過(guò)在i-Si1-xGex襯墊層121外延中局部地進(jìn)行雜質(zhì)摻雜，來(lái)形成δ摻雜層122。接著，在i-Si1-xGex襯墊層121上疊層下述各層即含有C的同時(shí)又接受了張力形變的i-Si層120、形變被緩和了的i-Si1-yGey層119(y＝0.2)以及含有C并接受了張力形變的下部Si間隙層118。在此，作為使i-Si層120以及下部Si間隙層118含有C的方法，與實(shí)施例1相同，有離子注入法、UHV-CVD法、MBE法等。無(wú)論用哪一種方法都可以。采用離子注法時(shí)，可以在形成i-Si層120之后立刻用低加速能量注入C。而且，在形成i-Si1-yGey層119和下部Si間隙層118之后再把C離子注入i-Si層120上，就能使i-Si層120、i-Si1-yGey層119以及下部Si間隙層118也含有C。此方法的優(yōu)點(diǎn)是注入工序一次就完成。在用CVD法時(shí)，能用含有甲基硅烷(SiH3CH3)等的氣體。
還有，在圖9(b)所示工序中，氧化i-Si間隙層142形成由柵極氧化膜構(gòu)成的SiO2膜117。這時(shí)，考慮C的擴(kuò)散和Si的氧化速度，能在Si/SiO2界面135到達(dá)含C的下部Si間隙層118的前一刻(約750℃)使氧化停止。
其后，在堆積了P+多晶硅膜之后，通過(guò)將其形成圖形來(lái)形成極極116。雖然這里省略了對(duì)后面的工序進(jìn)行圖示，但與一般MOS晶體管的制作工序一樣，從柵極上方把載流子用雜質(zhì)(在本實(shí)施例中是氟化硅BP2+)的離子注入基片內(nèi)，形成對(duì)柵極116進(jìn)行自我匹配的源極區(qū)域153以及漏極區(qū)域154(參照?qǐng)D6(a)所示)。并且，在基片上堆積了金屬膜之后，將其圖形化，形成源極接點(diǎn)151和漏極接點(diǎn)152。
根據(jù)本實(shí)施例的半導(dǎo)體器件以及其制作方法，與已有實(shí)施例2不同，通過(guò)把C摻雜到i-Si層120和下部Si間隙層118，能夠抑制伴隨著第1異質(zhì)界面137、第2異質(zhì)界面138以及第3異質(zhì)界面139的Ge原子106的漂移·擴(kuò)散產(chǎn)生的異質(zhì)界面構(gòu)造的紊亂，能夠抑制晶格缺陷的產(chǎn)生以及伴隨著Ge原子106向Si/SiO2界面的分離所產(chǎn)生的柵極絕緣膜可靠性的下降等。
而且，在利用了實(shí)施例2的Si/SiGe異質(zhì)結(jié)的半導(dǎo)體器件中。通過(guò)改變柵偏壓的方向(極性)，用共同的疊層構(gòu)造來(lái)區(qū)別使用NMOSFET和PMOSFET是可能的，所以用STI等分離一種疊層構(gòu)造分別形成源極、漏極和柵極，從而能用比較簡(jiǎn)單的工序形成具有優(yōu)良傳導(dǎo)特性的HCMOS器件。
另外，關(guān)于所期望的C的濃度范圍，如實(shí)施例1所述的那樣設(shè)定。
實(shí)施例3圖10是表示下述半導(dǎo)體器件(HMOS晶體管)一部分的剖視圖。該半導(dǎo)體器件是有Si/SiGe異質(zhì)結(jié)的Si層具有了傾斜的C濃度分布時(shí)的實(shí)施例3的半導(dǎo)體器件(HMOS晶體管)。此圖表示相當(dāng)于實(shí)施例1區(qū)域R10a部分的構(gòu)造。
在圖10中，101表示基片，106表示Ge原子，116表示由P+多晶硅構(gòu)成的柵極，117表示SiO2層，142表示由本征Si構(gòu)成的i-Si間隙層，118表示在傾斜的C濃度分布條件下的含C的下部Si間隙層，119表示i-Si1-yGey層(0＜y＜1，例如y＝0.2)，135表示SiO2/Si界面，136表示Si1-yGey異質(zhì)界面。
本實(shí)施例的HMOS晶體管具有與圖6所示的HMOS晶體管幾乎相同的構(gòu)造，但本實(shí)施例的HMOS晶體管的特征與實(shí)施例1不同，下部Si間隙層118中的C濃度在Si/SiGe異質(zhì)界面136附近最大，從Si/SiGe異質(zhì)界面136向著i-Si間隙層142方向，C的濃度呈單調(diào)減小態(tài)勢(shì)，在與i-Si間隙層142的界面上C的濃度幾乎為0。
C的這種濃度分布由下述方法可以得到，即在形成下部間隙層118時(shí)，利用CVD法、UHV-CVD法或MBE法使作為原料氣體的C形成用氣體的含量逐漸減少的方法。
根據(jù)本實(shí)施例，加上與實(shí)施例1同樣的效果，下部Si間隙層118的C濃度在i-Si間隙層142的界面上是0，所以能夠有效地抑制C原子到達(dá)SiO2層117，因此，能夠有效地防止SiO2層117可靠性的下降和起因于界面水平形成的載流子移動(dòng)度的下降。
實(shí)施例4圖11是表示下述半導(dǎo)體器件(HMOS晶體管)一部分的剖視圖。該半導(dǎo)體裝置是兩個(gè)有Si/SiGe異質(zhì)結(jié)的Si層都具有了傾斜的C濃度分布時(shí)的實(shí)施例4的半導(dǎo)體器件(HMOS器件)的一部分的剖視圖。此圖表示把相當(dāng)于實(shí)施例2的相應(yīng)區(qū)域R20b部分?jǐn)U大到含有柵極和緩沖層區(qū)域后的構(gòu)造。
在圖11中，101代表Si基片，106代表的Ge原子，107代表C原子，143代表?yè)诫s劑，116代表由P+多晶硅形成的柵極，117代表作為柵極絕緣膜發(fā)揮作用的SiO2層，142代表由本片Si形成的i-Si間隙層，118代表以傾斜的濃度分布含C的下部Si間隙層，119代表具有傾斜的Ge含有率分布的i-Si1-yGey層(0＜y＜1)，120代表以傾斜的濃度分布含C的i-Si層，121代表i-Si1-xGex襯墊層，122代表δ摻雜層，123代表形成被緩和的Si1-xGex緩沖層(x＝0.3)，135代表SiO2/Si界面，137代表每1異質(zhì)界面，138代表第2異質(zhì)界面，139代表第3異質(zhì)界面。
與已有實(shí)施例2一樣，本實(shí)施例也展示了用含有Si1-yGey層的N型和P型MOSFET來(lái)形成HCMOS器件的例子。與形成在Si基片上的同質(zhì)結(jié)型晶體管相比，本實(shí)施例的HCMOS器件具有優(yōu)良的傳導(dǎo)特性，而且，由于是用通用的疊層膜形成N型MOSFET和P型MOSFET，所以可望簡(jiǎn)化制造工序。
本實(shí)施例的HCMOS器件具有與圖8所示的實(shí)施例2的HCMOS器件幾乎相同的結(jié)構(gòu)，但本實(shí)施例的HCMOS器件在以下各點(diǎn)上具有與實(shí)施例2不同的特征。關(guān)于這一點(diǎn)，參照?qǐng)D12(a)、(b)進(jìn)行說(shuō)明。
首先，下部間隙層118中的C濃度在Si/SiGe異質(zhì)界面137附近最大，從Si/SiGe異質(zhì)界面137向著i-Si間隙層142方向C的濃度呈單調(diào)減小態(tài)勢(shì)，在與i-Si間隙層142的界面上，C的濃度幾乎為0。與已說(shuō)明過(guò)的實(shí)施例3相同，為了盡量避開(kāi)C對(duì)SiO2層117的不良影響，C具有上述這種濃度分布是有效的。
其次，i-Si1-yGey層119中的Ge含有比，從第2的異質(zhì)界面138向第1異質(zhì)界面127方向，呈遞增分布狀態(tài)。如圖12(a)所示，通過(guò)使i-Si1-yGey層119中Ge的含有率呈傾斜分布狀態(tài)，調(diào)制價(jià)電子帶端的能量水平Ev，上下調(diào)整形成在第1異質(zhì)界面137上的關(guān)閉空穴用的P溝道的深度，就能夠自由地控制PNOSFET的門(mén)限電壓。此時(shí)，對(duì)NMOSFET的特性沒(méi)有任何影響，所以能夠把PMOSFET的特性控制在最恰當(dāng)?shù)臄?shù)值上。而且，因?yàn)槟芴岣哧P(guān)閉空穴的效率，所以能夠減少形成在Si/SiO2界面135一側(cè)的寄生溝道里流動(dòng)的載流子的比例從而提高移動(dòng)度。
再者，i-Si層120中C的濃度從第3異質(zhì)界面139的第2異質(zhì)界面138方向，呈逐次遞減的傾斜分布狀態(tài)。通過(guò)設(shè)定C的這種濃度分布，因?yàn)榻o柵極116施加正電壓形成在i-Si層120中的N溝道，形成在SiGe間隙層121附近的位置上，所以提高載流子的生成效率，能提高NMOSFET的驅(qū)動(dòng)力，與此同時(shí)，能夠調(diào)整NMOSFET的門(mén)限值電壓。其中，上述的SiGe間隙層(2)是用摻雜劑原子143進(jìn)行δ摻雜而成的。關(guān)于其作用，參照?qǐng)D12(b)進(jìn)行說(shuō)明。
在Si(001)層面上使含C的Si層成長(zhǎng)時(shí)，使Si層含C所產(chǎn)生的形變是張力形變。如果設(shè)C的濃度為t(％)，則張力形變?yōu)?.35t。據(jù)計(jì)算，含C的Si傳導(dǎo)帶端的能量水平EC相對(duì)于不含C的Si傳導(dǎo)帶端的能量水平是以-4.9t(eV)的比例移動(dòng)(向價(jià)電子帶一側(cè)移動(dòng))，價(jià)電子帶端的能量水平EV是以-1.5t(eV)的比例移動(dòng)(向傳導(dǎo)帶一側(cè)移動(dòng))。當(dāng)C具有變化組成時(shí)，例如使C的濃度t從0.03％變化到0％時(shí)，價(jià)電子帶端的能量水平EV向傳導(dǎo)帶方向轉(zhuǎn)移45meV。
本實(shí)施例的PMOSFET的情況，在被緩和了的Si1-xGex層上形成含C的i-Si層120，并給i-Si層120以張力形變，所以，雖然也響應(yīng)基礎(chǔ)Si1-xGex層(在此為i-Si1-xGex襯墊層121)Ge的含有比而變化，但仍可以認(rèn)為受到張力形變的i-Si層120接受同樣的能帶調(diào)制。
即如圖12(b)所示，通過(guò)全面的增減C的濃度，換句話說(shuō)是使C濃度的傾斜發(fā)生變化，就能夠控制N溝道附近的傳導(dǎo)帶端的能量水平EC，在不影響PMOSFET特性的情況下，更加自由地調(diào)控NMOSFET的門(mén)限電壓。
這種C的濃度分布，在形成下部間隙層118和i-Si層120時(shí)，可以通過(guò)使用CVD法、UHV-CVD法或MBE法給相對(duì)于原料氣體的C形成用氣體的含量逐漸減小來(lái)得到。
另外，在本實(shí)施例中提到，希望使下部Si間隙層118和i-Si層120雙方都含有呈傾斜濃度分布的C，但實(shí)際上也可以只讓任意一方含有傾斜的C濃度而讓另一方幾乎均勻分布。
根據(jù)本發(fā)明的半導(dǎo)體器件及其制作方法，在疊層由多種元素的混晶組成的第1半導(dǎo)體層和第2半導(dǎo)體層以形成異質(zhì)結(jié)的半導(dǎo)體器件時(shí)，使第2半導(dǎo)體層含有了能阻礙形成第1半導(dǎo)體層的多種元素中的至少一種元素的移動(dòng)的移動(dòng)性物質(zhì)，所以能夠改善半導(dǎo)體器件耐熱性。
圖1(a)、(b)分別表示利用Si/Si0.8Ge0.2超格子的X線分離得到的觀察結(jié)果和對(duì)光譜中峰值的說(shuō)明。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征是，具有半導(dǎo)體基片、第1半導(dǎo)體層和第2半導(dǎo)體層，其中，第1半導(dǎo)體層是設(shè)置在上述半導(dǎo)體基片內(nèi)、由多種元素的混合晶構(gòu)成，而第2半導(dǎo)體層是設(shè)置在同一半導(dǎo)體基片內(nèi)接續(xù)著第1半導(dǎo)體層，它含有移動(dòng)阻礙性物質(zhì)，這種阻礙性物質(zhì)能阻礙構(gòu)成第1半導(dǎo)體層的多種元素中的至少一種元素的移動(dòng)，作為用第1半導(dǎo)體層和第2半導(dǎo)體層形成的異質(zhì)結(jié)組成的半導(dǎo)體元件發(fā)揮性能。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是，所述第1半導(dǎo)體層是Si1-yGey層(0＜y＜1)，所述第2半導(dǎo)體層是Si層，所述移動(dòng)阻礙性物質(zhì)是C(碳)。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征是，所述C(碳)的濃度在1％以下。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征是，所述Si層設(shè)置在比所述Si1-yGey層更靠近半導(dǎo)體基片的表面處；所述Si層中的所述C的濃度，離Si1-yGey層越遠(yuǎn)則越小，呈遞減分布。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征是，所述Si1-yGey層具有臨界膜厚以下的厚度，受到壓縮變形。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征是，所述半導(dǎo)體器件是場(chǎng)效應(yīng)晶體管，該晶體管具有設(shè)在所述半導(dǎo)體基片上的柵極和位于所述柵極下方的、形成在所述Si層上的溝道。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征是，具有夾在所述柵極和所述Si層之間的柵極絕緣膜。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征是，具有夾在所述柵極絕緣膜和Si層之間的本征Si層。
9.根據(jù)權(quán)利要求6至9中任一權(quán)利要求所述的半導(dǎo)體器件，其特征是，所述Si層設(shè)置在比Si1-yGey層更靠近半導(dǎo)體基片的表面，所述Si層中的所述C的濃度，離所述Si1-yGey層越遠(yuǎn)則越小，呈遞減分布。
10.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征是，所述Si層設(shè)置在比所述Si1-yGey層更靠近半導(dǎo)體基片的表面；還具有以下各層設(shè)在所述Si1-yGey層下方的、含C的第2Si層；設(shè)在所述第2Si層下方的Si1-xGex層(0＜x＜1)；設(shè)在以下區(qū)域內(nèi)的、含有高濃度載流子用雜質(zhì)的δ摻雜層，該區(qū)域指接近所述Si1-xGex層內(nèi)的所述第2Si層的區(qū)域；所述半導(dǎo)體器件是具有以下組成部分的CMOS器件設(shè)在所述半導(dǎo)體基片上的柵極和位于所述柵極下方的、形成在Si1-xGex層上的P溝道的P型場(chǎng)效應(yīng)晶體管，和設(shè)在所述半導(dǎo)體基片上的柵極和位于所述柵極下方的、形成在Si層上的N溝道的N型場(chǎng)效應(yīng)晶體管。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征是，所述Si層以及第2Si層受到張力形變、所述Si1-xGex層的形變被緩和。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征是，還具有分別設(shè)在所述P型以及N型場(chǎng)效應(yīng)晶體管的柵極和Si層之間的柵極絕緣膜。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征是，還具有分別設(shè)在所述P型以及N型場(chǎng)效應(yīng)晶體管的柵極絕緣膜和Si層之間的本征Si層。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征是，所述Si層中C的濃度，離所述Si1-yGey層越遠(yuǎn)則越小，呈遞減分布。
15.根據(jù)權(quán)利要求10至14中任一權(quán)利要求所述的半導(dǎo)體器件，其特征是，所述第2Si層中所述C的濃度，離所述Si1-xGex層越遠(yuǎn)則越小，呈遞減分布。
16.根據(jù)權(quán)利要求10至14中任一權(quán)利要求所述的半導(dǎo)體器件，其特征是，所述Si1-yGey層中的Ge的含有比例，從所述第2Si層直到所述Si層，呈遞增分布狀態(tài)。
17.一種半導(dǎo)體器件的制造方法，其特征是，包含以下工序由多種元素的混合晶構(gòu)成的第1半導(dǎo)體層形成在基片上的工序(a)；在所述第1半導(dǎo)體層上形成第2半導(dǎo)體層的工序(b)；在所述工序(b)之后，注入具有能阻礙構(gòu)成第一的半導(dǎo)體層的多種元素中的至少一種元素移動(dòng)的、移動(dòng)阻礙性物質(zhì)的離子，在所述第1以及第2的半導(dǎo)體層上摻雜所述移動(dòng)阻礙性物質(zhì)的工序(c)；利用上述第1半導(dǎo)體層和第2半導(dǎo)體層構(gòu)成的異質(zhì)結(jié)來(lái)形成半導(dǎo)體器件。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其特征是，所述第1半導(dǎo)體層是Si1-yGey層(0＜y＜1)，第2半導(dǎo)體層是Si層，上述移動(dòng)阻礙性物質(zhì)是C(碳)。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征是，該制造方法還包含以下工序在所述工序(b)之后，所述工序(c)之前，在所述Si層上形成本征Si層的工序；在所述工序(c)之后，氧化所述本征Si層，形成直達(dá)所述Si層前的氧化膜的工序。
20.一種半導(dǎo)體器件的制造方法，其特征是，包含以下工序在基片上形成由多種元素的混合晶構(gòu)成的第1半導(dǎo)體層的工序(a)；所述第2半導(dǎo)體層包含著具有能阻礙構(gòu)成第1半導(dǎo)體層的多種元素中的至少一種元素移動(dòng)的、移動(dòng)阻礙性物質(zhì)；而一面控制所述移動(dòng)阻礙性物質(zhì)的濃度，使其向上方呈遞減狀態(tài)，一面在所述第1半導(dǎo)體層上形成第2半導(dǎo)體層的工序(b)；利用所述第1的半導(dǎo)體層和第2的半導(dǎo)體層構(gòu)成的異質(zhì)結(jié)來(lái)形成半導(dǎo)體器件。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件的制造方法，其特征是，在所述工序(b)中，使用CVD法、UHV-CVD法以及MBE法中的任意一種方法。
22.根據(jù)權(quán)利要求20或21所述的半導(dǎo)體器件的制造方法，其特征是，所述第1半導(dǎo)體層是Si1-yGey層(0＜y＜1)，第2的半導(dǎo)體層是Si層，上述移動(dòng)阻礙性物質(zhì)是C(碳)。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征是，該制造方法還包含以下工序在所述工序(b)之后，在所述Si層上進(jìn)一步形成本征Si層的工序；氧化所述本征Si層，形成直達(dá)所述Si層前的氧化膜的工序。
全文摘要
一種半導(dǎo)體器件及其制造方法是在半導(dǎo)體基片上設(shè)置含C的下部Si間隙層118、i－Si
文檔編號(hào)H01L29/10GK1260595SQ0010029
公開(kāi)日2000年7月19日 申請(qǐng)日期2000年1月14日 優(yōu)先權(quán)日1999年1月14日
發(fā)明者幸康一郎, 齋藤?gòu)? 久保實(shí), 大仲清司, 淺井明, 片山幸治 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社