存儲裝置、存儲裝置的操作方法和訪問存儲裝置的方法
【專利說明】存儲裝置、存儲裝置的操作方法和訪問存儲裝置的方法
[0001]本申請要求于2014年5月13日在韓國知識產(chǎn)權(quán)局提交的第10-2014-0057301號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請的公開內(nèi)容通過引用全部包含于此。
技術(shù)領(lǐng)域
[0002]本發(fā)明構(gòu)思涉及一種存儲裝置、一種存儲裝置的操作方法和一種訪問存儲裝置的方法。
【背景技術(shù)】
[0003]存儲裝置根據(jù)諸如計算機、智能電話和智能平板等的主機裝置的控制而存儲數(shù)據(jù)。存儲裝置可以包括硬盤驅(qū)動器(HDD)以及諸如固態(tài)硬盤(SSD)和存儲卡等的半導(dǎo)體存儲器。具體地，存儲裝置可以包括在非易失性存儲器中存儲數(shù)據(jù)的裝置。
[0004]非易失性存儲器可以包括只讀存儲器(R0M)、可編程ROM(PROM)，電可編程ROM (EPROM)、電可擦除可編程ROM (EEPROM)、閃存、相變RAM (PRAM)、磁性RAM (MRAM)、電阻RAM(RRAM)以及鐵電 RAM(FRAM)等。
[0005]已經(jīng)提高了半導(dǎo)體存儲器的集成程度以確保存儲更多信息的能力。這種在半導(dǎo)體存儲器的集成程度上的提高可能會導(dǎo)致錯誤率一被寫入半導(dǎo)體存儲器的數(shù)據(jù)出現(xiàn)錯誤的幾率一增大。因此，需要一種減小包括半導(dǎo)體存儲器的存儲裝置的錯誤率并提高可靠性的技術(shù)。

【發(fā)明內(nèi)容】

[0006]根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種存儲裝置的操作方法。所述存儲裝置包括非易失性存儲器和控制非易失性存儲器的存儲器控制器。檢測溫度。利用溫度來計算當(dāng)前加權(quán)時間。利用基于當(dāng)前加權(quán)時間而調(diào)整的讀取電壓電平從非易失性存儲器讀取數(shù)據(jù)。當(dāng)前加權(quán)時間是在所述溫度下根據(jù)從存儲數(shù)據(jù)的存儲器單元泄漏的電荷的量來確定的。
[0007]根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種存儲裝置。所述存儲裝置包括溫度傳感器、非易失性存儲器以及被配置為控制非易失性存儲器的存儲器控制器。存儲器控制器基于通過溫度傳感器檢測的溫度的變化來計算當(dāng)前加權(quán)時間，并且利用根據(jù)當(dāng)前加權(quán)時間調(diào)整的讀取電壓電平從非易失性存儲器讀取數(shù)據(jù)。
[0008]根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種訪問包括非易失性存儲器的存儲裝置的方法。將數(shù)據(jù)寫入到非易失性存儲器。將加權(quán)時間寄存為數(shù)據(jù)的加權(quán)時間戳。加權(quán)時間是基于溫度變化而周期性地更新的。
[0009]根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種操作包括非易失性存儲器裝置的存儲裝置的方法。接收包括第一數(shù)據(jù)和第一地址的第一寫入請求。緩沖第一數(shù)據(jù)。接收包括第二數(shù)據(jù)和第二地址的第二寫入請求。緩沖第二數(shù)據(jù)。利用緩沖過的第一數(shù)據(jù)和第二數(shù)據(jù)，在同一時間執(zhí)行針對第一寫入請求和第二寫入請求的寫入操作。寄存與寫入操作關(guān)聯(lián)的第一加權(quán)時間戳。
【附圖說明】
[0010]通過參照附圖詳細(xì)地描述發(fā)明構(gòu)思的示例性實施例，發(fā)明構(gòu)思的這些和其他特征將變得更明顯，附圖中:
[0011]圖1是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲裝置的框圖；
[0012]圖2是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的非易失性存儲器的框圖；
[0013]圖3是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲塊的電路圖；
[0014]圖4是示出隨時間和溫度從非易失性存儲器的存儲器單元泄漏的電荷的量的曲線圖；
[0015]圖5示出非易失性存儲器的存儲器單元的閾值電壓分布；
[0016]圖6是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲裝置的操作方法的流程圖；
[0017]圖7是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的加權(quán)時間計算單元的框圖；
[0018]圖8是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的檢測感測溫度的方法的流程圖；
[0019]圖9是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的計算加權(quán)時間的方法的流程圖；
[0020]圖10示出根據(jù)發(fā)明構(gòu)思的示例性實施例的用于計算加權(quán)流逝時間的表；
[0021]圖11示出根據(jù)發(fā)明構(gòu)思的示例性實施例的用于計算加權(quán)流逝時間的表；
[0022]圖12示出根據(jù)發(fā)明構(gòu)思的示例性實施例的用于計算加權(quán)流逝時間的表；
[0023]圖13示出根據(jù)發(fā)明構(gòu)思的示例性實施例的用于計算加權(quán)流逝時間的表；
[0024]圖14是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的加權(quán)時間計算單元的框圖；
[0025]圖15是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的在非易失性存儲器寫入數(shù)據(jù)的方法的流程圖；
[0026]圖16是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的寄存在第一時間戳表的加權(quán)時間戳的表；
[0027]圖17是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的從非易失性存儲器110讀取數(shù)據(jù)的方法的流程圖；
[0028]圖18是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的從非易失性存儲器110讀取數(shù)據(jù)的方法的流程圖；
[0029]圖19是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的對通過存儲器控制器計算的差值進(jìn)行補償?shù)姆椒ǖ谋恚?br>[0030]圖20是示出在電力切斷之后當(dāng)向存儲裝置100供應(yīng)電力時使存儲裝置中的加權(quán)時間恢復(fù)的方法的流程圖；
[0031]圖21是示出存儲器控制器根據(jù)讀取的電平差值來計算加權(quán)時間WT的示例性實施例的表；
[0032]圖22是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的計算裝置的框圖；
[0033]圖23是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的計算裝置1000的操作方法的流程圖；
[0034]圖24是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲塊的電路圖；
[0035]圖25是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲器控制器的框圖；
[0036]圖26是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲裝置的框圖；
[0037]圖27是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的計算裝置的框圖；
[0038]圖28是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲裝置的操作方法的流程圖；以及
[0039]圖29是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的計算裝置的框圖。
【具體實施方式】
[0040]將在下面參照附圖詳細(xì)地描述發(fā)明構(gòu)思的示例性實施例。然而，發(fā)明構(gòu)思可以以不同形式實施，并且不應(yīng)被解釋為受限于在此闡述的實施例。在附圖中，為了清楚起見，可夸大層和區(qū)域的厚度。還將理解的是，當(dāng)元件被稱作“在”另一元件或基底“上”時，該元件可直接在所述另一元件或基底上，或者也可以存在中間層。還將理解的是，當(dāng)元件被稱作“結(jié)合到”或“連接到”另一元件時，該元件可以直接結(jié)合到或連接到另一元件，或者也可以存在中間元件。在整個說明書和附圖中，同樣的附圖標(biāo)記可以指示同樣的元件。
[0041]圖1是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲裝置100的框圖。參照圖1，存儲裝置100包括非易失性存儲器110、存儲器控制器120、隨機存取存儲器(RAM) 130以及溫度傳感器140。存儲裝置100可以是固態(tài)硬盤(SSD)、存儲卡或嵌入式存儲器。
[0042]非易失性存儲器110根據(jù)存儲器控制器120的控制而執(zhí)行讀取操作、寫入操作和擦除操作。非易失性存儲器110可以包括閃存。然而，發(fā)明構(gòu)思不限于此。非易失性存儲器110可以包含諸如相變RAM(PRAM)、磁性RAM(MRAM)、電阻RAM(RRAM)和鐵電RAM(FRAM)等的非易失性存儲器中的至少一種。
[0043]存儲器控制器120根據(jù)外部主機裝置的請求或者根據(jù)預(yù)定的調(diào)度來控制非易失性存儲器110。例如，存儲器控制器120可以控制非易失性存儲器110執(zhí)行寫入操作、讀取操作或擦除操作。
[0044]存儲器控制器120可以使用RAM 130作為緩沖存儲器、高速緩沖存儲器或工作存儲器。存儲器控制器120將從外部主機裝置接收到的數(shù)據(jù)存儲在RAM 130中，并將存儲在RAM 130中的數(shù)據(jù)寫入到非易失性存儲器110。存儲器控制器120將從非易失性存儲器110讀取的數(shù)據(jù)存儲在RAM 130中，并將存儲在RAM 130中的數(shù)據(jù)輸出到外部主機裝置。存儲器控制器120將從非易失性存儲器110讀取的數(shù)據(jù)存儲在RAM 130中，并將存儲在RAM 130中的數(shù)據(jù)寫入到非易失性存儲器110。
[0045]存儲器控制器120在RAM 130中存儲管理非易失性存儲器110所需要的數(shù)據(jù)或代碼。例如，存儲器控制器120從非易失性存儲器110中讀取管理非易失性存儲器110所需要的數(shù)據(jù)或代碼，并且將所述數(shù)據(jù)或代碼存儲在RAM130中。
[0046]在存儲裝置100為固態(tài)硬盤(SSD)的情況下，RAM 130可以設(shè)置在非易失性存儲器110和存儲器控制器120的外部。如果存儲裝置100為嵌入式裝置，則RAM 130可以被包括在存儲器控制器120中。
[0047]存儲器控制器120包含加權(quán)時間計算單元221。加權(quán)時間計算單元221接收來自溫度傳感器140的感測溫度ST。例如，加權(quán)時間計算單元221可以從溫度傳感器140讀取感測溫度ST。加權(quán)時間計算單元221將接收到的感測溫度ST存儲在RAM 130中。
[0048]加權(quán)時間計算單元221基于感測溫度ST來計算加權(quán)時間WT。加權(quán)時間計算單元221將加權(quán)時間WT存儲在RAM 130中。
[0049]存儲器控制器120利用存儲在RAM 130中的加權(quán)時間WT向非易失性存儲器110寫入數(shù)據(jù)或從非易失性存儲器110讀取數(shù)據(jù)。例如，存儲器控制器120可以在將數(shù)據(jù)寫入非易失性存儲器110中時產(chǎn)生加權(quán)時間戳。加權(quán)時間戳可以寄存在第一時間戳表TSTl中。存儲器控制器120在RAM 130中存儲第一時間戳表TSTl用于管理。存儲器控制器120可以在非易失性存儲器110的第二時間戳表TST2中存儲第一時間戳表TST1。
[0050]例如，當(dāng)從非易失性存儲器110中讀取數(shù)據(jù)時，存儲器控制器120從存儲在RAM130中的第一時間戳表TSTl讀取加權(quán)時間戳，并從RAM 130讀取加權(quán)時間WT。存儲器控制器120利用加權(quán)時間戳和加權(quán)時間WT來讀取數(shù)據(jù)。
[0051]隨后將描述加權(quán)時間計算單元221、感測溫度ST、加權(quán)時間WT、加權(quán)時間戳以及時間戳表TSTl和TST2。
[0052]RAM 130 可以包括諸如 DRAM(動態(tài) RAM)、SRAM(靜態(tài) RAM)、SDRAM(同步 DRAM)、PRAM(相變RAM)、MRAM(磁性RAM)、RRAM(電阻RAM)和FeRAM(鐵電RAM)等的隨機存取存儲器中的至少一種。
[0053]圖2是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的非易失性存儲器110的框圖。參照圖2，非易失性存儲器110包括存儲器單元陣列111、地址解碼器電路113、頁緩沖器電路115、數(shù)據(jù)輸入/輸出電路117和控制邏輯電路119。
[0054]存儲器單元陣列111包括多個存儲塊BLKl至BLKz，所述多個存儲塊中的每個存儲塊包括多個存儲器單元。每個存儲塊通過至少一條串選擇線SSL、多條字線WL和至少一條接地選擇線GSL連接到地址解碼器電路113。存儲器單元陣列111通過多條位線BL連接到頁緩沖器電路115。存儲塊BLKl至BLKz可以共同地連接到多條位線BL。存儲塊BLKl至BLKz的存儲器單元可以具有同一結(jié)構(gòu)。
[0055]地址解碼器電路113通過多條接地選擇線GSL、多條字線WL和多條串選擇線SSL連接到存儲器單元陣列111。地址解碼器電路113根據(jù)控制邏輯電路119的控制而操作。地址解碼器電路113從存儲器控制器120 (參照圖1)接收地址。地址解碼器電路113將輸入地址ADDR解碼，并且其根據(jù)解碼后的地址來控制將要施加到字線WL的電壓。例如，在編程操作中，地址解碼器電路113根據(jù)控制邏輯電路119的控制來向字線WL施加通過電壓(pass voltage) 0在編程操作中，地址解碼器電路113還根據(jù)控制邏輯電路119的控制來向多條字線WL中的通過地址ADDR選擇的字線施加編程電壓。
[0056]頁緩沖器電路115通過位線BL連接到存儲器單元陣列111。頁緩沖器電路115通過多條數(shù)據(jù)線DL連接到數(shù)據(jù)輸入/輸出電路117。頁緩沖器電路115根據(jù)控制邏輯電路119的控制而操作。
[0057]頁緩沖器電路115保持將要在存儲器單元陣列111的存儲器單元被編程的數(shù)據(jù)或者從存儲器單元陣列111的存儲器單元讀取的數(shù)據(jù)。在編程操作期間，頁緩沖器電路115存儲將要被存儲在存儲器單元中的數(shù)據(jù)。頁緩沖器電路115通過多條位線BL將所存儲的數(shù)據(jù)驅(qū)動到存儲器單元陣列111。頁緩沖器電路115在編程操作中用作寫入驅(qū)動器。在讀取操作期間，頁緩沖器電路115感測位線BL上的電壓并存儲感測結(jié)果。頁緩沖器電路115在讀取操作中用作感測放大器。
[0058]數(shù)據(jù)輸入/輸出電路117通過數(shù)據(jù)線DL連接到頁緩沖器電路115。數(shù)據(jù)輸入/輸出電路117與存儲器控制器120(參見圖1)交換數(shù)據(jù)。
[0059]數(shù)據(jù)輸入/輸出電路117臨時地存儲由存儲器控制器120所提供的數(shù)據(jù)，并將該數(shù)據(jù)傳遞至頁緩沖器電路115。數(shù)據(jù)輸入/輸出電路117臨時地存儲從頁緩沖器電路115傳遞來的數(shù)據(jù)，并將該數(shù)據(jù)傳遞至存儲器控制器120。數(shù)據(jù)輸入/輸出電路117起到緩沖存儲器的作用。
[0060]控制邏輯電路119從存儲器控制器120接收命令CMD?？刂七壿嬰娐?19將所接收的命令解碼，并根據(jù)解碼后的命令來控制非易失性存儲器110的總體操作。控制邏輯電路119還從存儲器控制器120(參照圖1)接收各種控制信號和電壓。
[0061]圖3是示出根據(jù)發(fā)明構(gòu)思的示例性實施例的存儲塊BLKa的電路圖。參照圖3，存儲塊BLKa包括多個單元串CSll至CS21和CS12至CS22。多個單元串CSll至CS21和CS12至CS22沿行方向和列方向布置，并且形成行和列。
[0062]例如，沿行方向布置的單元串CSll和CS12形成第一行，沿行方向布置的單元串CS21和CS22形成第二行。沿列方向布置的單元串CSll和CS21形成第一列，沿列方向布置的單元串CS12和CS22形成第二列。
[0063]每個單元串包括多個單元晶體管。