專利名稱：非易失性半導(dǎo)體存儲器件及其制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲器件及其制造工藝。具體來說，本發(fā)明涉及一種能夠減小源擴散層電阻的非易失性半導(dǎo)體存儲器件以及這種器件的制造工藝。
近來，隨著半導(dǎo)體器件在小型化、器件速度及集成度方面的發(fā)展，用于減小器件芯片區(qū)域并提高器件布線密度的技術(shù)已經(jīng)變得十分重要。
但是，就非易失性半導(dǎo)體存儲器件來說，減少其芯片面積并增加布線密度將會導(dǎo)致一個問題，即，其布線部分-尤其是其源擴散層中的電阻會增高。
換句話說，半導(dǎo)體器件中的器件隔離結(jié)構(gòu)一般都是利用已知的LOCOS(硅局部氧化)技術(shù)對硅襯底進行有選擇性地氧化而得到形成的。
但是，在這種方式中，當(dāng)器件的單元結(jié)構(gòu)被做得很小的情況下，在其已形成的氧化膜的邊緣上會產(chǎn)生一個稱為“鳥嘴”的部分。而在對元件進行橫向縮小時，該“鳥嘴”就成為一種結(jié)構(gòu)性缺陷。
當(dāng)對單元進行橫向縮小時，可以使用一種稱為溝槽器件隔離的方法。但是，具有普通溝槽器件隔離的非易失性半導(dǎo)體存儲器件存在有一個問題，即，在利用各向異性腐蝕對其進行自對準(zhǔn)源腐蝕時，其源擴散層的電阻將會升高。
以下將對一種具有傳統(tǒng)溝槽器件隔離結(jié)構(gòu)的非易失性半導(dǎo)體存儲器件進行說明。

圖1的平面圖顯示出了一種具有普通溝槽器件隔離結(jié)構(gòu)的非易失性半導(dǎo)體存儲器件，對圖1的說明將在后面進行。圖18A、18B和18C是一種具有傳統(tǒng)溝槽器件隔離結(jié)構(gòu)的非易失性半導(dǎo)體存儲器件的截面圖，它們分別是沿圖1中的A-A線、B-B線和C-C線作出的截面圖。
如圖18A-18C所示，在這種傳統(tǒng)的溝槽器件隔離結(jié)構(gòu)中，襯底1的表面是臺階式，各源擴散層8b就形成于襯底1上具有不同階層的各個表面上。這樣，構(gòu)成各源擴散層8b的摻雜離子就不會被注入到各臺階的側(cè)壁當(dāng)中。因此，各源擴散層8b將變成一種既不穩(wěn)定又不連續(xù)的結(jié)構(gòu)，因而它們的電阻也較高。在圖18A-18C中，數(shù)字2代表一個溝槽器件隔離層，數(shù)字3代表一浮置柵，數(shù)字5代表一控制柵電極，數(shù)字4和數(shù)字6代表一柵絕緣膜，數(shù)字8a代表一漏擴散層，數(shù)字9代表一鋁布線，數(shù)字10代表一接觸孔，數(shù)字11代表一個層間絕緣膜，數(shù)字12代表一個側(cè)壁氧化膜。
因此，非常需要開發(fā)這樣的產(chǎn)品，即一種具有能夠降低源擴散層8b電阻的單元結(jié)構(gòu)的非易失性半導(dǎo)體存儲器件。
但是，如上所述，在利用一種適合的溝槽器件隔離方法以使存儲器件縮小的情況下，源隔離層8b的電阻將會因上述原因而增高。
如果(例如)采用斜向離子注入的方法來解決上述問題，則離子就可被連續(xù)注入到具有不同階層的各擴散層之中。
但是，與此同時，這些離子也被注入到了晶體管Tr的溝道之中。由此也就產(chǎn)生了一種不適于使存儲器件縮小的結(jié)構(gòu)。
日本未決專利申請No.8-37285揭示出了一種非易失性半導(dǎo)體存儲器件，該專利申請稱，它能夠通過利用自對準(zhǔn)及橫向擴散來產(chǎn)生穩(wěn)定的施加電壓。但是，它并未提出任何用于減小源擴散層電阻的技術(shù)。
日本未決專利申請No.4-62874也揭示了一種半導(dǎo)體器件，在該器件中，其柵極的表面和器件隔離層的表面都被做得很平坦，因而防止了對準(zhǔn)間隙并且穩(wěn)定了耐高壓晶體管的導(dǎo)通電阻及耐壓。但是，該文件也未提出任何用于減小源擴散層電阻的技術(shù)。
本發(fā)明的一個目的就是提供一種非易失性半導(dǎo)體存儲器件及其制造工藝，該器件在即使采用適于使元件縮小的器件隔離技術(shù)的情況下，也能降低源擴散層的電阻。
為了達到上述目的，本發(fā)明提供了一種可進行電擦寫的非易失性半導(dǎo)體存儲器件。這種非易失性半導(dǎo)體存儲器件包括襯底；位于該襯底上的控制柵極；以及在該襯底表面上至少沿上述控制柵極的方向設(shè)置的源擴散層。該源擴散層在其至少一個部分中具有按其厚度方向而傾斜的部分，該方向所具有的傾角大于相對于襯底厚度方向的離子注入角。
根據(jù)本發(fā)明所述的制造工藝是一種用于制造可進行電擦寫的非易失性半導(dǎo)體存儲器件的工藝。該工藝過程包括以下步驟在襯底表面上沿一預(yù)定方向并與該方向相互平行地形成一個溝槽，使該溝槽的側(cè)壁與襯底的厚度方向之間形成一角度大于離子注入角的夾角，將氧化膜淀積到上述溝槽中，以形成溝槽器件隔離層，在襯底的表面上依次形成第一柵絕緣層和第一導(dǎo)電層，然后對它們進行構(gòu)圖，以在襯底表面上未被溝槽器件隔離層覆蓋的至少一個部分上形成多個浮置柵極，在浮置柵極和溝槽器件隔離層的表面上依次淀積形成第二柵絕緣層和第二導(dǎo)電層，然后對它們進行構(gòu)圖，以在沿著垂直于溝槽器件隔離層的方向上形成控制柵極，該控制柵極交錯覆蓋溝槽器件隔離層和浮置柵極的表面，將一種摻雜劑注入并擴散進沿各控制柵極的至少一個側(cè)壁而暴露的襯底的表面，以形成一個漏區(qū)，在堆疊有控制柵極和浮置柵極的電極部分的側(cè)壁上形成側(cè)壁氧化膜，并除去未由控制柵極覆蓋的浮置柵極，用一種抗蝕劑覆蓋沿控制柵極的一個側(cè)壁而形成的漏區(qū)，并在利用抗蝕劑和控制柵極作為掩模的情況下進行腐蝕處理，以除去沿控制柵極另一側(cè)壁所暴露的襯底表面設(shè)置的溝槽器件隔離層，在上述溝槽器件隔離層被除去且剩有抗蝕劑的情況下，按照小于溝槽器件隔離層側(cè)壁傾角的離子注入角，將摻雜劑以一種不均勻的形式注入并擴散進沿控制柵極另一側(cè)壁暴露的襯底表面，以形成源擴散層，以及在襯底的整個表面上形成層間絕緣層，在漏擴散層的至少一個部分中形成接觸孔，然后將具有給定圖形的布線層與接觸孔連接起來。
由于根據(jù)本發(fā)明所述的這種非易失性半導(dǎo)體存儲器件及其制造工藝具有上述技術(shù)特征，所以在利用含有溝槽器件隔離結(jié)構(gòu)的器件隔離層對非易失性半導(dǎo)體存儲器件進行自對準(zhǔn)源腐蝕的情況下，即使處于一種不均勻形式的源擴散層也可被做得很穩(wěn)定且具有低電阻。為了降低含有溝槽器件隔離結(jié)構(gòu)且處于不均勻形狀的源擴散層的層電阻，這些溝槽器件隔離結(jié)構(gòu)的側(cè)壁都被形成為具有不小于離子注入角的角度。通過這種方法，就形成了器件隔離。
根據(jù)本發(fā)明所述的另一種非易失性半導(dǎo)體存儲器件含有一個包含著溝槽器件隔離結(jié)構(gòu)的器件隔離層。另外，當(dāng)其源擴散層通過自對準(zhǔn)源腐蝕而被形成時，構(gòu)成襯底的硅以及構(gòu)成器件隔離層的氧化膜都是被一種腐蝕氣體來進行腐蝕的，該腐蝕氣體對于上述的硅和氧化膜都具有相同的腐蝕速率。因此，該源擴散層可被制成具有無任何階差的同一平面結(jié)構(gòu)。此外，在對該源擴散層進行自對準(zhǔn)源腐蝕時，所采用的是各向同性干腐蝕的方法，因此，至少處于浮置柵與源擴散層之間的P型硅襯底的側(cè)壁可被做成具有不小于離子注入角的角度。
由根據(jù)本發(fā)明所述的非易失性半導(dǎo)體存儲器件及其制造工藝可以看出，適用于使器件單元縮小的溝槽器件隔離層，其側(cè)壁被預(yù)先形成為具有一不小于離子注入角的角度，這樣就可在不增加光刻技術(shù)操作次數(shù)的情況下，降低基于自對準(zhǔn)源腐蝕而具有不均勻形狀的源擴散層8b的電阻。
圖1的平面圖顯示出了根據(jù)本發(fā)明的一個實施例所述的一種非易失性半導(dǎo)體存儲器件；圖2A-2C是根據(jù)本發(fā)明第一個實施例所述的一種非易失性半導(dǎo)體存儲器件的截面圖，它們分別是從圖1中A-A線、B-B線和C-C線上作出的截面圖；圖3A-3D顯示出了一種用于制造根據(jù)本發(fā)明第一個實施例所述非易失性半導(dǎo)體存儲器件的制造工藝，它們分別是從圖1中A-A線、B-B線、C-C線和D-D線上作出的截面圖；圖4A-4D的截面圖顯示出了圖3A-3D所示步驟之后的步驟；圖5A-5D的截面圖顯示出了圖4A-4D所示步驟之后的步驟；圖6A-6D的截面圖顯示出了圖5A-5D所示步驟之后的步驟；圖7A-7D的截面圖顯示出了圖6A-6D所示步驟之后的步驟；圖8A-8D的截面圖顯示出了圖7A-7D所示步驟之后的步驟；圖9A-9D的截面圖顯示出了圖8A-8D所示步驟之后的步驟；圖10A-10C是根據(jù)本發(fā)明第二個實施例所述的一種非易失性半導(dǎo)體存儲器件的截面圖，它們分別是從圖1中A-A線、B-B線和C-C線上作出的截面圖；圖11A-11D顯示出了一種用于制造根據(jù)本發(fā)明第二個實施例所述非易失性半導(dǎo)體存儲器件的制造工藝，它們分別是沿圖1中A-A線、B-B線、C-C線和D-D線作出的截面圖；圖12A-12D的截面圖顯示出了圖11A-11D所示步驟之后的步驟；圖13A-13D的截面圖顯示出了圖12A-12D所示步驟之后的步驟；
圖14A-14D的截面圖顯示出了圖13A-13D所示步驟之后的步驟；圖15A-15D的截面圖顯示出了圖14A-14D所示步驟之后的步驟；圖16A-16D的截面圖顯示出了圖15A-15D所示步驟之后的步驟；圖17A-17D的截面圖顯示出了圖16A-16D所示步驟之后的步驟；圖18A-18C是一種傳統(tǒng)非易失性半導(dǎo)體存儲器件的截面圖。
以下將參考附圖對根據(jù)本發(fā)明所述的非易失性半導(dǎo)體存儲器件及其制造工藝進行詳細說明。
圖1的平面圖顯示出了根據(jù)本發(fā)明的一個實施例所述的一種非易失性半導(dǎo)體存儲器件。圖2A-2C是根據(jù)本發(fā)明第一個實施例所述的一種非易失性半導(dǎo)體存儲器件的截面圖，它們分別是沿圖1中A-A線、B-B線和C-C線作出的截面圖。在根據(jù)本發(fā)明所述的可進行電擦寫的非易失性半導(dǎo)體存儲器件30中，各源擴散層8b在襯底1上至少沿各控制柵極5而設(shè)置，在這些源擴散層8b的一個部分中都含有一個傾角不小于離子注入角的傾斜部分31。
在這種非易失性半導(dǎo)體存儲器件30中，源擴散層8b是按照垂直于溝槽器件隔離層2且沿溝槽器件隔離層2的溝槽表面33及襯底1的表面32而設(shè)置的。
在該器件30中，源擴散層8b內(nèi)溝槽表面33的傾斜部分31沿著溝槽器件隔離層2的一個側(cè)壁設(shè)置。而源擴散層8b則沿控制柵極5連續(xù)設(shè)置。
以下將對具有上述結(jié)構(gòu)的非易失性半導(dǎo)體存儲器件30的制造工藝進行說明。
用于制造根據(jù)本發(fā)明所述非易失性半導(dǎo)體存儲器件30的工藝，其特征在于即使是具有不均勻形狀的源擴散層8b也可在通過利用溝槽器件隔離層2對非易失性半導(dǎo)體存儲器件30進行自對準(zhǔn)源腐蝕的情況下表現(xiàn)出穩(wěn)定的低電阻性。
也就是說，為了降低不均勻形式的且含有溝槽器件隔離層2的源擴散層8b的層電阻，將以一個不小于離子注入角的角度將一層氧化膜形成于溝槽器件隔離層2的側(cè)壁上。該氧化膜就構(gòu)成了溝槽器件隔離層2。
在形成此溝槽器件隔離層2時，如果該層2被做成含有一個傾角不小于源擴散層8b離子注入角的側(cè)壁，則通過在控制柵極5被掩模的情況下對源擴散層8b進行自對準(zhǔn)源腐蝕，就可將離子注入到源擴散層8b的整個表面中以消除溝槽器件隔離層2的氧化膜，并進而將離子注入到源擴散層8b之中。
圖3A至9A是沿圖1中A-A線作出的截面圖，它們按步驟順序說明了一種用于制造根據(jù)本發(fā)明實施例所述非易失性半導(dǎo)體存儲器件的制造工藝。圖3B至9B是沿圖1中B-B線作出的截面圖，它們按步驟順序說明了用于制造根據(jù)本發(fā)明實施例所述非易失性半導(dǎo)體存儲器件的制造工藝。圖3C至9C是沿圖1中C-C線作出的截面圖，它們按步驟順序說明了用于制造根據(jù)本發(fā)明實施例所述非易失性半導(dǎo)體存儲器件的制造工藝。圖3D至9D是沿圖1中D-D線作出的截面圖，它們按步驟順序說明了用于制造根據(jù)本發(fā)明實施例所述非易失性半導(dǎo)體存儲器件的制造工藝。例如，圖3A、3B、3C和3D是該器件在同一步驟之中的截面圖。圖4A-4D及圖5A-5D等等也是該器件在同一步驟之中的截面圖。
本實施例所述的工藝可以在不增加任何光刻技術(shù)操作步驟或次數(shù)的情況下，降低源擴散層8b的電阻并使器件單元減小。
根據(jù)本實施例所述，當(dāng)在非易失性半導(dǎo)體存儲器件中采用溝槽器件隔離的情況下，該溝槽器件隔離結(jié)構(gòu)的側(cè)壁具有一不小于源擴散層離子注入角的傾角，而且形成源擴散層所采用的方法是自對準(zhǔn)源腐蝕。
也就是說，本實施例中，對于設(shè)置在各源擴散層的至少一個部分之中且具有一不小于離子注入角的傾角的傾斜部分33來說，構(gòu)成溝槽器件隔離層的溝槽部分被做成具有一不小于預(yù)定離子注入角的傾角，該傾角將用于進行離子注入。用這種方法就可以很容易地制做出傾斜部分31。
如圖3A-3D所示，在利用抗蝕劑掩模的情況下，用于溝槽器件隔離結(jié)構(gòu)的各溝槽20(每個溝槽的深度都約為4000-7000埃)通過各向同性干腐蝕被首先形成于由P型硅構(gòu)成的襯底1的給定區(qū)域之中。
此時，各溝槽20的側(cè)壁31被形成為具有一不小于離子注入角的傾角，該傾角將在接下來的步驟中得到使用。
上述離子注入角不受特別限制，它可被設(shè)置為(例如)7°。
接下來，一層氧化膜將通過化學(xué)氣相淀積(CVD)的方法被淀積在P型硅襯底1的整個表面上。通過利用CMP、氧化膜深腐蝕或類似的方法除去此P型硅襯底1上的氧化膜，就可形成一個由植入到溝槽20中的氧化膜構(gòu)成的溝槽器件隔離層2，如圖4A-4D所示。各溝槽器件隔離層2的氧化膜在P型硅襯底1上相互平行地延伸而成。
接下來，如圖5A-5D所示，一個由熱氧化膜制成且厚度約為100至200埃的第一柵絕緣層4被形成于襯底1和器件隔離層2的整個表面上。接著，例如，通過利用CVD技術(shù)，一個厚度約為1000至3000埃的多晶硅層(浮置柵極3)將被形成，作為第一導(dǎo)電層。
然后，利用光刻技術(shù)對作為第一導(dǎo)電層的多晶硅層進行構(gòu)圖，以使得該多晶硅層僅保留在未被溝槽器件隔離層2覆蓋的P型硅襯底1上，由此形成了浮置柵極3。
接下來，如圖6A-6D所示，一個由一層熱氧化膜或者由一層氧化膜/一層氮化膜/一層氧化膜這三層結(jié)構(gòu)制成且厚度約為100至300埃的第二柵絕緣層6被形成于浮置柵極3的上面。
然后，利用CVD技術(shù)將一個厚度約為2000至4000埃的多晶硅層(控制柵極5)淀積在第二柵絕緣層6的整個表面上，作為第二導(dǎo)電層。接著，一個適當(dāng)?shù)目刮g掩模被用來對該多晶硅層(控制柵極5)、第二柵絕緣層6和浮置柵極3進行連續(xù)腐蝕。這樣，就對它們進行了構(gòu)圖處理。
通過這種構(gòu)圖處理，作為第二導(dǎo)電層的多晶硅層(控制電極5)就被做成了多個具有一預(yù)定寬度且垂直于器件隔離層2設(shè)置的層。通過這種方法，在未被器件隔離層2覆蓋的P型硅襯底1表面區(qū)域的至少一個部分中所形成的浮置柵極3就被保留下來，其寬度與控制柵極5的寬度基本相同。
按這樣的方式，將多個控制柵極5形成于多晶硅層之中。
這些控制柵極5與溝槽器件隔離層2相垂直且相互平行地設(shè)置在襯底1上。
接下來，通過利用抗蝕劑掩模和離子注入，就可將N型摻雜離子(如砷(AS)離子)注入到各第一給定區(qū)域(漏擴散區(qū)域?qū)凑战酉聛淼牟襟E而被形成于這些區(qū)域之內(nèi))中，從而形成了多個作為N型摻雜擴散層區(qū)域的漏擴散區(qū)域8a。
然后，側(cè)壁氧化膜12將被形成于第一柵絕緣層4、浮置柵3、第二柵絕緣層6以及控制柵極5的側(cè)壁之上，由此得到了一個如圖6A-6D所示的中間結(jié)構(gòu)。
接下來，如圖7A-7D所示，一種抗蝕劑7被形成在該半導(dǎo)體器件的整個表面上，包括處于一對控制柵極5之間的各漏擴散區(qū)域8a在內(nèi)。該抗蝕劑7被進行構(gòu)圖處理以除去源擴散層形成規(guī)劃區(qū)域8b(源擴散層8b形成于此規(guī)劃區(qū)域之內(nèi))上的抗蝕劑7。然后，在利用抗蝕劑7和控制柵極5作為掩模的情況下，溝槽器件隔離層2的氧化膜將被進行各向異性腐蝕(自對準(zhǔn)源腐蝕)處理，以除去存在于源擴散層形成規(guī)劃區(qū)域之中的器件隔離層2，由此就得到了原始的溝槽結(jié)構(gòu)。
接下來，在留有抗蝕劑7的情況下，N-型摻雜離子(如磷(P)離子)被注入進作為第二給定區(qū)域的源擴散層形成規(guī)劃區(qū)域8b之中。然后，N型摻雜離子(如砷(As)離子)也被注入進該區(qū)域以形成如圖8A-8D所示的源擴散層8b。
在離子被注入時，其離子注入角被設(shè)置成為一個小于溝槽器件隔離層2側(cè)壁角度的角度。
作為結(jié)果，N-型和N型摻雜離子被確實地注入到溝槽器件隔離層2的側(cè)壁之中，從而在垂直于溝槽器件隔離層2的方向上連續(xù)形成了源擴散層8b區(qū)域。然后，抗蝕劑7的掩模將被剝?nèi)?，由此得到了一個如圖8A-8D所示的中間結(jié)構(gòu)。
接下來，如圖9A-9D所示，一個由氧化硅膜制成的中間層11被淀積在該半導(dǎo)體器件的整個表面上，該氧化膜含有如硼(B)或磷(P)。然后，在各漏擴散層8a上將做出多個接觸孔10。
最后，一個鋁布線層9被淀積在該半導(dǎo)體器件的整個表面，而且該層9將被執(zhí)行構(gòu)圖處理，從而得到了一個具有如圖9所示結(jié)構(gòu)的非易失性半導(dǎo)體存儲器件30。
根據(jù)由上述實施例的制造工藝而得到的非易失性半導(dǎo)體存儲器件30，通過讓適于使器件單元縮小的溝槽器件隔離層2的側(cè)壁33具有一不小于離子注入角的傾角，就可以在不增加PR(光刻技術(shù))操作次數(shù)的情況下，降低在自對準(zhǔn)源腐蝕中處于不均勻形狀的源擴散層8b的電阻。
以下將參考圖10A-10C、圖11A-11D、圖12A-12D、圖13A-13D、圖14A-14D、圖15A-15D、圖16A-16D以及圖17A-17D對根據(jù)本發(fā)明第二個實施例所述的非易失性半導(dǎo)體存儲器件30及其制造工藝進行說明。根據(jù)本實施例所述的這種非易失性半導(dǎo)體存儲器件30，其平面圖于圖1所示的平面圖基本相同。圖10A-10C分別是沿圖1中A-A線、B-B線和C-C線作出的截面圖。其它的圖也都一樣。例如，圖11A-11D分別是沿圖1中A-A線、B-B線、C-C線和D-D線作出的截面圖。
在上述第一個實施例中，為了在使用溝槽器件隔離層2的非易失性半導(dǎo)體存儲器件30中形成具有低電阻的穩(wěn)定源擴散層，各源擴散層8b中的不均勻部分，即，各溝槽器件隔離層的溝槽側(cè)壁都被形成為具有傾角不小于離子注入角的傾斜面。但是，根據(jù)第二個實施例所述，在使用溝槽器件隔離層2的非易失性半導(dǎo)體存儲器件中，穩(wěn)定且具有低電阻的源擴散層8b是通過消除源擴散層8b本身的高度差而獲得的。
也就是說，如圖10A-10C所示，在根據(jù)第二個實施例所述的可進行電擦寫的非易失性半導(dǎo)體存儲器件30中，襯底1上至少沿控制柵極5設(shè)置的各源擴散層8b在其至少一個部分中都含有傾角不小于離子注入角的傾斜部分35和36。源擴散層8b具有平面37，它們都垂直于器件隔離層2，而且其高度都與器件隔離層2的較低平面38的高度基本相同。
源擴散層8b沿著控制柵極5連續(xù)設(shè)置。其傾斜部分35和36被至少形成于和控制柵極5相連的電極部分5或3與源擴散層8b的平坦部分37之間。
源擴散層8b中的傾斜部分35和36沿著在和控制柵極5相連的電極部分與源擴散層8b的平面37之間設(shè)置的襯底1的側(cè)面被形成，或者沿著由器件隔離層2(它構(gòu)成了源擴散層8b的側(cè)壁)構(gòu)成的側(cè)壁而被形成。
從圖10A-10C可以看出，基于源擴散層A-A截面的不均勻而產(chǎn)生的高度差可被消除，而且當(dāng)溝槽器件隔離層2的SiO2氧化膜和P型硅襯底1的硅在用來形成源擴散層8b的腐蝕過程中被執(zhí)行干腐蝕時，通過利用對上述兩種物質(zhì)具有相同腐蝕速率的氣體并執(zhí)行各向同性干腐蝕，就可使該源擴散層沿著C-C截面被形成為具有一不小于離子注入角的傾角。通過這種方法，就可以消除各晶體管的偏移，并且可將各源擴散層做得十分穩(wěn)定。
以下將參考圖11A-11D到17A-17D對根據(jù)本發(fā)明第二個實施例所述的非易失性半導(dǎo)體存儲器件的結(jié)構(gòu)及其制造工藝進行說明。
如圖11A-11D所示，深度約為4000-7000埃的溝槽20通過各向異性干腐蝕被首先做在P型硅襯底1的表面區(qū)域之中。該溝槽20將用于形成器件隔離層2。
然后，如圖12A-12D所示，一層氧化膜通過化學(xué)氣相淀積(CVD)技術(shù)被淀積在襯底1的整個表面上，并且襯底1上的氧化膜將通過CMP、氧化膜深腐蝕或類似方法而被除去以露出其表面。這樣，由該氧化膜制成的溝槽器件隔離層2就被做在了溝槽20當(dāng)中?？梢杂闷胀ǖ钠骷綦x層來代替溝槽器件隔離層2。各溝槽器件隔離層2在襯底1上相互平行地延伸而成。
接下來，如圖13A-13D所示，形成厚度約為100-200埃、由熱氧化膜制成的第一柵絕緣層4，然后，通過CVD的方法形成厚度約為1000-3000埃的多晶硅層(浮置柵極3)，作為第一導(dǎo)電層。
然后，作為第一導(dǎo)電層的多晶硅層被進行構(gòu)圖處理，以使得該多晶硅層僅保留在其上未出現(xiàn)溝槽器件隔離層2的P型硅襯底1的表面上，由此形成了浮置柵極3。
接下來，如圖14A-14D所示，一個由一層熱氧化膜或者由一層氧化膜/一層氮化膜/一層氧化膜這三層結(jié)構(gòu)制成且厚度約為100至300埃的第二柵絕緣層6被形成于浮置柵極3的上面。
然后，利用CVD技術(shù)將厚度約為2000至4000埃的多晶硅層(控制柵極5)淀積在第二柵絕緣層6的整個表面上，作為第二導(dǎo)電層。而且接下來，在漏擴散層8a側(cè)面的一個部分區(qū)域中的將要變?yōu)榭刂茤艠O5的多晶硅層、第二柵絕緣層6以及浮置柵極3都被進行構(gòu)圖處理并除去。
也就是說，由將要變成控制柵極5的多晶硅層、第二柵絕緣層6以及浮置柵極3所構(gòu)成的堆疊層都會在垂直于某一方向(溝槽器件隔離層2就沿此方向形成)的方向上被腐蝕并除去一預(yù)定的寬度。此步驟用于除去在一些特定區(qū)域(漏擴散層8a將在接下來的步驟中形成于此區(qū)域之內(nèi))中已形成的堆疊層。
本實施例中，可以用一多晶硅硅化物層來代替多晶硅層。這樣就能夠只對控制柵極5、第二柵氧化層6以及浮置柵3側(cè)面的漏擴散層8a進行腐蝕。
接下來，通過利用抗蝕掩模及離子注入法，就可將N型摻雜離子(如砷(AS)離子)注入到各第一給定區(qū)域中，從而形成了多個作為N型摻雜擴散層區(qū)域的漏擴散層8a。
然后，側(cè)壁氧化膜12將被形成于控制柵極5、第二柵絕緣層6、浮置柵3以及第一柵絕緣層4的側(cè)壁之上，由此得到了一個如圖14A-14D所示的結(jié)構(gòu)。
接下來，如圖15A-15D所示，一種抗蝕劑7被用來在控制柵極5、第二柵絕緣層6以及浮置柵極3的源擴散層8b側(cè)進行構(gòu)圖。各向異性干腐蝕作為用于進行構(gòu)圖處理的腐蝕方法被用于形成控制柵極5。各控制柵極5在襯底上沿垂直于區(qū)域氧化膜2的方向相互平行地設(shè)置。
然后，為了用相同的抗蝕劑7并形成源擴散層8b，作為一種用于對P型硅襯底1和溝槽器件隔離層2的氧化膜進行腐蝕的氣體，本實施例采用了一種對上述兩種物質(zhì)具有相同腐蝕速率的氣體。這樣，各向同性干腐蝕(自對準(zhǔn)源腐蝕)將被一直執(zhí)行，直到溝槽器件隔離層2的氧化膜失去為止。
此刻，源擴散層8b的A-A截面的高度差通過利用上述具有相同腐蝕速率的氣體而被消除。C-C截面的源擴散層8b通過執(zhí)行各向同性干腐蝕而被形成為含有傾斜部分35和36，它們都具有一不小于離子注入角的傾角。利用這種方法，就可以消除各晶體管的偏移。
此時，控制柵極5、第二柵極氧化膜6、浮置柵3以及第一柵極氧化膜4并未被腐蝕，這是因為它們得到了由各向異性干腐蝕所生成的反應(yīng)物13的保護。由此就獲得了如圖15所示的結(jié)構(gòu)。
接下來，如圖16A-16D所示，在留有抗蝕劑7的狀態(tài)下，N-型摻雜離子(如磷(P)離子)被注入進構(gòu)成第二給定區(qū)域的源形成區(qū)8b之中。然后，N型摻雜離子(如砷(AS)離子)也被注入進該區(qū)域以形成源擴散層8b(它構(gòu)成了N型摻雜擴散層區(qū)域)。再后，抗蝕劑7被除去，由此獲得了如圖16所示的結(jié)構(gòu)。
接下來，如圖17A-17D所示，一個由氧化硅膜制成的中間層11被淀積出來，該氧化膜含有如硼(B)或磷(P)。然后，在各漏擴散層8a上將做出多個接觸孔10。最后，在該非易失性半導(dǎo)體存儲器件30的整個表面上淀積鋁布線層9。對該層9進行構(gòu)圖處理之后就可獲得如圖17所示的結(jié)構(gòu)。
利用上述制造工藝獲得的半導(dǎo)體存儲器件含有適于使器件單元縮小的溝槽器件隔離結(jié)構(gòu)。當(dāng)通過構(gòu)圖處理而得到控制柵極5時，源擴散層也同時得到了形成。在那時所進行的干腐蝕是這樣一種腐蝕，即，它對硅和氧化膜的腐蝕速率相同。由于這些原因，就可在A-A截面方向無任何高度差的情況下形成源擴散層。另外，通過使源擴散層沿C-C截面以任何偏移都得到消除的方式至多具有一不小于離子注入角的角度，就可在不增加光刻技術(shù)操作次數(shù)的情況下將源擴散層做得既穩(wěn)定又具有低電阻。
在對本實施例所作的闡述中，本文只針對普通溝槽器件隔離層2的氧化膜進行了說明。但是，本發(fā)明也可被應(yīng)用在半導(dǎo)體襯底的任何器件隔離結(jié)構(gòu)之中。
根據(jù)本實施例所述的非易失性半導(dǎo)體存儲器件30，其器件單元可在不增加任何步驟和PR操作次數(shù)的情況下被做得很小，而且其源擴散層的電阻也可被做得很低。
權(quán)利要求
1.一種可進行電擦寫的非易失性半導(dǎo)體存儲器件，其特征在于包括襯底；處于上述襯底之上的控制柵極；以及在上述襯底表面上至少沿上述控制柵極的方向而設(shè)置的源擴散層，該源擴散層在其至少一個部分中具有一傾斜部分，此傾斜部分相對于襯底的厚度方向具有一不小于離子注入角的角度。
2.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于，上述源擴散層與溝槽器件隔離層相垂直地沿溝槽器件隔離層的溝槽表面以及襯底的表面設(shè)置。
3.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，其特征在于，上述源擴散層的傾斜部分沿溝槽器件隔離層的一個側(cè)壁設(shè)置。
4.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于，上述源擴散層沿控制柵極連續(xù)設(shè)置。
5.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于，上述源擴散層與器件隔離層相垂直，并且被做成與器件隔離層的基底部分基本平行的平面。
6.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于，上述源擴散層沿著控制柵極連續(xù)設(shè)置。
7.如權(quán)利要求6所述的非易失性半導(dǎo)體存儲器件，其特征在于，上述源擴散層的上述傾斜部分被至少形成于和控制柵極相連接的一個電極部分與源擴散層的一個平面部分之間。
8.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲器件，其特征在于，上述源擴散層的上述傾斜部分沿著在和控制柵極相連的電極部分與源擴散層的平面之間設(shè)置的襯底的側(cè)壁而形成，或者沿著由構(gòu)成了源擴散層側(cè)壁的器件隔離層所構(gòu)成的側(cè)壁而形成。
9.一種用于制造可電擦寫的非易失性半導(dǎo)體存儲器件的制造工藝，其特征在于包括以下步驟在襯底表面上沿一預(yù)定方向并與該方向相互平行地形成一個溝槽，使該溝槽的側(cè)壁具有一不小于離子注入角的角度，將一層氧化膜淀積到上述溝槽中，以形成溝槽器件隔離層，在襯底的表面上依次形成第一柵絕緣層和第一導(dǎo)電層，然后對它們進行構(gòu)圖處理，以在襯底表面上未被溝槽器件隔離層覆蓋的至少一個部分上形成多個浮置柵極，在浮置柵極和溝槽器件隔離層的表面上依次淀積形成第二柵絕緣層和第二導(dǎo)電層，然后對它們進行構(gòu)圖處理，以在沿著垂直于溝槽器件隔離層的方向上形成控制柵極，該控制柵極交錯覆蓋了溝槽器件隔離層和浮置柵極的表面，將一種摻雜劑注入并擴散進沿各控制柵極的至少一個側(cè)壁而暴露的襯底的表面，以形成一個漏區(qū)，在堆疊有控制柵極和浮置柵極的電極部分的側(cè)壁上形成側(cè)壁氧化膜，并除去未由控制柵極覆蓋的浮置柵極，用一種抗蝕劑覆蓋沿各控制柵極的一個側(cè)壁而形成的漏區(qū)，并在利用抗蝕劑和控制柵極作為掩模的情況下進行腐蝕處理，以除去沿各控制柵極另一側(cè)壁所暴露的襯底表面設(shè)置的溝槽器件隔離層，在上述溝槽器件隔離層被除去且剩有抗蝕劑的情況下，按照小于溝槽器件隔離層側(cè)壁傾角的離子注入角，將摻雜劑以一種不均勻的形式注入并擴散進沿各控制柵極另一側(cè)壁暴露的襯底表面，以形成源擴散層，以及在襯底的整個表面上形成一個層間絕緣層，在漏擴散層的至少一個部分中形成多個接觸孔，然后將具有一給定圖形的布線層與這些接觸孔連接起來。
10.如權(quán)利要求9所述的用于制造非易失性半導(dǎo)體存儲器件的制造工藝，其特征在于，用于除去設(shè)置在襯底表面上的溝槽器件隔離層的腐蝕方法為各向異性腐蝕。
11.一種用于制造可進行電擦寫的非易失性半導(dǎo)體存儲器件的制造工藝，其特征在于包括以下步驟在襯底表面上沿一預(yù)定方向并與該方向相互平行地形成一個由氧化膜制成的器件隔離層，在襯底的表面上依次形成第一柵絕緣層和第一導(dǎo)電層，然后對它們進行構(gòu)圖處理，以在襯底表面上未被溝槽器件隔離層覆蓋的至少一個部分上形成浮置柵極，在浮置柵極和溝槽器件隔離層的表面上依次淀積形成第二柵絕緣層和第二導(dǎo)電層，然后對它們進行構(gòu)圖處理，以在襯底表面上沿著垂直于溝槽器件隔離層的方向上形成一個區(qū)域，該區(qū)域?qū)⒈挥糜谛纬梢粋€漏擴散區(qū)域，將一種摻雜劑注入并擴散進上述待被形成為一個漏擴散區(qū)域的區(qū)域以形成漏擴散區(qū)域，并至少在浮置柵極和第二導(dǎo)電層的側(cè)壁上形成氧化膜，用一種抗蝕劑覆蓋漏擴散層及其附近區(qū)域的第二導(dǎo)電層，并對第二導(dǎo)電層表面上待被形成為源擴散層的區(qū)域之上的抗蝕劑進行腐蝕，從而同時除去該待被形成為源擴散層的區(qū)域之上的第二導(dǎo)電層、第二柵絕緣層、浮置柵以及第一柵絕緣層等，并進而形成由第二柵絕緣層制成且垂直于器件隔離層的控制柵，以使器件隔離層消失的方式對要被形成為源擴散層的區(qū)域進行腐蝕，從而同時除去器件隔離層和襯底并形成一個具有平坦基底的溝槽，由此形成多個由第二導(dǎo)電層制成的控制柵，而且還要使待被形成為源擴散層的上述區(qū)域的側(cè)壁具有傾角不小于離子注入角的傾斜部分，將摻雜劑注入并擴散進待被形成為源擴散層的上述區(qū)域中，以形成源擴散層，以及剝?nèi)タ刮g劑，在襯底的整個表面上形成層間絕緣層，在漏擴散區(qū)域的至少一個部分中形成接觸孔，然后將具有給定圖形的布線層與所述接觸孔連接起來。
12.如權(quán)利要求11所述的用于制造非易失性半導(dǎo)體存儲器件的制造工藝，其特征在于，在對包含第二導(dǎo)電層和浮置柵的一組電極進行腐蝕以形成待被形成為源擴散層的上述區(qū)域的步驟中所采用的腐蝕方法為各向異性腐蝕。
13.如權(quán)利要求11所述的用于制造非易失性半導(dǎo)體存儲器件的制造工藝，其特征在于，在形成待被形成為源擴散層的區(qū)域的步驟中，對襯底和器件隔離層所進行的腐蝕處理采用了一種對上述襯底和器件隔離層具有相同腐蝕速率的腐蝕劑。
14.如權(quán)利要求11所述的用于制造非易失性半導(dǎo)體存儲器件的制造工藝，其特征在于，在形成源擴散層形成規(guī)劃區(qū)域的步驟中，對上述襯底和器件隔離層所做的腐蝕處理是一種各向同性干腐蝕。
全文摘要
在一種可進行電擦寫的非易失性半導(dǎo)體存儲器件中,源擴散層在襯底表面上至少沿各控制柵極的方向而設(shè)置,該源擴散層在其至少一個部分中含有多個傾角大于離子注入角的傾斜部分。因此,就可以用器件隔離技術(shù)來降低源擴散層的電阻。
文檔編號G11C16/04GK1242607SQ99110808
公開日2000年1月26日 申請日期1999年7月21日 優(yōu)先權(quán)日1998年7月21日
發(fā)明者巖崎正資 申請人:日本電氣株式會社