專利名稱：電壓發(fā)生器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與電壓發(fā)生器電路相關(guān)，更具體地說，是與應(yīng)用于掩模型ROM的電壓發(fā)生器電路相關(guān)，這種存儲器帶有每位能儲存三個或更多值的多值存儲單元。
能產(chǎn)生恒定電壓的電壓發(fā)生器電路能被應(yīng)用到諸如掩模型ROM(掩模型只讀存儲器)的存儲器。目前，為了提高ROM的集成度，提出將能在每位存儲和保持超過兩個值的多值存儲單元用于掩模型ROM。例如，通過離子注入能在多值存儲單元中設(shè)置四個閾值電壓稍高于接地電平的第一閾值電壓，稍高于第一閾值電壓的第二閾值電壓，稍高于第二閾值電壓并低于電源電壓的第三閾值電壓，高于電源電壓的第四閾值電壓。


圖1是顯示日本專利申請No.HEI08-320827中由發(fā)明者最近提出的電壓發(fā)生器電路的示意電路圖。參考圖1，電壓發(fā)生器電路由微分放大器電路600與參考電壓發(fā)生器電路601組成。參考電壓發(fā)生器電路601由載入MOS晶體管電路602(晶體管Q602)與鉗位電路(電壓鉗位)603(晶體管Q603與掩模型ROM的存儲單元有相同的結(jié)構(gòu)與尺寸)組成。組成載入MOS晶體管電路602的晶體管Q602是一個P溝道MOS晶體管，組成鉗位電路603的晶體管Q603是一個N溝道MOS晶體管。載入MOS晶體管電路602的源極端子被提供電源電壓。載入MOS晶體管電路602的漏極端子與鉗位電路603的漏極端子連接在一起。鉗位電路603的漏極端子與柵極端子連接在一起。鉗位電路603的源極端子接地。在組成鉗位電路603的晶體管Q603中，從前面提到的四個閾值電壓中選擇設(shè)定了一個閾值電壓。
下面，將介紹圖1的電壓發(fā)生器電路的工作原理，主要是參考電壓發(fā)生器電路601的工作原理。
只要啟動電平(LOW，低電平)的CEB(芯片啟動)信號提供給載入MOS晶體管電路602的柵極端子，載入MOS晶體管電路602就將電流引入鉗位電路603。
在組成鉗位電路603的晶體管Q603的閾值電壓被設(shè)定等于第一閾值電壓VT1的情況下，只要鉗位電路603的驅(qū)動能力與載入MOS晶體管電路602的的驅(qū)動能力相比設(shè)置得足夠大，那么參考電壓發(fā)生器電路601的輸出端子CVOUT601的電壓變得幾乎等于第一閾值電壓VT1。
在組成鉗位電路603的晶體管Q603的閾值電壓被設(shè)定等于第二閾值電壓VT2的情況下，只要鉗位電路603的驅(qū)動能力與載入MOS晶體管電路602的的驅(qū)動能力相比設(shè)置得足夠大，那么參考電壓發(fā)生器電路601的輸出端子CVOUT601的電壓變得幾乎等于第二閾值電壓VT2。
在組成鉗位電路603的晶體管Q603的閾值電壓被設(shè)定等于第三閾值電壓VT3的情況下，只要鉗位電路603的驅(qū)動能力與載入MOS晶體管電路602的的驅(qū)動能力相比設(shè)置得足夠大，那么參考電壓發(fā)生器電路601的輸出端子CVOUT601的電壓變得幾乎等于第三閾值電壓VT3。
在組成鉗位電路603的晶體管Q603的閾值電壓被設(shè)定等于第四閾值電壓VT4的情況下，只要鉗位電路603的驅(qū)動能力與載入MOS晶體管電路602的的驅(qū)動能力相比設(shè)置得足夠大，那么參考電壓發(fā)生器電路601的輸出端子CVOUT601的電壓變得幾乎等于第四閾值電壓VT4。
在上面的閾值電壓為VT1、VT2與VT3的情況下，實際上，根據(jù)載入MOS晶體管電路602與鉗位電路603的驅(qū)動能力，參考電壓發(fā)生器電路601的輸出端子CVOUT601的電壓采用了稍大于閾值電壓的值。為了增加參考電壓發(fā)生器電路601的輸出的驅(qū)動能力，微分放大器電路600連接到參考電壓發(fā)生器電路601。電壓發(fā)生器電路的輸出提供給掩模型ROM等的字線。
圖2是一個顯示另一個參考電壓發(fā)生器電路的示意電路圖，這一電路能用來代替圖1的電壓發(fā)生器電路的參考電壓發(fā)生器電路601。圖2的參考電壓發(fā)生器電路有并聯(lián)的多個鉗位電路701～705。
在圖2的參考電壓發(fā)生器電路的情況下，由于連接到載入MOS晶體管電路700的五個鉗位電路是并聯(lián)的，因而一個鉗位電路(例如鉗位電路701～705)就可以得到較高的驅(qū)動能力。因此，與圖1的電壓發(fā)生器電路的情況相比，可以使電壓發(fā)生器電路的輸出電壓更快地達到在鉗位電路701～705設(shè)置的閾值電壓。
然而，上面介紹的電壓發(fā)生器電路包含如下的缺點。
首先，在圖1的電壓發(fā)生器電路的情況下，當參考電壓發(fā)生器電路601中鉗位電路603的閾值電壓設(shè)置為等于最高的第四閾值電壓VT4時，由于電源電壓的變化等因素，端子CVOUT601(它是參考電壓發(fā)生器電路601的輸出端子與鉗位電路603的漏極(柵極)端子)的電壓會變得特別高，從而鉗位電路603的漏極端子被提供了特別高的電壓。結(jié)果，用在鉗位電路603的晶體管Q603因為其結(jié)點的耐壓是有限的，而變得不能經(jīng)受高電壓，因此晶體管Q603將由于擊穿而產(chǎn)生故障。
這一故障產(chǎn)生的原因是由于用在鉗位電路603的晶體管Q603具有與掩模型ROM的存儲單元相同的結(jié)構(gòu)與尺寸，因而結(jié)點的耐壓與柵極的耐壓較低。
其次，在圖2的電壓發(fā)生器電路的情況下，在并聯(lián)的五個鉗位電路701～705中的一個鉗位電路，例如705，的閾值電壓會由于制造等的問題而設(shè)置得特別低。在這種情況下，電壓發(fā)生器電路的輸出電壓由于鉗位電路705的閾值電壓非常小而必然很小。
這一故障產(chǎn)生的原因是圖2的電壓發(fā)生器電路的鉗位電路701～705的每一個都是采用“二極管連接”，也就是鉗位電路的柵極端子與漏極端子連接在一起。圖3是一個顯示圖2的電壓發(fā)生器電路的鉗位電路701～705的特性的圖。如圖3所示，如果鉗位電路701～705中的一個(圖3中是鉗位電路705)的閾值電壓低，那么參考電壓發(fā)生器電路的輸出電壓(或電壓發(fā)生器電路的輸出電壓)由于鉗位電路705的低閾值電壓而變得低于預(yù)先確定的輸出電壓。
因此本發(fā)明的主要目的是提供一種電壓發(fā)生器電路，它能提高電路可靠性，減少輸出電壓的變化，并因此保證使用多值單元的掩模型ROM的工作可靠性。
根據(jù)本發(fā)明的第一個方面，提供的電壓發(fā)生器電路包括負載晶體管電路，它的源極端子被提供電源電壓；傳輸門電路，它的源極端子與負載晶體管電路的漏極端子相連；鉗位電路，它的漏極端子與傳輸門電路的漏極端子相連，它的源極端子接地。在電壓發(fā)生器電路中，負載晶體管電路的柵極端子被提供CEB(芯片啟動)信號。傳輸門電路的柵極端子被提供已經(jīng)反相的傳輸門漏極端子的信號。鉗位電路的柵極端子與負載晶體管電路的漏極端子相連。負載晶體管端子的漏極端子、傳輸門電路的源極端子與鉗位電路的柵極端子連在一起，作為電壓發(fā)生器電路的輸出端子，輸出恒定電壓。
根據(jù)本發(fā)明的第二個方面，在第一方面的鉗位電路由并聯(lián)的兩個或多個MOS晶體管組成。
根據(jù)本發(fā)明的第三個方面，在第一方面的負載晶體管電路由串聯(lián)的兩個或多個晶體管組成，晶體管的柵極端子被提供CEB(芯片啟動)信號。
根據(jù)本發(fā)明的第四個方面，在第一方面中為了獲得傳輸門電路的漏極端子的已經(jīng)反相的信號，提供了反相器電路，它的輸入端子連接到鉗位電路的漏極端子，輸出端子連接到傳輸門電路的柵極端子。
根據(jù)本發(fā)明的第五個方面，在第四方面中，鉗位電路由并聯(lián)的兩個或多個MOS晶體管組成。
根據(jù)本發(fā)明的第六個方面，在第四方面中，負載晶體管電路由串聯(lián)的兩個或多個晶體管組成，晶體管的柵極端子被提供CEB(芯片啟動)信號。
根據(jù)本發(fā)明的第七個方面，在第一方面中，為了獲得傳輸門電路的漏極端子的已經(jīng)反相的信號，提供了NOR電路，它的第一輸入端子連接到鉗位電路的漏極端子，第二輸入端子被提供CEB(芯片啟動)信號，輸出端子連接到傳輸門電路的柵極端子。
根據(jù)本發(fā)明的第八個方面，在第七方面中，鉗位電路由并聯(lián)的兩個或多個MOS晶體管組成。
根據(jù)本發(fā)明的第九個方面，在第七方面中，負載晶體管電路由串聯(lián)的兩個或多個晶體管組成，晶體管的柵極端子被提供CEB(芯片啟動)信號。
根據(jù)本發(fā)明的第十個方面，在第七方面中，為了增加驅(qū)動能力，電壓發(fā)生器電路更進一步包括一個微分放大器，它連接到輸出端子。
根據(jù)本發(fā)明的第十一個方面，在第十方面中，電壓發(fā)生器電路應(yīng)用于半導體存儲器件中，這一存儲器件有多值存儲單元，這些存儲單元根據(jù)寫入的數(shù)據(jù)從多個閾值電壓中設(shè)置選擇的閾值電壓。
在參考附圖進行詳細介紹后，本發(fā)明的目的與特征將變得更加明顯，在這些附圖中圖1是一個顯示本發(fā)明者最近提出的電壓發(fā)生器電路的示意電路圖。
圖2是一個顯示另一個參考電壓發(fā)生器電路的示意電路圖，它能代替圖1的電壓發(fā)生器電路中的參考電壓發(fā)生器電路。
圖3是一個顯示圖2的電壓發(fā)生器電路的鉗位電路的特性的圖。
圖4是一個顯示根據(jù)本發(fā)明的第一實施例的電壓發(fā)生器電路的示意電路圖。
圖5是一個顯示應(yīng)用在圖4的電壓發(fā)生器電路中的反相器電路的工作原理的圖。
圖6是一個顯示根據(jù)本發(fā)明的第二實施例的電壓發(fā)生器電路的示意電路圖。
圖7是一個顯示根據(jù)本發(fā)明的第三實施例的電壓發(fā)生器電路的示意電路圖。
圖8是一個顯示圖7的電壓發(fā)生器電路的鉗位電路的特性的圖。
圖9是一個顯示根據(jù)本發(fā)明的第四實施例的電壓發(fā)生器電路的示意電路圖。
現(xiàn)在將參考附圖詳細介紹根據(jù)本發(fā)明的優(yōu)選實施例。
圖4是一個顯示根據(jù)本發(fā)明的第一實施例的電壓發(fā)生器電路的示意電路圖。參考圖4，第一實施例的電壓發(fā)生器電路包括載入MOS晶體管電路100(P溝道晶體管)、傳輸門電路101(N溝道晶體管)、反相器電路102與鉗位電路103(N溝道晶體管)。
載入MOS晶體管電路100的源極端子被提供電源電壓Vcc，漏極端子連接到傳輸門電路101的源極。一個CEB(芯片啟動)信號被提供給載入MOS晶體管電路100的柵極端子。傳輸門電路101的漏極端子連接到鉗位電路103的漏極端子，反相器電路102的輸出提供給傳輸門電路101的柵極端子。傳輸門電路101的漏極端子(鉗位電路103的漏極端子)連接到反相器電路102的輸入端子。鉗位電路103的源極端子接地，鉗位電路103的柵極連接到載入MOS晶體管電路100的漏極(傳輸門電路101的源極)。
載入MOS晶體管電路100的漏極端子、傳輸門電路101的源極端子與鉗位電路103的柵極端子連在一起，作為電壓發(fā)生器電路CVOUT的輸出端子。
在鉗位電路103中，從多個閾值電壓中選擇設(shè)置了閾值電壓，這樣電壓發(fā)生器電路能應(yīng)用到掩模型ROM中，這一ROM具有多個每位能存儲三種或更多種值的存儲單元。例如，在鉗位電路103中從四個閾值電壓中選擇設(shè)置了這樣的閾值電壓第一閾值電壓稍高于接地電平，第二閾值電壓稍高于第一閾值電壓，第三閾值電壓稍高于第二閾值電壓而低于電源電壓(Vcc)，第四閾值電壓高于電源電壓。
反相器電路102在它的輸入端子的電壓超過邏輯閾值電壓時轉(zhuǎn)換它的輸出電壓(LOW到HIGH或者HIGH到LOW)?；旧?，反相器102的邏輯閾值電壓設(shè)置得高于鉗位電路103的閾值電壓。然而，甚至在鉗位電路103的閾值電壓設(shè)置得高于電源電壓時，反相器電路102的邏輯閾值電壓也設(shè)置得低于鉗位電路103的結(jié)點耐壓。
順便提一下，圖4所示的電壓發(fā)生器電路與由本發(fā)明人最近提出并顯示在圖1中的電壓發(fā)生器電路的參考電壓發(fā)生器電路601相一致。為了將圖4的電壓發(fā)生器電路應(yīng)用到具有多值存儲單元的掩模型ROM中，最好將諸如圖1的微分放大器電路600的放大器電路加到圖4的電壓發(fā)生器電路中，這樣能增加圖4的電壓發(fā)生器電路的輸出的驅(qū)動能力。然而，在沒有放大器電路的情況下，圖4的電壓發(fā)生器電路也能用來產(chǎn)生恒定電壓。
下面將介紹第一實施例的電壓發(fā)生器電路的工作原理。
載入MOS晶體管電路100的源極端子加上電源電壓，只要作為啟動電平(LOW)的CEB(芯片啟動)信號被提供給它的柵極端子，它就流通電流到傳輸門電路101與鉗位電路103。在鉗位電路103的漏極端子(也就是傳輸門電路101的漏極)的電壓達到反相器電路102的邏輯閾值電壓的情況下，反相器電路102的輸出從HIGH轉(zhuǎn)換為LOW，因此傳輸門電路101從ON(開)轉(zhuǎn)化為OFF(關(guān))。反相器電路102根據(jù)它的邏輯閾值電壓進行轉(zhuǎn)化，因此，可以避免在鉗位電路103的漏極端子上應(yīng)用高電壓(也就是高于反相器電路102的邏輯閾值電壓)。
圖5是一個顯示反相器電路102的工作原理的圖。反相器電路102的輸出電壓根據(jù)圖4所示的端子T(也就是反相器電路102的輸入端子，鉗位電路103的漏極端子)的電壓在高低之間轉(zhuǎn)化。這一轉(zhuǎn)化發(fā)生在端子T的電壓超過反相器電路102的邏輯閾值電壓時。當反相器電路102的輸出電壓為HIGH(也就是當端子T的電壓低于反相器電路102的邏輯閾值電壓)時，傳輸門電路101為ON，當反相器電路102的輸出電壓為LOW(也就是當端子T的電壓高于邏輯閾值電壓)時，傳輸門電路101為OFF。這樣，可以避免在鉗位電路103的漏極端子上施加極高電壓。
如上所述，在根據(jù)本發(fā)明的第一實施例的電壓發(fā)生器電路中，防止了在鉗位電路103的漏極端子上施加極高電壓，因此能避免組成鉗位電路103的晶體管的結(jié)點破壞。因此，能減小輸出電壓的變化和提高電壓發(fā)生器電路的電路可靠性。在第一實施例的電壓發(fā)生器電路應(yīng)用到具有多值存儲單元的掩模型ROM的情況下，可以保護掩模型ROM的工作可靠性。
圖6是一個根據(jù)本發(fā)明的第二實施例的電壓發(fā)生器電路的示意電路圖。參考圖6，第二實施例的電壓發(fā)生器電路包括載入MOS晶體管電路100(P溝道晶體管)、傳輸門電路101(N溝道晶體管)、鉗位電路103(N溝道晶體管)與NOR(或非門)電路202。
在第二實施例中，第一實施例的反相器電路102由NOR電路202代替。NOR電路202的一個輸入端子連接到載入MOS晶體管電路100的柵極端子并被提供CEB(芯片啟動)信號。NOR電路202的另一個輸入端子連接到端子T(鉗位電路103的漏極端子)，NOR電路202的輸出端子連接到傳輸門電路101的柵極端子，這與第一實施例的反相器電路102相同。
如上所述，圖6所示的電壓發(fā)生器電路符合圖1所示的電壓發(fā)生器電路的參考電壓發(fā)生器電路601。為了將圖6的電壓發(fā)生器電路應(yīng)用到具有多值存儲單元的掩模型ROM中，優(yōu)選將諸如圖1的微分放大器電路600的放大器電路加到圖6的電壓發(fā)生器電路中。然而，在沒有放大器電路的情況下，圖6的電壓發(fā)生器電路也能用來產(chǎn)生恒定電壓。
下面將介紹第二實施例的電壓發(fā)生器電路的工作原理。
當CEB(芯片啟動)信號是啟動電平(LOW)時，NOR電路202按第一實施例的反相器電路102的相同方式工作，并轉(zhuǎn)化端子T的HIGH/LOW值，因此圖6的電壓發(fā)生器的工作方式與第一實施例相同。
當CEB(芯片啟動)信號是禁止(disabling)電平(HIGH)時，NOR電路202的輸出保持LOW，傳輸門電路101(以及載入MOS晶體管電路100)保持OFF，因此無論電源電壓如何變化，鉗位電路103的漏極端子都不會有高電壓，并且鉗位電路103都被保護不受損壞。
如上所述，通過根據(jù)本發(fā)明的第二實施例的電壓發(fā)生器電路，與第一實施例相似，在鉗位電路103的漏極端子上不會施加極高電壓。因此，獲得了與第一實施例相同的效果。
圖7是一個顯示根據(jù)本發(fā)明的第三實施例的電壓發(fā)生器電路的示意電路圖。參考圖7，第三實施例的電壓發(fā)生器電路包括載入MOS晶體管電路100(P溝道晶體管)、傳輸門電路101(N溝道晶體管)、反相器電路102與鉗位電路301～305(N溝道晶體管)。
在第三實施例中，五個鉗位電路301～305并聯(lián)在一起，代替了第一實施例的鉗位電路103。通過并聯(lián)，鉗位電路301～305的驅(qū)動能力可以任意地設(shè)置得更高。順便說一下，鉗位電路的數(shù)量可以充分改變。
圖8是一個顯示鉗位電路301～305的特性的圖。如圖8所示，由于鉗位電路的端子不像圖2與圖3那樣用二極管連接，鉗位電路301～305的每一個電路都根據(jù)驅(qū)動能力顯示了正常的Vd-Id特性。因此，即使一個鉗位電路(例如，圖8中所示的是鉗位電路301)的特性與圖8所示的別的鉗位電路不同，經(jīng)過鉗位電路301～305的串行結(jié)點的電流變得等于經(jīng)過每個鉗位電路301～305的電流的總和(依賴于鉗位電路301～305的驅(qū)動能力的總和)，因此鉗位電路301的影響被平均到1/5。
如上所述，通過根據(jù)本發(fā)明的第三實施例的電壓發(fā)生器電路，依靠并聯(lián)方式，鉗位電路301～305的驅(qū)動能力可以被任意設(shè)置得高于載入MOS晶體管電路100，因此能提高電壓發(fā)生器電路的響應(yīng)。另外，第三實施例的鉗位電路301～305不象圖2與圖3那樣用二極管連接，因此與圖2及圖3的情況不同，即使一個鉗位電路的特性與并聯(lián)的其它鉗位電路不同，鉗位電路301～305也能顯示可靠的特性。
圖9是一個顯示根據(jù)本發(fā)明的第四實施例的電壓發(fā)生器電路的示意電路圖。參考圖9，第四實施例的電壓發(fā)生器電路包括第一載入MOS晶體管電路400(P溝道晶體管)、第二載入MOS晶體管電路401(P溝道晶體管)、傳輸門電路101(N溝道晶體管)、反相器電路102與鉗位電路103(N溝道晶體管)。
在第四實施例中，用串聯(lián)的第一載入MOS晶體管電路400與第二載入MOS晶體管電路401代替了第一實施例的載入MOS晶體管電路100。載入MOS晶體管電路400與401的柵極端子被提供CEB(芯片啟動)信號。通過串聯(lián)方式，載入MOS晶體管電路400與401的驅(qū)動能力可以設(shè)置得更低。順便說一下，載入MOS晶體管電路的數(shù)量可以充分改變。
如上所述，通過根據(jù)本發(fā)明的第四實施例的電壓發(fā)生器電路，載入MOS晶體管電路(也就是載入MOS晶體管電路400與401)的驅(qū)動能力能設(shè)置得更低。通常，鉗位電路103由一個具有與掩模型ROM的存儲單元相同的結(jié)構(gòu)與尺寸的晶體管組成。在第四實施例中，在不需要鉗位電路103的高驅(qū)動能力時，鉗位電路103的驅(qū)動能力能保持高于載入MOS晶體管電路400與401的驅(qū)動能力。因此，在改變通常鉗位電路103的結(jié)構(gòu)與尺寸的情況下，能產(chǎn)生恒定電壓，并提高鉗位電路103的驅(qū)動能力。
在上文提到的第四實施例中，在根據(jù)本發(fā)明的電壓發(fā)生器電路中，當鉗位電路的漏極端子的電壓變得與反相器電路的邏輯閾值電壓一樣高時，反相器電路的輸出由HIGH轉(zhuǎn)變?yōu)長OW，傳輸門電路從而由ON轉(zhuǎn)變?yōu)镺FF。反相器電路根據(jù)它的邏輯閾值電壓進行轉(zhuǎn)變，因此能防止在鉗位電路的漏極端子上施加極高電壓(高于反相器電路的閾值電壓)，從而能避免組成鉗位電路的晶體管的結(jié)點損壞。因此，能減小輸出電壓的變化，并提高電壓發(fā)生器電路的電路可靠性。在將根據(jù)本發(fā)明的電壓發(fā)生器電路應(yīng)用到具有多值存儲單元的掩模型ROM中的情況下，可以保護掩模型ROM的工作可靠性。
雖然參考具體的展示性實施例介紹了本發(fā)明，但本發(fā)明并不限制于那些實施例，而僅僅限制于權(quán)利要求。例如，可以對上述實施例進行結(jié)合將第二實施例的NOR門與第三實施例的并聯(lián)的鉗位電路的使用結(jié)合；將第二實施例的NOR門與第四實施例的串聯(lián)的載入MOS晶體管電路的使用結(jié)合；將第二實施例的NOR門與第三實施例的并聯(lián)的鉗位電路以及第四實施例的串聯(lián)的載入MOS晶體管電路的使用結(jié)合等。在不背離本發(fā)明的范圍與精神的情況下，這一領(lǐng)域有經(jīng)驗的人可以對實施例進行變化或修改。
權(quán)利要求
1．電壓發(fā)生器電路，包括負載晶體管電路，它的源極端子被提供電源電壓；傳輸門電路，它的源極端子連接到負載晶體管電路的漏極端子；鉗位電路，它的漏極端子連接到傳輸門電路的漏極端子，源極端子接地，其特征在于負載晶體管的柵極端子被提供CEB(芯片啟動)信號，傳輸門電路的柵極端子被提供傳輸門電路的漏極端子的反相信號，鉗位電路的柵極端子連接到負載晶體管電路的漏極端子，負載晶體管電路的漏極端子、傳輸門電路的源極端子與鉗位電路的柵極端子連接在一起，作為電壓發(fā)生器電路的輸出端子輸出恒定電壓。
2．權(quán)利要求1的電壓發(fā)生器電路，其特征在于，所述鉗位電路由并聯(lián)的兩個或多個MOS晶體管組成。
3．權(quán)利要求1的電壓發(fā)生器電路，其特征在于，所述負載晶體管電路由串聯(lián)的兩個或多個晶體管組成，所述晶體管的柵極端子被提供CEB(芯片啟動)信號。
4．權(quán)利要求1的電壓發(fā)生器電路，其特征在于，為了獲得傳輸門電路漏極端子的已反相的信號，提供了反相器電路，它的輸入端子連接到鉗位電路的漏極端子，輸出端子連接到傳輸門電路的柵極端子。
5．權(quán)利要求4的電壓發(fā)生器電路，其特征在于，所述鉗位電路由并聯(lián)的兩個或多個MOS晶體管組成。
6．權(quán)利要求4的電壓發(fā)生器電路，其特征在于，所述負載晶體管電路由串聯(lián)的兩個或多個晶體管組成，晶體管的柵極端子被提供CEB(芯片啟動)信號。
7．權(quán)利要求1的電壓發(fā)生器電路，其特征在于，為了獲得已反相的傳輸門電路的漏極端子的信號，提供了NOR電路，其第一輸入端子連接到鉗位電路的漏極端子，其第二輸入端子被提供CEB(芯片啟動)信號，其輸出端子連接到傳輸門電路的柵極端子。
8．權(quán)利要求7的電壓發(fā)生器電路，其特征在于，鉗位電路由并聯(lián)的兩個或多個MOS晶體管組成。
9．權(quán)利要求7的電壓發(fā)生器電路，其特征在于，負載晶體管電路由串聯(lián)的兩個或多個晶體管組成，所述晶體管的柵極端子被提供CEB(芯片啟動)信號。
10．權(quán)利要求1的電壓發(fā)生器電路，其特征在于，為了提高驅(qū)動能力，還包括一個連接到輸出端子的微分放大器。
11．權(quán)利要求10的電壓發(fā)生器電路，其特征在于，所述電壓發(fā)生器電路應(yīng)用到具有多值存儲單元的半導體存儲裝置，其閾值電壓根據(jù)寫入數(shù)據(jù)從多個閾值電壓中選擇設(shè)定。
全文摘要
電壓發(fā)生器電路,包括負載晶體管電路、傳輸門電路、鉗位電路、以及反相器電路。負載晶體管電路的柵極端子被提供CEB信號。鉗位電路的柵極端子連接到負載晶體管電路的漏極端子。負載晶體管電路的漏極端子、傳輸門電路的源極端子與鉗位電路的柵極端子連接在一起,作為電壓發(fā)生器的輸出端子,輸出恒定電壓。當過高的電壓加到鉗位電路的漏極端子時,反相器電路翻轉(zhuǎn),傳輸門電路變?yōu)镺FF,保護鉗位電路不會被施加過高電壓,其結(jié)點不受損壞。
文檔編號G11C11/56GK1220467SQ9812310
公開日1999年6月23日 申請日期1998年12月1日 優(yōu)先權(quán)日1997年12月1日
發(fā)明者鈴貴幸 申請人:日本電氣株式會社