專利名稱：改進(jìn)的冗余電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的設(shè)計(jì)和制造。特別是，本發(fā)明涉及用來在一存儲(chǔ)器電路中增加電路密度的改進(jìn)的技術(shù)。
在一存儲(chǔ)器電路中，即在一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器或一場可編程邏輯器件中，為了尋址的目的而該存儲(chǔ)單元一般均按行和列排列。例如，一典型動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)芯片可以具有多至64×106個(gè)單元，這些單元以行和列來排列以便通過字線和位線來尋址。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路及其設(shè)計(jì)在現(xiàn)有技術(shù)中是公知的，為了簡明起見這里不予詳細(xì)討論。
在一典型DRAM芯片的制造期間，可發(fā)現(xiàn)在該主陣列中的成百萬個(gè)單元中有一個(gè)或多個(gè)單元是不合格的單元。在過去，設(shè)計(jì)人員并不是使整個(gè)芯片報(bào)廢而是提供可用來替換該不合格的單元的冗余單元，因而避開了不合格的單元并允許使用該存儲(chǔ)電路，就好像該存儲(chǔ)電路并不存在有缺陷一樣。
在制造中如果發(fā)現(xiàn)在該主存儲(chǔ)器陣列中有一單元不合格，則通常利用一冗余行或列來置換包含有該不合格單元的整個(gè)行或列。為了便于論及起見，這些單元的整個(gè)行或列在這里被稱之為一元件。還有為了便于理解，這里的討論是參照行和其置換進(jìn)行的，但應(yīng)記住這里所討論的結(jié)果還可等效地應(yīng)用于列和它的置換。
當(dāng)一冗余元件被用來替換在該主陣列中的一不合格元件時(shí)，現(xiàn)有技術(shù)的置換包含在制造期間設(shè)置一該冗余電路的啟動(dòng)熔絲(enable fuse)以指明使用該冗余元件來替換該主陣列元件中的一個(gè)。而且在制造期間，通過設(shè)置這個(gè)冗余電路的地址熔絲來指定由這個(gè)冗余元件所替換的不合格的主陣列元件的地址。在運(yùn)行時(shí)間，該啟動(dòng)熔絲的值和地址熔絲的值分別被裝入啟動(dòng)鎖存器和地址鎖存器中。如果該啟動(dòng)鎖存器包含有表示該冗余元件將被使用的值時(shí)，則該冗余元件將被用來替換由地址鎖存器所指明地址的不合格的主陣列元件。
為了更詳盡的闡述，

圖1示出了一被大大地簡化了的具有一主陣列102的DRAM單元100。雖然通常在一實(shí)際的主陣列中有許許多多的元件，但為了討論簡明起見圖1所示的主陣列102僅有4行或元件0-3。還示出了可用來替換元件0-3中的任一元件的一冗余行或元件104。
為了替換元件0-3中的任何元件，冗余元件104與二個(gè)地址位A1和A0相關(guān)。該地址位的值指明了冗余元件104替換主陣列元件的一譯碼邏輯電路。圖2示出了在現(xiàn)有技術(shù)中所使用的指定該用于冗余元件104的替換地址的冗余電路。如圖2所示，冗余電路210包括有一冗余元件104，該冗余元件104與一譯碼邏輯202相耦合。譯碼邏輯202被用來根據(jù)在制造期間設(shè)置的該啟動(dòng)和地址熔絲來查明冗余元件104是否應(yīng)被用來替換一不合格的主陣列元件，如果是，則該不合格主陣列元件被置換。
在圖2中，該啟動(dòng)熔絲被示為啟動(dòng)熔絲EF，并且用于圖1的例子的二個(gè)地址熔絲被示為地址熔絲AF1和AF0。為了討論方便起見假設(shè)在DRAM單元100的質(zhì)量控制期間發(fā)現(xiàn)主陣列元件#2是不合格的。在這種情況中，啟動(dòng)熔絲EF將被設(shè)置以表明這個(gè)冗余陣列元件104將替換不合格元件。設(shè)置地址熔絲AF1而不設(shè)置地址熔絲AF0以構(gòu)成用來指明這個(gè)冗余元件104將被用來替換主陣列元件2的位模式“10”。
在加電期間，也就是在DRAM單元的運(yùn)行期間，在啟動(dòng)熔絲EF中的值被裝入圖2的啟動(dòng)鎖存器EL中。在這種情況中，值“1”將被裝入啟動(dòng)鎖存器EL中。在地址熔絲AF1和AF0中的值被分別裝入地址鎖存器AL1和AL0中，從而使得地址鎖存器AL1存儲(chǔ)有值“1”和地址鎖存器AL0存儲(chǔ)有值“0”。這些被使用的鎖存器因?yàn)樵谶\(yùn)行時(shí)間內(nèi)它的可比熔絲更快地讀取，因此使DRAM單元的工作速率最佳化。通過檢驗(yàn)啟動(dòng)鎖存器EL，譯碼邏輯202可確定這個(gè)冗余元件104將被用來替換一不合格的陣列元件。通過檢驗(yàn)地址鎖存器AL1和AL0，譯碼邏輯202可確定這個(gè)冗余元件104被用來替換不合格的陣列元件#2。
結(jié)合圖2描述了現(xiàn)有技術(shù)中替換不合格的主陣列元件的工作，但現(xiàn)有技術(shù)還存在有若干缺點(diǎn)。例如，DRAM單元的容量增大，需要向一給定尺寸的芯片中置入較大數(shù)量的主陣列存儲(chǔ)器元件和／或冗余元件。在現(xiàn)有技術(shù)中，如像前面所討論的那樣，每一冗余元件都需要具有它的冗余電路的一啟動(dòng)熔絲的裝置以指明在運(yùn)行時(shí)間內(nèi)這個(gè)冗余元件是否被使用。如果在一DRAM芯片中提供有大量的冗余元件(以便有可能替換大量的不合格的主陣列元件)，則大量的啟動(dòng)熔絲占據(jù)了該DRAM芯片中的有效區(qū)域，因而進(jìn)一步限制了每一芯片可提供的主陣列元件和／或冗余元件的數(shù)量。
從前所述可知，所期望的改進(jìn)的冗余電路設(shè)計(jì)有利于減小用于實(shí)施它所需的區(qū)域，因而允許在一給定芯片中放置較多數(shù)量的主陣列元件和／或冗余元件。
在一實(shí)施例中，本明涉及置換一主陣列的不合格元件。該發(fā)明包括形成的第一冗余電路，該第一冗余電路又包括形成的第一多個(gè)地址熔絲。當(dāng)被設(shè)置時(shí)，所構(gòu)成的該第一多個(gè)地址熔絲指定該不合格元件中的一個(gè)元件的地址。本發(fā)明進(jìn)一步包括形成的第一多個(gè)地址鎖存器，該第一多個(gè)地址鎖存器的每一個(gè)分別與該第一多個(gè)地址熔絲的每一個(gè)相連接。
進(jìn)一步包括形成第一冗余元件。另外，該方法包括形成的第一譯碼邏輯電路。第一譯碼邏輯被連接到第一多個(gè)地址鎖存器和冗余元件。在該存儲(chǔ)陣列的操作期間所構(gòu)成的第一譯碼邏輯電路確定在第一多個(gè)地址熔絲中所存儲(chǔ)的一位模式是否與第一預(yù)定值不同，并且如果該位模式與該預(yù)定值不同則將該第一冗余元件置為置換模式。在操作期間該置換模式使得第一冗余元件被用來替代該不合格的元件。
在另一實(shí)施例中，本發(fā)明涉及一具有一冗余元件的冗余電路。構(gòu)成的該冗余元件替換一不合格的存儲(chǔ)器陣列元件。當(dāng)設(shè)置時(shí)，該冗余電路包括第一多個(gè)地址熔絲，它的構(gòu)成為指定一不合格存儲(chǔ)器陣列元件的地址。該冗余電路進(jìn)一步包括第一多個(gè)地址鎖存器，該第一多個(gè)地址鎖存器的每一個(gè)與第一多個(gè)地址熔絲的每一個(gè)相連接。還包括有與第一多個(gè)地址鎖存器和冗余元件相連接的第一譯碼邏輯電路。該第一譯碼邏輯電路的構(gòu)成是為確定該冗余元件是在無效的模式還是在置換模式狀態(tài)。如果該第一多個(gè)地址熔絲存儲(chǔ)了等于一預(yù)定值的值時(shí)，則由第一譯碼邏輯電路確定該冗余元件是處于無效的模式。如果在該第一多個(gè)地址熔絲中所存儲(chǔ)的值與該預(yù)定值不同，則由第一譯碼邏輯電路確定該冗余元件是處于置換模式狀態(tài)，其中該第一譯碼邏輯電路的確定無須使用一啟動(dòng)熔絲。
下面結(jié)合附圖對(duì)本發(fā)明所作詳細(xì)的說明將會(huì)對(duì)本發(fā)明的這些和其它的特征有更為詳細(xì)的了解。
本發(fā)明的介紹以例子的方式來進(jìn)行，但本發(fā)明并不限于所舉的例子，附圖中相同的標(biāo)號(hào)表示相同的元件。
圖1示出了為了討論方便起見而高度簡化的具有一主陣列的DRAM單元。
圖2示出了在現(xiàn)有技術(shù)中使用的指明用于一冗余元件的置換地址的冗余電路。
圖3示出了根據(jù)本發(fā)明的一實(shí)施例的一改進(jìn)的冗余電路，其中不需該啟動(dòng)熔絲。
圖4示出了根據(jù)本發(fā)明的一實(shí)施例的由該譯碼邏輯將圖3的冗余元件置換為置換模式的步驟。
圖5示出了本發(fā)明的另一實(shí)施例，其中該啟動(dòng)熔絲EF和啟動(dòng)鎖存器EL有利的被刪除。
圖6示出了根據(jù)本發(fā)明的一實(shí)施例的由該譯碼邏輯將圖5的冗余元件置換為置換模式的步驟。
現(xiàn)在將參照附圖對(duì)本發(fā)明的實(shí)施例作詳細(xì)說明。在以下的說明中，為了提供對(duì)本發(fā)明的全面了解而應(yīng)對(duì)本發(fā)明作詳盡的描述。但是，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，很顯然無須對(duì)本發(fā)明的某些部分或全部作詳細(xì)的說明就可實(shí)施本發(fā)明。在其它的情況下，為了使本發(fā)明更為清楚，不再詳細(xì)描述已知的處理步驟和／或結(jié)構(gòu)。
為了討論的目的，在本文中本發(fā)明所描述的諸如隨機(jī)存取存儲(chǔ)器(RAM)之類的存儲(chǔ)器電路包括有動(dòng)態(tài)RAM(DRAM)和同步DRAM(SDRAM)。但是，本發(fā)明還有包括邏輯裝置的其它應(yīng)用。為了便于理解起見，該存儲(chǔ)器陣列被簡化為僅包括有四個(gè)元件。當(dāng)然，實(shí)際的存儲(chǔ)器陣列明顯地包括有更多的元件。為了有效地改進(jìn)，該陣列被概念性地分為包括一較小的、易管理數(shù)量元件的若干子組。通常，提供有多個(gè)冗余元件和相關(guān)的電路，每一個(gè)都被指定為置換在該主陣列中的元件的各自的子組。
根據(jù)本發(fā)明的一實(shí)施例，提供了一種冗余電路，它有利的刪除了所需的該啟動(dòng)熔絲。與一冗余元件相關(guān)的冗余電路并被賦予一預(yù)定值。在制造期間，如果與這個(gè)冗余電路相關(guān)的該冗余元件是處于無效的模式(即，它不被用于置換一不合格的主陣列元件)，則與這個(gè)冗余電路相關(guān)的該地址熔絲將存儲(chǔ)一等于該預(yù)定值的值。反之，如果該冗余元件處于置換模式，則與冗余電路相關(guān)的它的地址熔絲將被置為被置換的該不合格的主陣列元件的地址。
當(dāng)使用多個(gè)冗余元件及相關(guān)的電路時(shí)，在各個(gè)冗余元件的地址熔絲中所存儲(chǔ)的該預(yù)定值就不重要了。另外，在該地址熔絲中所存儲(chǔ)的預(yù)定值對(duì)于所有冗余元件是相同的也是不重要。該預(yù)定值可以是相同也可以不相同或者可以是部分相同也可以是部分不相同。
在操作期間，檢查在該地址熔絲中的值以確定它們是否與該預(yù)定值不同。如果它們是不同的，則該冗余電路的譯碼邏輯將一啟動(dòng)鎖存器置位以表明在操作期間使用該相關(guān)的冗余元件去置換被發(fā)現(xiàn)為不合格的主陣列元件中的一個(gè)元件。在制造期間被存儲(chǔ)在該地址熔絲中的該不合格主陣列元件的地址，隨后被裝入在操作期間所使用的該地址鎖存器中。
在另一實(shí)施例中，提供一種冗余電路設(shè)計(jì)，它有利的刪除了同時(shí)需要的啟動(dòng)熔絲和啟動(dòng)鎖存器。一冗余電路與一冗余元件相關(guān)。與前面一樣，該冗余電路被賦予一預(yù)定值。在制造期間，如果與這個(gè)冗余電路相關(guān)的冗余元件是處于無效的模式(即，它將不被用于置換一不合格的主陣列元件)，則與這個(gè)冗余元件相關(guān)的地址熔絲將存儲(chǔ)一等于該預(yù)定值的值。另一方面，如果該冗余元件是處于置換模式，則它的相關(guān)的冗余電路的地址熔絲將被設(shè)置為它所置換的不合格的主陣列元件的地址。
在操作期間，檢查在該地址熔絲中的值以確定它們是否與預(yù)定值不同。如果是不同，則該冗余電路的譯碼邏輯理解在操作期間該相關(guān)的冗余元件被用來置換被發(fā)現(xiàn)是不合格的主陣列元件的一個(gè)元件。在制造期間在該地址熔絲中所存儲(chǔ)的不合格主陣列元件的地址隨后被裝入在操作期間被使用的地址鎖存器中。
應(yīng)注意的是，因?yàn)樵撝麝嚵性刂返囊粋€(gè)地址被用于指明該冗余元件是在無效的模式還是置換模式(即，該預(yù)定值的地址)，因而存在這種可能性，即一給定的冗余元件不會(huì)提供對(duì)于地址與該預(yù)定值相符的主陣列元件的置換。為了解決這個(gè)問題，根據(jù)本發(fā)明的一個(gè)方面，提供了重疊冗余電路層以保證可置換所有的主陣列元件。根據(jù)本發(fā)明的這個(gè)方面，每一存儲(chǔ)器陣列最好提供至少二個(gè)冗余元件(和二個(gè)相關(guān)的冗余電路)。這二個(gè)相關(guān)的冗余電路最好具有不同的預(yù)定值。例如，如果冗余電路#1與預(yù)定值3相關(guān)并且因此不能提供用于一主陣列元件#3的置換，則冗余電路#2最好與任何除3之外(例如2)的預(yù)定值相關(guān)并且可以因此對(duì)在制造期間發(fā)現(xiàn)是不合格的主陣列元件#3提供置換覆蓋層。
另外，提供了用于該存儲(chǔ)器陣列的至少二個(gè)冗余電路。該冗余電路的覆蓋層至少重疊二個(gè)元件。例如，假設(shè)該主存儲(chǔ)器陣列包括六個(gè)元件(0-5)而該冗余電路置換4個(gè)元件中的一個(gè)。在這種情況，一個(gè)冗余電路覆蓋在該主陣列中的元件0-3并且另一個(gè)冗余電路覆蓋元件2-5。此外，假設(shè)第一冗余電路的預(yù)定值是3而第二冗余電路的預(yù)定值為0。在第一冗余電路中的該預(yù)定值3相應(yīng)于主陣列元件2而在第二冗余電路中的該預(yù)定值0相應(yīng)于主陣列元件3。這樣，第一冗余電路不可能置換元件2而第二冗余電路不可能置換元件3。但是，第二冗余電路可以置換元件2(而第一冗余電路則不能)和第一冗余電路可以置換元件3。因此，重疊覆蓋層能實(shí)現(xiàn)整個(gè)陣列的全面冗余覆蓋。
利用下面的附圖可以更好地了解本發(fā)明的特征和優(yōu)點(diǎn)。圖3示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的一種改進(jìn)的冗余電路，在該電路中不再需要啟動(dòng)熔絲。在圖3中，示出了一改進(jìn)的冗余電路304，其中包括用來置換在制造期間發(fā)現(xiàn)為不合格的主陣列元件中的一個(gè)元件的冗余元件300。冗余元件300與現(xiàn)有技術(shù)圖1中的冗余元件104基本相似。
所示的冗余元件300響應(yīng)于冗余電路304的譯碼邏輯302。譯碼邏輯302表示該電路負(fù)責(zé)在操作期間確定它的相關(guān)冗余元件300是處于無效的模式(即，不用來置換任何不合格的主陣列元件)還是處于置換模式(即，在該存儲(chǔ)器陣列的操作期間用來置換一不合格的主陣列元件)。如果譯碼邏輯302確定冗余元件300是處于置換模式，則它還負(fù)責(zé)確定在操作期間冗余元件300所替代的不合格的主陣列元件的地址。
所示的譯碼邏輯302與多個(gè)地址鎖存器AL1和AL0相連。如圖所示，地址鎖存器AL1和AL0依次分別與地址熔絲AF1和AF0相連接。為了說明方便起見，這里假設(shè)該主陣列元件只有4個(gè)元件(根據(jù)冗余元件300是一行還是一列的若干行或列)，但是應(yīng)注意的是一典型的主陣列通常有很多個(gè)元件。同樣為了說明方便起見，該冗余元件提供有足夠的地址位(例如，二個(gè)地址位)去對(duì)主陣列的整個(gè)存儲(chǔ)空間尋址。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)了解這些不是必須的，某些冗余元件的實(shí)施可以僅僅提供足夠的地址位去對(duì)用于置換目的所指定的存儲(chǔ)器空間的子集進(jìn)行尋址。在這里本發(fā)明所披露的也是應(yīng)用于這些實(shí)施的例子。
根據(jù)本發(fā)明的一個(gè)方面，冗余電路304(該電路與冗余元件300相關(guān))被賦予一預(yù)定值。為了討論方便起見，雖然該預(yù)定值可以是由在地址熔絲中所存儲(chǔ)的位模式所表示的任何預(yù)定值，但這個(gè)預(yù)定值被任意地給定為3。這樣，地址熔絲AF1和AF0將存儲(chǔ)3的缺省位模式。當(dāng)?shù)刂啡劢zAF1和AF0存儲(chǔ)了該預(yù)定值時(shí)，相關(guān)的冗余元件00被理解為處在無效的模式，并且啟動(dòng)鎖存器EL不被置位。
例如，如果該主陣列元件#2在制造期間被發(fā)現(xiàn)不合格并且冗余元件300被用于置換該主陣列元件#2，則在地址熔絲AF1和AF0中的值將被置為“2”的值(即，根據(jù)二進(jìn)制邏輯，AF1和AF0將分別被置為“1”和“0”)。如果該地址熔絲AF1和AF0在操作期間被發(fā)現(xiàn)存儲(chǔ)了除該預(yù)定值之外的任何值(例如，在這個(gè)例子中為3)時(shí)，則通過譯碼邏輯302理解相關(guān)的冗余元件300是處在置換模式。因此，譯碼邏輯302(或另外適當(dāng)電路)將置位啟動(dòng)鎖存器EL以指明這個(gè)冗余元件300今后在操作期間被以前面所述的方式用作不合格主陣列元件2(值“2”作為一位模式存儲(chǔ)在地址熔絲AF1和AF0中)的置換元件。典型地，在開始工作以允許譯碼邏輯302確定冗余元件300的操作模式(即無效的模式或置換模式)時(shí)，在地址熔絲AF1和AF0中的值被裝入各自的地址鎖存器AL1和AL0之中。另外，它能夠從在地址熔絲AF1和AF0所存儲(chǔ)的值中直接確定冗余元件的操作模式。
圖4示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例，由譯碼邏輯302將冗余元件300置為置換模式的步驟。在步驟402，譯碼邏輯302將在制造期間在該地址熔絲中所存儲(chǔ)的值與該預(yù)定值比較。但通常這個(gè)步驟并不必要，因?yàn)樵谠摫容^之前，在該地址熔絲中所存儲(chǔ)的值就首先被裝入到該各自的地址鎖存器之中。如果它們相符合，則與譯碼邏輯302相關(guān)的冗余元件被理解為在操作期間處在無效的模式(步驟404)，并且無須置位該啟動(dòng)熔絲。
另一方面，如果在制造期間在該地址熔絲中存儲(chǔ)的值與該預(yù)定值不同時(shí)，啟動(dòng)鎖存器EL被設(shè)置(步驟406)以指明在操作期間這個(gè)冗余元件300是處于置換模式。因此，在操作期間冗余元件300被用在該置換模式(步驟408)。在該地址熔絲中存儲(chǔ)的地址(并且被裝入該地址鎖存器中)指定在操作期間冗余元件300替換那個(gè)主陣列元件。
圖5示出了本發(fā)明的另一實(shí)施例，其中有利的刪除了啟動(dòng)熔絲EF和啟動(dòng)鎖存器EL。在圖5中，存在有所示另一改進(jìn)的冗余電路504，它包括有用來置換一不合格的主陣列元件的冗余元件500。冗余元件500如圖所示被連接到相關(guān)的冗余電路504的譯碼邏輯502。但是，圖3和現(xiàn)有技術(shù)圖2所示實(shí)施例中的啟動(dòng)鎖存器EL被刪除了。譯碼邏輯502，如圖所示，被連接到地址鎖存器AL1和AL0，而AL1和AL0依次分別與地址熔絲AF1和AF0相連。另外，雖然如前所述一存儲(chǔ)器陣列具有任意數(shù)量的陣列元件，但為了說明方便起見這個(gè)存儲(chǔ)器陣列僅具有四個(gè)元件。
如同在圖3的情況那樣，冗余電路504(與冗余元件500相關(guān))被賦予一預(yù)定值。為了說明方便起見，雖然這個(gè)預(yù)定值可以是由在該地址熔絲中存儲(chǔ)的位模式所表示的任何預(yù)定值，但這里將該預(yù)定值任意給定為值2。這樣，地址熔絲AF1和AF0將存儲(chǔ)2的缺省位模式。當(dāng)?shù)刂啡劢zAF1和AF0存儲(chǔ)了該預(yù)定值時(shí)，通過譯碼邏輯502理解相關(guān)的冗余元件300為在操作期間處在無效的模式并且不被使用于置換目的。
例如，如果該主陣列元件#3在制造期間被發(fā)現(xiàn)不合格并且冗余元件500被用于對(duì)其置換，則在地址熔絲AF1和AF0中的值將被置為“3”(即，根據(jù)二進(jìn)制邏輯AF1和AF0被置為“1”)。如果在操作期間發(fā)現(xiàn)該地址熔絲AF1和AF0存儲(chǔ)了除該預(yù)定值之外的任何值(例如，在本例中為2，則通過譯碼邏輯502理解相關(guān)的冗余元件500)處于置換模式。因此，冗余元件500將在操作期間，以前述的方式在后面作為用于不合格主陣列元件3的置換元件(該值“3”作為一位模式而存儲(chǔ)在地址熔絲AF1和AF0中)。通常，在開始工作以允許譯碼邏輯502確定冗余元件500的操作模式(即，無效的模式或置換模式)時(shí)，在地址熔絲AF1和AF0中的值被裝入到各自的地址鎖存器AL1和AL0。另外，它可以直接從地址熔絲AF1和AF0中存儲(chǔ)的值中確定冗余元件的操作模式。
圖6示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的由譯碼邏輯502將冗余元件500置為置換模式的步驟。在步驟602，譯碼邏輯502將在制造期間在該地址熔絲中所存儲(chǔ)的值與預(yù)定值相比較。一般來說這個(gè)步驟是不必要的，因?yàn)樵诒容^之前在該地址熔絲中所存儲(chǔ)的值就首先被裝入各自的地址鎖存器中了。如果它們相符合，則與譯碼邏輯502相關(guān)的冗余元件被認(rèn)為在操作期間處于無效的模式(步驟604)。
另一方面，如果在制造期間在該地地址熔絲中存儲(chǔ)的值與該預(yù)定值不同，則冗余元件500被認(rèn)為在操作期間處于置換模式。應(yīng)注意的是，如像在圖3的實(shí)施例那樣，譯碼邏輯502認(rèn)為不必置位一啟動(dòng)鎖存器EL。因此，在操作期間冗余元件500被用于該置換模式(步驟408)。在地址熔絲中所存儲(chǔ)的地址(并被裝入該地址鎖存器中)指定在操作期間冗余元件500替換哪個(gè)主陣列元件。
在上述實(shí)施例中，指明該冗余元件的操作模式的預(yù)定值的使用排除用于替換該主陣列元件的一個(gè)(例如與該預(yù)定值相符的該主陣列元件)的這個(gè)冗余元件。為了解決這個(gè)問題，最好是提供重疊的冗余電路覆蓋層以保證可置換所有的主陣列元件。根據(jù)本發(fā)明的這個(gè)方面，每一存儲(chǔ)器陣列最好提供至少二個(gè)冗余元件(在二個(gè)冗余電路中)。這很少發(fā)生影響，即使有，對(duì)電路設(shè)計(jì)者也是一負(fù)擔(dān)，因?yàn)榇鎯?chǔ)器陣列通常提供有大量的冗余元件，無論如何也能置換多于一個(gè)不合格的主陣列元件。
為了說明方便起見，假設(shè)僅提供有二個(gè)冗余元件。與這二個(gè)冗余元件相關(guān)的二個(gè)冗余電路最好具有不同的預(yù)定值。例如，如果冗余電路#1與預(yù)定值3相關(guān)并且因此不可能對(duì)于該主陣列元件#3提供置換，則冗余電路#2最好與除3之外的任何預(yù)定值(例如2)相關(guān)并且可以因此對(duì)在制造期間被發(fā)現(xiàn)為不合格的主陣列元件#3提供置換覆蓋。
該啟動(dòng)熔絲的淘汰(以及在一實(shí)施例中該啟動(dòng)鎖存器的淘汰)有利于允許該存儲(chǔ)器設(shè)計(jì)者節(jié)省在該芯片上的空間。因此，它能夠在一給定尺寸的芯片上縮減另外的主陣列元件和／或冗余元件以增加容量和／或提供另外的置換能力。本領(lǐng)域的技術(shù)人員都可了解到，能增加存儲(chǔ)器容量而不增大芯片尺寸是很突出的優(yōu)點(diǎn)，特別是在諸如DRAM制造領(lǐng)域中，設(shè)計(jì)原則是限制可放入一給定小片中的器件數(shù)量。
在一實(shí)施例中，通過淘汰該啟動(dòng)熔絲(以及在一實(shí)施例中淘汰啟動(dòng)鎖存器)所節(jié)省下來的區(qū)域可由該設(shè)計(jì)者用來對(duì)一所給的冗余元件提供更多的地址位(即，提供更多的地址熔絲和地址鎖存器)以增加該冗余元件的尋址能力。本領(lǐng)域的技術(shù)人員還可以了解到，所增大的尋址能力能使該冗余元件對(duì)該主陣列元件的較大部分進(jìn)行尋址，因此增加了可用于置換不合格的主陣列元件的一給定冗余元件的適應(yīng)性。
雖然通過幾個(gè)實(shí)施例對(duì)本發(fā)明作了說明，但所存在的對(duì)這些實(shí)施例的交替、置換和等效均是在本發(fā)明的范圍之內(nèi)。例如，雖然所披露的內(nèi)容主要涉及熔絲，但術(shù)語熔絲還可包含抗熔絲。另外，該熔絲(或鎖存)可利用所存儲(chǔ)的值0或1來設(shè)置，只要這個(gè)值由譯碼邏輯正確地理解即可。因此，權(quán)利要求可被解釋為所包括的這些交替、置換和等效均是在本發(fā)明的精神和范圍之內(nèi)。
權(quán)利要求
1．一種置換一存儲(chǔ)器陣列的不合格元件的方法，包含形成第一冗余電路，包括，形成第一多個(gè)地址熔絲，當(dāng)設(shè)置時(shí)，所述構(gòu)成的第一多個(gè)地址熔絲指明所述不合格元件之一的地址；形成第一多個(gè)地址鎖存器，所述第一多個(gè)地址鎖存器的每一個(gè)與所述第一多個(gè)地址熔絲的每一個(gè)相連接；形成第一冗余元件；和形成第一譯碼邏輯電路，所述第一譯碼邏輯與所述第一多個(gè)地址鎖存器和所述冗余元件相連接，所述第一譯碼邏輯電路的構(gòu)成是為確定在所述存儲(chǔ)器陣列的操作期間，在所述第一多個(gè)地址熔絲中存儲(chǔ)的位模式是否與第一預(yù)定值不同，并且如果所述位模式與所述預(yù)定值不同，則使所述第一冗余元件置于所述的置換模式，所述置換模式啟動(dòng)所述第一冗余元件以用來在操作期間替換所述不合格元件中的一個(gè)元件。
2．如權(quán)利要求1的方法，還包含形成第二冗余電路，包括，形成第二多個(gè)地址熔絲，當(dāng)設(shè)置時(shí)，所述構(gòu)成的第二多個(gè)地址熔絲指明另一個(gè)不合格元件的地址；形成第二多個(gè)地址鎖存器，所述第二多個(gè)地址鎖存器的每一個(gè)與所述第二多個(gè)地址熔絲的每一個(gè)相連接；形成第二冗余元件；和形成第二譯碼邏輯電路，所述第二譯碼邏輯與所述第二多個(gè)地址鎖存器和所述第二冗余元件相連接，所述第二譯碼邏輯電路的構(gòu)成是為確定在所述存儲(chǔ)器陣列的操作期間，在所述第二多個(gè)地址熔絲中存儲(chǔ)的位模式是否與第二預(yù)定值不同，并且如果所述位模式與所述預(yù)定值不同，則使所述第二冗余元件置于所述的置換模式，所述第二預(yù)定值不同于所述第一預(yù)定值。
3．如權(quán)利要求1的方法，其中所述存儲(chǔ)器陣列是一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)電路的一存儲(chǔ)器陣列。
4．如權(quán)利要求3的方法，其中所述第一冗余電路還包含形成一啟動(dòng)鎖存器，所述啟動(dòng)鎖存器與所述第一譯碼邏輯相連接，由此在所述操作期間，所述第一譯碼邏輯通過對(duì)所述啟動(dòng)鎖存器置位將所述第一冗余元件置于所述置換模式。
5．如權(quán)利要求1的方法，其中所述第二多個(gè)地址鎖存器的每一個(gè)在所述操作期間，裝入在所述第二多個(gè)地址熔絲的每一個(gè)中的值。
6．如權(quán)利要求5的方法，其中所述第一譯碼邏輯通過確定在所述第一多個(gè)地址鎖存器中所存儲(chǔ)的值而確定在所述第一多個(gè)地址熔絲中所存儲(chǔ)的所述位模式。
7．如權(quán)利要求1的方法，其中所述第一譯碼邏輯將所述第一冗余元件置于所述置換模式而無須使用一啟動(dòng)熔絲。
8．如權(quán)利要求1的方法，其中所述第一冗余元件被置于所述置換模式而無須在制造期間設(shè)置與所述第一冗余電路和所述第一冗余元件之一相關(guān)的一啟動(dòng)熔絲。
9．一種用來置換一存儲(chǔ)器陣列的不合格元件的方法，包含形成第一冗余電路，包括，形成第一多個(gè)地址熔絲，當(dāng)設(shè)置時(shí)，所述構(gòu)成的第一多個(gè)地址熔絲指明所述不合格元件之一的一個(gè)不合格元件的地址；形成第一多個(gè)地址鎖存器，所述第一多個(gè)地址鎖存器的每一個(gè)與所述第一多個(gè)地址熔絲的每一個(gè)相連接；形成第一冗余元件；形成第一譯碼邏輯電路，所述第一譯碼邏輯和所述第一多個(gè)地址鎖存器及所述第一冗余元件相連接；和形成第一啟動(dòng)鎖存器，所述第一啟動(dòng)鎖存器與所述第一譯碼邏輯相連接，所述第一譯碼邏輯電路的構(gòu)成是為確定在所述存儲(chǔ)器陣列的操作期間，在所述第一多個(gè)地址熔絲中存儲(chǔ)的位模式是否與第一預(yù)定值不同，并且如果所述位模式與所述第一預(yù)定值不同，則置位所述第一啟動(dòng)鎖存器以將所述第一冗余元件置于置換模式。
10．如權(quán)利要求9的方法，其中設(shè)置所述第一啟動(dòng)鎖存器而無須使用與所述第一冗余電路和所述第一冗余元件的一個(gè)相關(guān)的一啟動(dòng)熔絲。
11．如權(quán)利要求9的方法，其中所述存儲(chǔ)器陣列是一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電路的存儲(chǔ)器陣列。
12．如權(quán)利要求9的方法，進(jìn)一步包含形成第二冗余電路，包括，形成第二多個(gè)地址熔絲，當(dāng)置位時(shí)，所述構(gòu)成的第二多個(gè)地址熔絲指明另一個(gè)不合格元件的地址；形成第二多個(gè)地址鎖存器，所述第二多個(gè)地址鎖存器的每一個(gè)與所述第二多個(gè)地址熔絲的每一個(gè)相連接；形成第二冗余元件；形成第二譯碼邏輯電路，所述第二譯碼邏輯和所述第二多個(gè)地址鎖存器及所述第二冗余元件相連接；和形成第二啟動(dòng)鎖存器，所述第二啟動(dòng)鎖存器與所述第二譯碼邏輯相連接，所述第二譯碼邏輯電路的構(gòu)成是為確定在所述存儲(chǔ)器陣列的操作期間，在所述第二多個(gè)地址熔絲中存儲(chǔ)的位模式是否與第二預(yù)定值不同，并且如果所述位模式與所述第二預(yù)定值不同，則置位所述第二啟動(dòng)鎖存器以將所述第二冗余元件置于所述置換模式，所述第二預(yù)定值不同于所述第一預(yù)定值。
13．一種具有一冗余元件的冗余電路，所述冗余元件的構(gòu)成是為置換一不合格存儲(chǔ)器陣列元件，該電路包含第一多個(gè)地址熔絲，所述第一多個(gè)地址熔絲的構(gòu)成是為當(dāng)被設(shè)置時(shí)指明所述不合格的存儲(chǔ)器陣列元件的地址；第一多個(gè)地址鎖存器，所述第一多個(gè)地址鎖存器的每一個(gè)與所述第一多個(gè)地址熔絲的每一個(gè)相連接；第一譯碼邏輯電路，所述第一譯碼邏輯電路與所述第一多個(gè)地址鎖存器和所述冗余元件相連接，所述第一譯碼邏輯電路的構(gòu)成是為確定所述冗余元件是處于無效的模式還是置換模式，如果所述第一多個(gè)地址熔絲存儲(chǔ)了一等于預(yù)定值的值時(shí)，則由所述第一譯碼邏輯電路確定所述冗余元件是處于所述無效的模式，如果在所述第一多個(gè)地址熔絲中所存儲(chǔ)的值與所述預(yù)定值不同，則由所述第一譯碼邏輯電路確定所述冗余元件是處于置換模式，其中所述第一譯碼邏輯電路的這樣確定無須使用一啟動(dòng)熔絲。
14．如權(quán)利要求13的冗余電路，進(jìn)一步包含連接到所述第一譯碼邏輯電路的第一啟動(dòng)鎖存器，當(dāng)被置位時(shí)所述第一啟動(dòng)鎖存器的構(gòu)成指明在用于置換所述不合格存儲(chǔ)器陣列元件的操作期間使用了所述冗余元件，如果在所述第一多個(gè)地址熔絲中存儲(chǔ)的所述值由所述第一譯碼邏輯電路確定為不同于所述預(yù)定值時(shí)，則所述第一啟動(dòng)鎖存器被置位。
15．如權(quán)利要求13的冗余電路，其中所述不合格存儲(chǔ)器陣列元件表示一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器陣列的一存儲(chǔ)器陣列元件。
16．如權(quán)利要求13的冗余電路，其中所述冗余元件是一存儲(chǔ)器元件的冗余行。
17．如權(quán)利要求13的冗余電路，其中所述冗余元件是存儲(chǔ)器元件的冗余列。
18．如權(quán)利要求13的冗余電路，其中所述的地址熔絲是由抗熔絲來實(shí)施的。
19．一種在制造期間用來置換不合格存儲(chǔ)器元件的一組冗余電路，包含第一冗余電路，包括第一多個(gè)地址熔絲，當(dāng)設(shè)置時(shí)，所述第一多個(gè)地址熔絲的構(gòu)成是為指明所述不合格存儲(chǔ)器元件的第一個(gè)元件的地址，第一多個(gè)地址鎖存器，所述第一多個(gè)地址鎖存器的每一個(gè)與所述第一多個(gè)地址熔絲的每一個(gè)相連接，第一冗余元件，和第一譯碼邏輯電路，所述第一譯碼邏輯電路與所述第一多個(gè)地址鎖存器和所述第一冗余元件相連接，所述第一譯碼邏輯電路的構(gòu)成是為確定所述第一冗余元件是處于無效的模式還是置換模式，如果所述第一多個(gè)地址熔絲存儲(chǔ)了等于第一預(yù)定值的第一值時(shí)，則通過所述第一譯碼邏輯電路確定所述第一冗余元件是處于所述無效的模式，如果在所述第一多個(gè)地址熔絲中所存儲(chǔ)的所述第一值與所述第一預(yù)定值不同時(shí)，則通過所述譯碼邏輯電路確定所述第一冗余元件處于所述置換模式，其中所述第一譯碼邏輯電路的確定不需使用一啟動(dòng)熔絲，和第二冗余電路，包括第二多個(gè)地址熔絲，當(dāng)被設(shè)置時(shí)所述第二多個(gè)地址熔絲的構(gòu)成是為指明所述不合格存儲(chǔ)器元件的第二不合格存儲(chǔ)器元件的地址，第二多個(gè)地址鎖存器，所述第二多個(gè)地址鎖存器的每一個(gè)與所述第二多個(gè)地址熔絲的每一個(gè)相連接，第二冗余元件，和第二譯碼邏輯電路，所述第二譯碼邏輯電路與所述第二多個(gè)地址鎖存器和所述第二冗余元件相連接，所述第二邏輯電路的構(gòu)成是為確定所述第二冗余元件是處于無效的模式還是處于置換模式，如果所述第二多個(gè)地址熔絲存儲(chǔ)了等于第二預(yù)定值的第二值時(shí)，則通過所述第二譯碼邏輯電路確定所述第一冗余元件是處于所述無效的模式，如果在所述第二多個(gè)地址熔絲中存儲(chǔ)的所述第二值與所述第二預(yù)定值不同時(shí)，則通過所述第二譯碼邏輯電路確定所述第二冗余元件處于所述置換模式，所述第二預(yù)定值與第一預(yù)定值不同，其中所述第二譯碼邏輯電路的確定不需使用一啟動(dòng)熔絲。
20．如權(quán)利要求19的一組冗余元件，其中所述的不合格存儲(chǔ)器元件表示一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器陣列的存儲(chǔ)器元件。
全文摘要
用于置換存儲(chǔ)器陣列不合格元件的方法,包括形成第一冗余電路,它包括形成第一多個(gè)地址熔絲。當(dāng)設(shè)置時(shí),構(gòu)成第一多個(gè)地址熔絲以指明不合格元件的一個(gè)的地址。還包括形成第一多個(gè)地址鎖存器,其每個(gè)與第一多個(gè)地址熔絲的每個(gè)相連。還形成第一冗余元件。還有形成第一譯碼邏輯電路,其與第一多個(gè)地址鎖存器和冗余元件相連接,以確定在存儲(chǔ)器陣列操作期間在第一多個(gè)地址熔絲中存儲(chǔ)的位模式是否和第一預(yù)定值不同,如不同,第一冗余元件置于置換模式。
文檔編號(hào)G11C29/00GK1205476SQ98114810
公開日1999年1月20日 申請(qǐng)日期1998年6月12日 優(yōu)先權(quán)日1997年6月20日
發(fā)明者克里斯琴·A·伯杰 申請(qǐng)人:西門子公司