專利名稱：半導(dǎo)體電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電路裝置，更詳細(xì)地說，涉及接受外部電源電壓，具有正常方式和測(cè)試方式的半導(dǎo)體電路裝置。
當(dāng)前，作為一種半導(dǎo)體電路裝置，提供了DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)和SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)等半導(dǎo)體存儲(chǔ)裝置。最近，為了減少耗電，提供了備有把外部電源電壓(例如，5伏)降壓，產(chǎn)生內(nèi)部電源電壓(例如，3.3伏)的內(nèi)部電源電路的半導(dǎo)體存儲(chǔ)裝置.


圖14為示出用于DRAM等的現(xiàn)有的內(nèi)部電源電路結(jié)構(gòu)的電路圖。參照?qǐng)D14，現(xiàn)有的內(nèi)部電源電路包括差分放大器3和驅(qū)動(dòng)晶體管4。差分放大器3具有接受基準(zhǔn)電壓VREF的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)2上的不倒相輸入端子。驅(qū)動(dòng)晶體管4具有連接到差分放大器3輸出端子上的柵極，并連接在外部電源節(jié)點(diǎn)1與內(nèi)部電源節(jié)點(diǎn)2之間。
在上述內(nèi)部電源電路中，把內(nèi)部電源電壓int VCC反饋到差分放大器3上，借此，差分放大器3控制驅(qū)動(dòng)晶體管4，使內(nèi)部電源電壓int VCC等于基準(zhǔn)電壓VREF。即，差分放大器3和驅(qū)動(dòng)晶體管4形成閉環(huán)。結(jié)果是，該內(nèi)部電源電路把低于外部電源電壓ext VCC的內(nèi)部電源電壓intVCC供給到內(nèi)部電源節(jié)點(diǎn)2上。
在上述內(nèi)部電源電路中，為了把較大的電流供給到內(nèi)部電源節(jié)點(diǎn)2上，希望驅(qū)動(dòng)晶體管4的柵極較寬。因?yàn)槿鐖D15所示，驅(qū)動(dòng)晶體管4的柵極寬度(W)越寬，其驅(qū)動(dòng)能力就越高。
但是，如上所述，因?yàn)樵趦?nèi)部電源電路中形成了反饋環(huán)，所以，如圖15所示，驅(qū)動(dòng)晶體管4的柵極寬度(W)越寬，對(duì)振蕩的穩(wěn)定性就越低。這樣，在驅(qū)動(dòng)晶體管4的驅(qū)動(dòng)能力與對(duì)振蕩的穩(wěn)定性之間，存在著所謂折衷關(guān)系。
因此，雖然希望在不發(fā)生振蕩的范圍內(nèi)，把驅(qū)動(dòng)晶體管4的柵極寬度(W)設(shè)計(jì)得盡可能寬，但是，在DRAM芯片制作之后，有時(shí)，發(fā)生預(yù)料不到的振蕩。這是因?yàn)?，借助于模擬難以完全預(yù)測(cè)出驅(qū)動(dòng)能力大，并且對(duì)振蕩穩(wěn)定性高的最佳柵極寬度(W)。還有，有時(shí)也有因制造工序的偏差而發(fā)生振蕩的情況。
這樣，在DRAM芯片制作后產(chǎn)生振蕩時(shí)，雖然必須重新設(shè)計(jì)，把驅(qū)動(dòng)晶體管4的柵極寬度(W)設(shè)計(jì)得窄一些，但是，很難預(yù)計(jì)把柵極的寬度(W)設(shè)計(jì)成多么窄振蕩才能停止。因此，雖然修改掩模，重作新的芯片，有時(shí)還是產(chǎn)生振蕩。這樣，以往，存在著為了把驅(qū)動(dòng)晶體管4的柵極寬度設(shè)計(jì)得最佳而必須反復(fù)修改掩模的問題。
還有，為了減少修改掩模的次數(shù)，雖然有借助于FIB(聚焦離子束)加工來評(píng)價(jià)最佳柵極寬度(W)的方法，但是，存在著FIB加工必須進(jìn)行麻煩的操作的問題。進(jìn)而，即使預(yù)先進(jìn)行了借助于FIB加工的評(píng)價(jià)，也存在著產(chǎn)生振蕩的問題。
本發(fā)明就是為了解決上述那樣的問題而提出的，其目的在于，提供能夠很容易地把內(nèi)部電源電路的電流供給能力最佳化的半導(dǎo)體電路裝置。
在本發(fā)明半導(dǎo)體電路裝置中，接受外部電源電壓并具有正常方式和測(cè)試方式的半導(dǎo)體電路裝置備有內(nèi)部電路、第1內(nèi)部電源裝置、第2內(nèi)部電源裝置、檢出裝置和激活/去激活裝置。內(nèi)部電路連接到內(nèi)部電源節(jié)點(diǎn)上，進(jìn)行給定的操作。第1內(nèi)部電源裝置連接到接受外部電源電壓的外部電源節(jié)點(diǎn)上，把低于外部電源電壓的內(nèi)部電源電壓供給到內(nèi)部電源節(jié)點(diǎn)上。第2內(nèi)部電源裝置連接到外部電源節(jié)點(diǎn)上，把內(nèi)部電源電壓供給到內(nèi)部電源節(jié)點(diǎn)上。檢出裝置在預(yù)定的時(shí)間響應(yīng)于從外部送來的控制信號(hào)檢出測(cè)試方式，產(chǎn)生第1測(cè)試方式信號(hào)。激活/去激活裝置響應(yīng)于第1測(cè)試方式信號(hào)，激活/去激活第2內(nèi)部電源裝置。
還有，在本發(fā)明半導(dǎo)體電路裝置中，備有多個(gè)接受行地址和列地址信號(hào)的地址端子。上述內(nèi)部電路包括存儲(chǔ)單元陣列、地址緩沖器、行譯碼器、列譯碼器和寫入裝置。存儲(chǔ)單元陣列具有多個(gè)配置在行和列上的存儲(chǔ)單元。地址緩沖器響應(yīng)于行地址選通信號(hào)，執(zhí)行行地址信號(hào)選通，同時(shí)，響應(yīng)于列地址選通信號(hào)，執(zhí)行列地址信號(hào)選通。行譯碼器響應(yīng)于來自地址緩沖器的行地址信號(hào)，選擇存儲(chǔ)單元陣列的行。列譯碼器響應(yīng)于來自地址緩沖器的列地址信號(hào)，選擇存儲(chǔ)單元陣列的列。寫入裝置響應(yīng)于寫允許信號(hào)，把數(shù)據(jù)信號(hào)寫入到通過行譯碼器選擇的行和通過列譯碼器選擇的列所配置的存儲(chǔ)單元內(nèi)。上述檢出裝置包括當(dāng)在激活行地址選通信號(hào)之前激活了列地址選通信號(hào)和寫允許信號(hào)時(shí)，產(chǎn)生第2測(cè)試方式信號(hào)的裝置；和連接到至少1個(gè)地址端子上，當(dāng)激活了第2測(cè)試方式信號(hào)并且已把高于內(nèi)部電源電壓的電壓送到該至少1個(gè)地址端子上時(shí)，產(chǎn)生第1測(cè)試方式信號(hào)的裝置。
還有，在本發(fā)明半導(dǎo)體電路裝置中，第1內(nèi)部電源裝置包括差分放大器和第1驅(qū)動(dòng)晶體管。差分放大器具有接受基準(zhǔn)電壓的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)上的不倒相輸入端子。第1驅(qū)動(dòng)晶體管具有連接到差分放大器輸出端子上的柵極，以及被連接到外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。所述第2內(nèi)部電源裝置包括第2驅(qū)動(dòng)晶體管。第2驅(qū)動(dòng)晶體管具有連接到差分放大器輸出端子的柵極，以及被連接在外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述激活/去激活裝置包括連接到差分放大器輸出端子與第2驅(qū)動(dòng)晶體管柵極之間，響應(yīng)于第1測(cè)試方式信號(hào)而變成接通/關(guān)斷的開關(guān)裝置；以及響應(yīng)于第1測(cè)試方式信號(hào)，當(dāng)開關(guān)裝置關(guān)斷時(shí)，使第2驅(qū)動(dòng)晶體管截止的裝置。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述第1內(nèi)部電源裝置包括第1差分放大器和第1驅(qū)動(dòng)晶體管。第1差分放大器具有接受第1基準(zhǔn)電壓的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)上的不倒相輸入端子。第1驅(qū)動(dòng)晶體管具有連接到第1差分放大器輸出端子的柵極，并被連接在外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。所述第2內(nèi)部電源裝置包括第2差分放大器和第2驅(qū)動(dòng)晶體管。第2差分放大器具有接受第2基準(zhǔn)電壓的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)上的不倒相輸入端子。第2驅(qū)動(dòng)晶體管具有連接到第2差分放大器輸出端子的柵極，并被連接在外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述激活/去激活裝置包括連接到第2差分放大器電源端子上，響應(yīng)第1測(cè)試方式信號(hào)而變成接通/關(guān)斷的開關(guān)裝置；以及響應(yīng)第1測(cè)試方式信號(hào)，當(dāng)開關(guān)裝置為關(guān)斷時(shí)，使第2驅(qū)動(dòng)晶體管關(guān)斷的裝置。
還有，在本發(fā)明半導(dǎo)體電路裝置中，接受外部電源電壓，并具有正常方式和測(cè)試方式的半導(dǎo)體電路裝置備有內(nèi)部電路、第1內(nèi)部電源裝置、第2內(nèi)部電源裝置、檢出裝置、第1去激活裝置和第2去激活裝置。內(nèi)部電路連接到內(nèi)部電源節(jié)點(diǎn)上，進(jìn)行給定的操作。第1內(nèi)部電源裝置連接到接受外部電源電壓的外部電源節(jié)點(diǎn)上，把低于外部電源電壓的內(nèi)部電源電壓供給到內(nèi)部電源節(jié)點(diǎn)上。第2內(nèi)部電源裝置連接到外部電源節(jié)點(diǎn)上，把內(nèi)部電源電壓供給到內(nèi)部電源節(jié)點(diǎn)上。檢出裝置檢出測(cè)試方式，產(chǎn)生測(cè)試方式信號(hào)。第1去激活裝置響應(yīng)測(cè)試方式信號(hào)，使第2內(nèi)部電源裝置暫時(shí)地去激活。第2去激活裝置使第2內(nèi)部電源裝置恒定地去激活。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述第1內(nèi)部電源裝置包括差分放大器和第1驅(qū)動(dòng)晶體管。差分放大器具有接受基準(zhǔn)電壓的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)上的不倒相輸入端子。第1驅(qū)動(dòng)晶體管具有連接到差分放大器輸出端子的柵極，并被連接在外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。所述第2內(nèi)部電源裝置包括第2驅(qū)動(dòng)晶體管。第2驅(qū)動(dòng)晶體管具有連接到差分放大器輸出端子的柵極，并被連接在外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述第1去激活裝置包括連接到差分放大器輸出端子與第2驅(qū)動(dòng)晶體管柵極之間，響應(yīng)測(cè)試方式信號(hào)而變成關(guān)斷的開關(guān)裝置以及響應(yīng)測(cè)試方式信號(hào)而使第2驅(qū)動(dòng)晶體管關(guān)斷的裝置。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述第2去激活裝置包括與第2驅(qū)動(dòng)晶體管串聯(lián)連接的熔絲。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述第1內(nèi)部電源裝置包括第1差分放大器和第1驅(qū)動(dòng)晶體管。第1差分放大器具有接受第1基準(zhǔn)電壓的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)上的不倒相輸入端子。第1驅(qū)動(dòng)晶體管具有連接到第1差分放大器輸出端子上的柵極，并被連接在外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。所述第2內(nèi)部電源裝置包括第2差分放大器和第2驅(qū)動(dòng)晶體管。第2差分放大器具有接受第2基準(zhǔn)電壓的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)上的不倒相輸入端子。第2驅(qū)動(dòng)晶體管具有連接到第2差分放大器輸出端子的柵極，并被連接在外部電源節(jié)點(diǎn)與內(nèi)部電源節(jié)點(diǎn)之間。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述第1去激活裝置包括連接到第2差分放大器電源端子上，響應(yīng)測(cè)試方式信號(hào)而變成關(guān)斷的開關(guān)裝置以及響應(yīng)測(cè)試方式信號(hào)而使第2驅(qū)動(dòng)晶體管關(guān)斷的裝置。
還有，在本發(fā)明半導(dǎo)體電路裝置中，所述第2去激活裝置包括第1熔絲和第2熔絲。第1熔絲與開關(guān)裝置串聯(lián)連接。第2熔絲與第2驅(qū)動(dòng)晶體管串聯(lián)連接。
圖1為示出按照本發(fā)明實(shí)施例1的DRAM整體結(jié)構(gòu)的方框圖；圖2為示出圖1中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖；圖3為示出圖1中測(cè)試方式檢出電路結(jié)構(gòu)的方框圖；圖4為示出圖3中WCBR檢出電路具體結(jié)構(gòu)的電路圖；圖5為示出圖3中超VIH檢出電路具體結(jié)構(gòu)的方框圖；圖6為示出圖3中測(cè)試方式檢出電路操作的時(shí)間圖；圖7為示出按照本發(fā)明實(shí)施例2的DRAM中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖；圖8為示出按照本發(fā)明實(shí)施例3的DRAM中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖；圖9為示出用于圖8中內(nèi)部電源電路的測(cè)試方式檢出電路結(jié)構(gòu)的方框圖；圖10為示出圖9中地址檢出電路具體結(jié)構(gòu)的電路圖；圖11為示出圖9中測(cè)試方式檢出電路操作的時(shí)間圖；圖12為示出按照本發(fā)明實(shí)施例4的DRAM中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖；圖13為示出按照本發(fā)明實(shí)施例5的DRAM中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖；圖14為為示出DRAM中現(xiàn)有的內(nèi)部電源電路結(jié)構(gòu)的電路圖；圖15為示出圖14中驅(qū)動(dòng)晶體管柵極寬度與驅(qū)動(dòng)能力以及對(duì)振蕩的穩(wěn)定性之關(guān)系的曲線圖。
下面，參照附圖，詳細(xì)說明本發(fā)明的實(shí)施例。再者，圖中同一標(biāo)號(hào)表示同一或相當(dāng)?shù)牟糠帧?br> 實(shí)施例1圖1為示出按照本發(fā)明實(shí)施例1的DRAM整體結(jié)構(gòu)的方框圖。參照?qǐng)D1，該DRAM備有存儲(chǔ)單元陣列10、行地址和列地址緩沖器11、行譯碼器12、列譯碼器13、讀出放大器14、輸入/輸出電路15、輸入緩沖器16、寫驅(qū)動(dòng)器17、前置放大器18、輸出緩沖器19、/RAS(行地址選通信號(hào))緩沖器20、/CAS(列地址選通信號(hào))緩沖器21以及/WE(寫允許信號(hào))緩沖器22。
該DRAM進(jìn)而備有接受外部電源電壓ext VCC(例如，5伏)的電源端子23、接受地電壓GND的接地端子24、接受外部行地址選通信號(hào)ext/RAS的控制端子25、接受外部列地址選通信號(hào)ext/CAS的控制端子26、接受外部寫允許信號(hào)ext/WE的控制端子27、n個(gè)接受行地址和列地址信號(hào)A1-An的地址端子28以及輸入/輸出數(shù)據(jù)信號(hào)DQ的數(shù)據(jù)輸入/輸出端子29。
存儲(chǔ)單元陣列10具有多個(gè)按行和列配置的存儲(chǔ)單元(未圖示)。地址緩沖器11響應(yīng)于來自/RAS緩沖器20的內(nèi)部行地址選通信號(hào)int/RAS，進(jìn)行行地址信號(hào)A1～An的選通，同時(shí)，響應(yīng)于來自/CAS緩沖器21的內(nèi)部列地址選通信號(hào)int/CAS，進(jìn)行列地址信號(hào)A1～An的選通。行譯碼器12響應(yīng)于來自地址緩沖器11的行地址信號(hào)A1～An，選擇存儲(chǔ)單元陣列10的行(字線)。列譯碼器13響應(yīng)于來自地址緩沖器11的列地址信號(hào)A1～An，選擇存儲(chǔ)單元陣列10的列(列選擇線，位線)。讀出放大器14放大從存儲(chǔ)單元陣列10讀出的數(shù)據(jù)信號(hào)。輸入/輸出電路15包括列選擇門和數(shù)據(jù)輸入/輸出線對(duì)，時(shí)而把數(shù)據(jù)信號(hào)輸入到通過列譯碼器13選擇的列上，時(shí)而從通過列譯碼器13選擇的列上輸出數(shù)據(jù)信號(hào)。輸入緩沖器16把輸入到數(shù)據(jù)輸入/輸出端子29上的數(shù)據(jù)信號(hào)DQ，供給到寫驅(qū)動(dòng)器17上。寫驅(qū)動(dòng)器17把數(shù)據(jù)信號(hào)DQ供給到輸入/輸出電路15上，響應(yīng)于來自WE緩沖器22的內(nèi)部寫允許信號(hào)int/WE，把數(shù)據(jù)信號(hào)DQ寫入配置在通過行譯碼器12選擇的行和通過列譯碼器13選擇的列上的存儲(chǔ)單元內(nèi)。
該DRAM進(jìn)而備有內(nèi)部電源電路30和測(cè)試方式檢出電路31。內(nèi)部電源電路30把來自電源端子23的外部電源電壓ext VCC進(jìn)行降壓，結(jié)果，產(chǎn)生內(nèi)部電源電壓int VCC(例如，3.3伏)，并將其供給到存儲(chǔ)單元陣列10、地址緩沖器11、行譯碼器12、列譯碼器13、寫驅(qū)動(dòng)器17等內(nèi)部電路中。
當(dāng)借助于以WCBR(/WE和/CAS出現(xiàn)在/RAS之前)的時(shí)序接受了內(nèi)部行地址選通信號(hào)int/RAS、內(nèi)部列地址選通信號(hào)int/CAS和內(nèi)部寫允許信號(hào)int/WE，并且，輸入了給定的地址鍵時(shí)，測(cè)試方式檢出電路31就檢出測(cè)試方式，產(chǎn)生測(cè)試方式信號(hào)TE。內(nèi)部電源電路30的供給能力根據(jù)測(cè)試方式信號(hào)TE而改變。
圖2為示出圖1中內(nèi)部電源電路30具體結(jié)構(gòu)的電路圖。參照?qǐng)D2，內(nèi)部電源電路30備有連接到接受外部電源電壓ext VCC的外部電源節(jié)點(diǎn)1上、把內(nèi)部電源電壓int VCC供給到內(nèi)部電源節(jié)點(diǎn)2上的降壓變換器(VDC)300和連接到外部電源節(jié)點(diǎn)1上、把內(nèi)部電源電壓intVCC供給到內(nèi)部電源節(jié)點(diǎn)2上的驅(qū)動(dòng)晶體管300。為了響應(yīng)于測(cè)試方式信號(hào)TE而把驅(qū)動(dòng)晶體管303激活/去激活，內(nèi)部電源電路30進(jìn)而備有傳輸門304、倒相器電路305和P溝道MOS晶體管306。
降壓變換器300包括差分放大器301和驅(qū)動(dòng)晶體管302。差分放大器301具有接受基準(zhǔn)電壓VREF的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)2上的不倒相輸入端子。驅(qū)動(dòng)晶體管302由P溝道MOS晶體管構(gòu)成，具有連接到差分放大器301輸出端子的柵極，并被連接在外部電源節(jié)點(diǎn)1與內(nèi)部電源節(jié)點(diǎn)2之間。
驅(qū)動(dòng)晶體管303由P溝道MOS晶體管構(gòu)成，具有通過傳輸門304連接到差分放大器301輸出端子的柵極，并被連接到外部電源節(jié)點(diǎn)1與內(nèi)部電源節(jié)點(diǎn)2之間。傳輸門304連接到差分放大器301輸出端子與驅(qū)動(dòng)晶體管303柵極之間，響應(yīng)于測(cè)試方式信號(hào)TE而變成開通/關(guān)斷。P溝道MOS晶體管306連接到外部電源節(jié)點(diǎn)1與驅(qū)動(dòng)晶體管303柵極之間，響應(yīng)于測(cè)試方式TE，當(dāng)傳輸門304關(guān)斷時(shí)，使驅(qū)動(dòng)晶體管303截止。
圖3為示出圖1中測(cè)試方式檢出電路31結(jié)構(gòu)的方框圖。參照?qǐng)D3，測(cè)試方式檢出電路31備有WCBR檢出電路32和超VIH檢出電路33。
當(dāng)激活內(nèi)部行地址選通信號(hào)int/RAS之前，激活了內(nèi)部列地址選通信號(hào)int/CAS和內(nèi)部寫允許信號(hào)int/WE時(shí)，即，以WCBR定時(shí)供給信號(hào)int/RAS、int/CAS和int/WE，WCBR檢出電路32就產(chǎn)生測(cè)試方式信號(hào)WCBR。
超VIH檢出電路33連接到1個(gè)地址端子28上，當(dāng)激活了測(cè)試方式信號(hào)WCBR，并且供給地址端子28高于內(nèi)部電源電壓int VCC的電壓(超VIH)時(shí)，則產(chǎn)生測(cè)試方式信號(hào)TE。
圖4為示出圖3中WCBR檢出電路32的具體結(jié)構(gòu)電路圖。參照?qǐng)D4，WCBR檢出電路32包括倒相器電路310～314、NAND電路315～320和負(fù)邏輯NAND電路321。
圖5為示出圖3中超VIH檢出電路33的具體結(jié)構(gòu)方框圖。參照?qǐng)D5，超VIH檢出電路33包括對(duì)供給地址端子28的超VIH電平進(jìn)行轉(zhuǎn)換的電平轉(zhuǎn)換器330、把電平轉(zhuǎn)換器330的輸出電壓與基準(zhǔn)電壓VREFO相比較而產(chǎn)生測(cè)試方式信號(hào)TE的差分放大器331和連接到差分放大器331的接地端子上，響應(yīng)于測(cè)試方式信號(hào)WCBR，使差分放大器331激活/去激活的N溝道MOS晶體管332。
其次，說明上述那樣結(jié)構(gòu)的DRAM，特別是內(nèi)部電源電路30和測(cè)試方式檢出電路31的操作。
該DRAM具有正常方式和測(cè)試方式，在正常方式下，執(zhí)行正常操作。在正常方式下，因?yàn)闇y(cè)試方式檢出電路31產(chǎn)生了L(邏輯低，去激活)電平的測(cè)試方式信號(hào)TE，所以，圖2中傳輸門304變成關(guān)斷，P溝道MOS晶體管306變成截止。結(jié)果，因?yàn)轵?qū)動(dòng)晶體管303與驅(qū)動(dòng)晶體管302并聯(lián)連接起來，故使驅(qū)動(dòng)晶體管302和303作為整體實(shí)質(zhì)上柵極的寬度變寬了。因而，在正常方式下，內(nèi)部電源電路30具有較大的電流供給能力。
在作成上述那樣結(jié)構(gòu)的DRAM芯片以后，使DRAM在正常方式下操作時(shí)，因?yàn)閮?nèi)部電源電路30具有較大的電流供給能力，所以，有時(shí)發(fā)生振蕩。
當(dāng)內(nèi)部電源電路30振蕩時(shí)，以WCBR的時(shí)序供給外部行地址選通信號(hào)ext/RAS、外部列地址選通信號(hào)ext/CAS和外部寫允許信號(hào)ext/WE，并且，把高于內(nèi)部電源電壓int VCC的超VIH作為地址信號(hào)A1供給地址端子28。
如圖6的時(shí)序圖中所示，在把內(nèi)部行地址選通信號(hào)int/RAS去激活成為L電平之前，把內(nèi)部列地址選通信號(hào)int/CAS和內(nèi)部寫允許信號(hào)int/WE二者去激活成為L電平時(shí)，圖3中WCBR檢出電路32就產(chǎn)生H(邏輯高，激活)電平的測(cè)試方式信號(hào)WCBR。借此，圖3中超VIH檢出電路33響應(yīng)于H電平的測(cè)試方式信號(hào)WCBR而激活。這時(shí)，因?yàn)榘殉琕IH作為地址信號(hào)A1供給地址端子28，所以，超VIH檢出電路33產(chǎn)生H電平的測(cè)試方式信號(hào)TE。
一把測(cè)試方式信號(hào)TE激活成H電平，圖2中傳輸門304就變成關(guān)斷，P溝道MOS晶體管306就變成導(dǎo)通。借此，因?yàn)榘羊?qū)動(dòng)晶體管303與驅(qū)動(dòng)晶體管302斷開，故使驅(qū)動(dòng)晶體管302和303作為整體實(shí)質(zhì)上柵極的寬度變窄了。因?yàn)镻溝道MOS晶體管306變成導(dǎo)通，所以，驅(qū)動(dòng)晶體管303的柵極不會(huì)變成高阻狀態(tài)，驅(qū)動(dòng)晶體管303基本上完全變成截止。
如果借助于上述那樣地把驅(qū)動(dòng)晶體管303切開，內(nèi)部電源電路30就停止振蕩了，則判明驅(qū)動(dòng)晶體管302柵極的寬度為最佳。
如果根據(jù)上述實(shí)施例1，即使在制成的DRAM芯片中內(nèi)部電源電路30產(chǎn)生了振蕩的情況下，不修改掩模，借助于WCBR和地址鍵的輸入，就能夠使驅(qū)動(dòng)晶體管實(shí)質(zhì)上的柵極寬度變窄。因此，不需進(jìn)行像FIB加工那樣的麻煩操作，也不需進(jìn)行模擬，而是能在實(shí)際的芯片上，對(duì)驅(qū)動(dòng)晶體管的最佳柵極寬度進(jìn)行評(píng)價(jià)。結(jié)果，能夠很容易地把驅(qū)動(dòng)晶體管的柵極寬度最佳化，使內(nèi)部電源電路30不產(chǎn)生振蕩并且具有足夠電流供給能力。
還有，因?yàn)榻柚赪CBR和地址鍵的輸入能夠使驅(qū)動(dòng)晶體管實(shí)質(zhì)上的柵極寬度變窄，所以，與依靠鍵合連接等情況相比，可抑制芯片面積的增大。
實(shí)施例2圖7為示出按照本發(fā)明實(shí)施例2的DRAM中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖。參照?qǐng)D7，該內(nèi)部電源電路備有與圖2中降壓變換器300相同的第1降壓變換器300和代替圖2中驅(qū)動(dòng)晶體管303的第2降壓變換器340。第2降壓變換器340包括差分放大器341和驅(qū)動(dòng)晶體管342。差分放大器341具有接受基準(zhǔn)電壓VREF的倒相輸入端子和連接到內(nèi)部電源節(jié)點(diǎn)2上的不倒相輸入端子。驅(qū)動(dòng)晶體管342具有連接到差分放大器341輸出端子上的柵極，而且被連接到外部電源節(jié)點(diǎn)1與內(nèi)部電源節(jié)點(diǎn)2之間。
為了響應(yīng)于測(cè)試方式信號(hào)TE，把降壓變換器340激活/去激活，該內(nèi)部電源電路進(jìn)而備有倒相器電路343、N溝道MOS晶體管344、倒相器電路345和P溝道MOS晶體管346。N溝道MOS晶體管344連接到差分放大器341(GND側(cè))上，響應(yīng)于測(cè)試方式信號(hào)TE而變成導(dǎo)通/截止。P溝道MOS晶體管346連接在外部電源節(jié)點(diǎn)1與驅(qū)動(dòng)晶體管342柵極之間，響應(yīng)于測(cè)試方式信號(hào)TE，當(dāng)晶體管344截止時(shí)，使驅(qū)動(dòng)晶體管342截止。測(cè)試方式信號(hào)TE與上述實(shí)施例1同樣，由圖3所示測(cè)試方式檢出電路31產(chǎn)生。
當(dāng)備有上述那樣內(nèi)部電源電路的DRAM處于正常方式的情況下，把測(cè)試方式信號(hào)TE去激活成L電平。因?yàn)镹溝道MOS晶體管344變成導(dǎo)通，而P溝道MOS晶體管346變成截止，所以，把第2降壓變換器340激活。因而，兩個(gè)降壓變換器300和340都把內(nèi)部電源電壓intVCC供給內(nèi)部電源節(jié)點(diǎn)2。
在正常方式下，上述內(nèi)部電源電路產(chǎn)生振蕩時(shí)，與上述實(shí)施形態(tài)1相同，DRAM變成測(cè)試方式，把測(cè)試方式信號(hào)TE激活成H電平。借此，因?yàn)镹溝道MOS晶體管344變成截止，而P溝道MOS晶體管346變成導(dǎo)通，所以，第2降壓變換器340去激活。這時(shí)，因?yàn)镻溝道MOS晶體管346把外部電源電壓ext VCC供給到驅(qū)動(dòng)晶體管342的柵極上，所以，驅(qū)動(dòng)晶體管342大致變成完全截止。
如果根據(jù)上述實(shí)施例2，因?yàn)榻柚赪CBR和地址鍵的檢出，可以去激活第2降壓變換器340，所以，可以得到與上述實(shí)施形態(tài)1同樣的效果。
實(shí)施例3圖8為示出按照本發(fā)明實(shí)施例3的DRAM中內(nèi)部電源電路的具體結(jié)構(gòu)的電路圖。參照?qǐng)D8，該內(nèi)部電源電路除了圖2的結(jié)構(gòu)以外，還備有連接到外部電源節(jié)點(diǎn)1并把內(nèi)部電源電壓int VCC供給內(nèi)部電源節(jié)點(diǎn)2的驅(qū)動(dòng)晶體管350。為了響應(yīng)于后述的測(cè)試方式信號(hào)TE2，把驅(qū)動(dòng)晶體管350激活/去激活，該內(nèi)部電源電路進(jìn)而備有傳輸門351、倒相器電路352和P溝道MOS晶體管353。再者，傳輸門304和倒相器電路305不是接受圖2中測(cè)試方式信號(hào)TE，而是接受后述的測(cè)試方式信號(hào)TE1。
即，該內(nèi)部電源電路除了降壓變換器300以外，還備有兩個(gè)驅(qū)動(dòng)晶體管303和350，以及用于分別去激活303和350的兩個(gè)電路(304～306和351～353)。
圖9為示出用于圖8中內(nèi)部電源電路的測(cè)試方式檢出電路結(jié)構(gòu)的方框圖。該測(cè)試方式檢出電路代替上述實(shí)施例1中測(cè)試方式檢出電路31來使用。參照?qǐng)D9，該測(cè)試方式檢出電路與上述實(shí)施例1相同，備有WCBR檢出電路32和超VIH檢出電路33，進(jìn)而備有地址檢出電路36。
響應(yīng)于來自超VIH檢出電路33的測(cè)試方式信號(hào)TE，把地址檢出電路36激活，按照地址信號(hào)A2和A3的組合，產(chǎn)生測(cè)試方式信號(hào)TE1和TE2。
圖10為示出圖9中地址檢出電路36具體結(jié)構(gòu)的電路圖。參照?qǐng)D10，地址檢出電路36包括NAND電路361～364、倒相器電路365～370以及鎖存器電路(RS觸發(fā)器電路)371和372。NAND電路361和362接受地址信號(hào)A2和A3以及測(cè)試方式信號(hào)TE。鎖存器電路371和372分別產(chǎn)生測(cè)試方式信號(hào)TE1和TE2，同時(shí)，響應(yīng)于復(fù)位信號(hào)RST而復(fù)位。
如圖11中時(shí)序圖所示，一檢出WCBR和超VIH，就與上述實(shí)施例1相同，把測(cè)試方式信號(hào)TE激活成H電平。H或L電平的地址信號(hào)A2可以輸入地址端子28，還有，可以與此獨(dú)立地將H或L電平的地址信號(hào)A3輸入地址端子28。按照這樣的地址信號(hào)A2和A3的組合，可以產(chǎn)生H或L電平的測(cè)試方式信號(hào)TE1和TE2。
當(dāng)上述那樣的DRAM處于正常方式時(shí)，因?yàn)榘褱y(cè)試方式信號(hào)TE1和TE2都去激活成L電平，所以，驅(qū)動(dòng)晶體管303和350與驅(qū)動(dòng)晶體管302成并聯(lián)連接。
當(dāng)上述那樣的內(nèi)部電源電路在正常方式下產(chǎn)生振蕩時(shí)，測(cè)試方式信號(hào)TE1和TE2中至少有一個(gè)被激活成H電平。測(cè)試方式信號(hào)TE1一激活，就把驅(qū)動(dòng)晶體管303分離開來。測(cè)試方式信號(hào)TE2一激活，就把驅(qū)動(dòng)晶體管350分離開來。測(cè)試方式信號(hào)TE1和TE2一都激活，就把驅(qū)動(dòng)晶體管303和350都斷開。因而，即使在作成DRAM芯片以后，內(nèi)部電源電路產(chǎn)生了振蕩的情況下，也能夠在實(shí)際的芯片上對(duì)能夠不產(chǎn)生振蕩并且供給足夠電流的驅(qū)動(dòng)晶體管柵極的寬度進(jìn)行評(píng)價(jià)。
根據(jù)上述實(shí)施例3，因?yàn)榻柚赪CBR和地址鍵的輸入，可以把多個(gè)驅(qū)動(dòng)晶體管303和350有選擇進(jìn)行去激活，所以，能夠比上述實(shí)施例1更細(xì)致地使驅(qū)動(dòng)晶體管柵極的寬度最佳化。
如上述實(shí)施例3那樣，內(nèi)部電源電路也可備有多個(gè)能夠有選擇地進(jìn)行去激活的驅(qū)動(dòng)晶體管。同樣地，內(nèi)部電源電路也可備有多個(gè)能夠有選擇地進(jìn)行去激活的降壓變換器。還有，也可一使測(cè)試允許信號(hào)激活，就把多個(gè)驅(qū)動(dòng)晶體管或降壓變換器有選擇地進(jìn)行激活。
實(shí)施例4圖12為示出按照本發(fā)明實(shí)施形態(tài)4的DRAM中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖。參照?qǐng)D12，該內(nèi)部電源電路除了圖2的結(jié)構(gòu)以外，還備有與驅(qū)動(dòng)晶體管303串聯(lián)連接的熔絲380。
在這里，傳輸門304、倒相器電路305和P溝道MOS晶體管306，響應(yīng)于測(cè)試方式信號(hào)TE，使驅(qū)動(dòng)晶體管303暫時(shí)地去激活。熔絲380由多晶硅構(gòu)成，可恒定地使驅(qū)動(dòng)晶體管303去激活。再者，雖然希望測(cè)試方式信號(hào)TE與上述實(shí)施形態(tài)1同樣響應(yīng)于WCBR和地址鍵的檢出而產(chǎn)生，但是，也可通過所謂鍵合連接等而產(chǎn)生。
當(dāng)備有上述那樣內(nèi)部電源電路的DRAM處于正常方式時(shí)，因?yàn)橐咽箿y(cè)試方式信號(hào)TE去激活，所以，把驅(qū)動(dòng)晶體管303與驅(qū)動(dòng)晶體管302并聯(lián)連接起來。在這里，不切斷熔絲380。
在作成DRAM芯片以后該內(nèi)部電源電路產(chǎn)生了振蕩的情況下，因?yàn)榭梢允箿y(cè)試方式信號(hào)TE激活，所以，可以把驅(qū)動(dòng)晶體管303與驅(qū)動(dòng)晶體管302暫時(shí)地?cái)嚅_。
但是，在振蕩的原因與驅(qū)動(dòng)晶體管實(shí)質(zhì)上柵極的寬度無關(guān)的情況下，即使把驅(qū)動(dòng)晶體管303斷開，振蕩也不會(huì)停止。在這樣的情況下，可以再次把驅(qū)動(dòng)晶體管303與驅(qū)動(dòng)晶體管302并聯(lián)連接起來。
另一方面，在振蕩的原因與驅(qū)動(dòng)晶體管實(shí)質(zhì)上柵極的寬度有關(guān)的情況下，一把驅(qū)動(dòng)晶體管303斷開，振蕩就停止了。在這樣的情況下，通過激光修整等，在物理上把熔絲380切斷。借此，把驅(qū)動(dòng)晶體管303與驅(qū)動(dòng)晶體管302永遠(yuǎn)斷開。因而，可以把驅(qū)動(dòng)晶體管柵極的寬度最佳化，使得不產(chǎn)生振蕩并且能夠供給足夠的電流。結(jié)果，能夠提供備有調(diào)整到最佳的內(nèi)部電源電路的DRAM。
根據(jù)上述實(shí)施形態(tài)4，因?yàn)槌擞糜谑跪?qū)動(dòng)晶體管303暫時(shí)地去激活的電路(304～306)以外，還設(shè)有使驅(qū)動(dòng)晶體管303永遠(yuǎn)去激活的熔絲380，所以，在批量生產(chǎn)DRAM時(shí)，借助于使內(nèi)部電源電路中驅(qū)動(dòng)晶體管實(shí)質(zhì)上柵極的寬度暫時(shí)地設(shè)定得窄一些，在評(píng)價(jià)出最佳的柵極寬度以后，再把熔絲380切斷，借此，能夠使驅(qū)動(dòng)晶體管實(shí)質(zhì)上柵極的寬度永遠(yuǎn)做窄。結(jié)果是，能夠提供把內(nèi)部電源電路中驅(qū)動(dòng)晶體管柵極的寬度最佳化了的DRAM。
實(shí)施例5圖13為示出按照本發(fā)明實(shí)施例5的DRAM中內(nèi)部電源電路具體結(jié)構(gòu)的電路圖。參照?qǐng)D13，為了使驅(qū)動(dòng)晶體管342恒定地去激活，該內(nèi)部電源電路除了圖7的結(jié)構(gòu)以外，還備有由多晶硅構(gòu)成的熔絲390和391。熔絲390與N溝道MOS晶體管344串聯(lián)連接。熔絲391與驅(qū)動(dòng)晶體管342串聯(lián)連接。
當(dāng)備有上述結(jié)構(gòu)的內(nèi)部電源電路的DRAM處于正常方式時(shí)，因?yàn)槭箿y(cè)試方式信號(hào)TE去激活了，所以，激活了第2降壓變換器340。在這里，不切斷熔絲390和391。
在作成DRAM芯片以后，該內(nèi)部電源電路產(chǎn)生了振蕩的情況下，使測(cè)試方式信號(hào)TE激活。因?yàn)榻璐丝梢园训?降壓變換器去激活，所以，該內(nèi)部電源電路中驅(qū)動(dòng)晶體管實(shí)質(zhì)上柵極的寬度變窄。借此，如果振蕩停止了，就在物理上把熔絲390和391切斷，借此把第2降壓變換器340永遠(yuǎn)去激活。因而，能夠提供把內(nèi)部電源電路中驅(qū)動(dòng)晶體管實(shí)質(zhì)上柵極的寬度最佳化了的DRAM。
根據(jù)上述實(shí)施例5，可以得到與上述實(shí)施例4相同的效果。
雖然在上述實(shí)施例4中，內(nèi)部電源電路備有1個(gè)能夠有選擇地去激活的驅(qū)動(dòng)晶體管303，在上述實(shí)施例5中，內(nèi)部電源電路備有1個(gè)能夠有選擇地去激活的降壓變換器304，但是，象上述實(shí)施例3那樣，內(nèi)部電源電路也可備有多個(gè)能夠有選擇地去激活的驅(qū)動(dòng)晶體管或降壓變換器。
還有，代替借助于用激光切斷的熔絲390和391，也可采用根據(jù)施加高電壓把柵極的氧化膜破壞掉，借此變成不導(dǎo)通的熔絲。進(jìn)而，代替上述那樣不可逆的熔絲，也可采用由可逆的非易失性存儲(chǔ)器構(gòu)成的熔絲。
根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)榘搭A(yù)定的時(shí)序一提供控制信號(hào)，就通過激活/去激活裝置使第2內(nèi)部電源裝置激活/去激活，所以，能夠很容易地把內(nèi)部電源電壓的電流供給能力最佳化。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)闄z出裝置一檢出WCBR和地址鍵，就使第2內(nèi)部電源裝置激活，所以，與鍵合連接的情況相比，能夠抑制芯片面積的增大。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)榈?內(nèi)部電源裝置包括差分放大器和第1驅(qū)動(dòng)晶體管，第2內(nèi)部電源裝置包括第2驅(qū)動(dòng)晶體管，所以，可以實(shí)現(xiàn)簡單的電路。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)樵陂_關(guān)裝置關(guān)斷時(shí)使第2驅(qū)動(dòng)晶體管截止，所以，第2驅(qū)動(dòng)晶體管在測(cè)試方式下完全不工作。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)榈?內(nèi)部電源裝置包括第1差分放大器和第1驅(qū)動(dòng)晶體管，第2內(nèi)部電源裝置包括第2差分放大器和第2驅(qū)動(dòng)晶體管，所以，可以實(shí)現(xiàn)高性能的電路。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)樵陂_關(guān)裝置關(guān)斷時(shí)，使第2驅(qū)動(dòng)晶體管截止，所以，第2驅(qū)動(dòng)晶體管在測(cè)試方式下完全不工作。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)樵跍y(cè)試方式下能夠使第2內(nèi)部電源裝置暫時(shí)地去激活，進(jìn)而使其恒定地去激活，所以，能夠提供內(nèi)部電源電壓的電流供給能力最佳化了的半導(dǎo)體電路裝置。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)榈?內(nèi)部電源裝置包括差分放大器和第1驅(qū)動(dòng)晶體管，第2內(nèi)部電源裝置包括第2驅(qū)動(dòng)晶體管，所以，可以實(shí)現(xiàn)簡單的電路。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)樵陂_關(guān)裝置關(guān)斷時(shí)，使第2驅(qū)動(dòng)晶體管截止，所以，第2驅(qū)動(dòng)晶體管在測(cè)試方式下完全不工作。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)榈?去激活裝置包括熔絲，所以，借助于切斷熔絲，能夠簡單地使第2驅(qū)動(dòng)晶體管恒定地去激活。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)榈?內(nèi)部電源裝置包括第1差分放大器和第1驅(qū)動(dòng)晶體管，第2內(nèi)部電源裝置包括第2差分放大器和第2驅(qū)動(dòng)晶體管，所以，可以實(shí)現(xiàn)高性能的電路。
還有，根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)樵陂_關(guān)裝置關(guān)斷時(shí)，使第2驅(qū)動(dòng)晶體管截止，所以，第2驅(qū)動(dòng)晶體管在測(cè)試方式下完全不工作。
還有根據(jù)與本發(fā)明有關(guān)的半導(dǎo)體電路裝置，因?yàn)榈?去激活裝置包括第1和第2熔絲，所以，借助于切斷第1和第2熔絲，能夠簡單地使開關(guān)裝置和第2驅(qū)動(dòng)晶體管恒定地去激活。
權(quán)利要求
1.一種半導(dǎo)體電路裝置，該裝置接受外部電源電壓并具有正常方式和測(cè)試方式；其特征在于，備有連接到內(nèi)部電源節(jié)點(diǎn)并進(jìn)行規(guī)定的操作的內(nèi)部電路；連接到接受所述外部電源電壓的外部電源節(jié)點(diǎn)，把低于所述外部電源電壓的內(nèi)部電源電壓供給所述內(nèi)部電源節(jié)點(diǎn)的第1內(nèi)部電源裝置；連接到所述外部電源節(jié)點(diǎn)，把所述內(nèi)部電源電壓供給所述內(nèi)部電源節(jié)點(diǎn)的第2內(nèi)部電源裝置；以預(yù)定的時(shí)序響應(yīng)于從外部提供的控制信號(hào)，檢出所述測(cè)試方式，產(chǎn)生第1測(cè)試方式信號(hào)的檢出裝置；以及響應(yīng)于所述第1測(cè)試方式信號(hào)，激活/去激活所述第2內(nèi)部電源裝置的激活/去激活裝置。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，進(jìn)而備有多個(gè)接受行地址和列地址信號(hào)的地址端子；所述內(nèi)部電路包括具有多個(gè)配置在行和列上的存儲(chǔ)單元的存儲(chǔ)單元陣列，響應(yīng)于行地址選通信號(hào)把所述行地址信號(hào)選通，同時(shí)，響應(yīng)于列地址選通信號(hào)把所述列地址信號(hào)選通的地址緩沖器，響應(yīng)于來自所述地址緩沖器的所述行地址信號(hào)，選擇所述存儲(chǔ)單元陣列的行的行譯碼器，響應(yīng)于來自所述地址緩沖器的所述列地址信號(hào)，選擇所述存儲(chǔ)單元陣列的列的列譯碼器，以及響應(yīng)于寫允許信號(hào)，把數(shù)據(jù)信號(hào)寫入配置在通過所述行譯碼器選擇的行和通過所述列譯碼器選擇的列上的存儲(chǔ)單元內(nèi)的寫入裝置；所述檢出裝置包括當(dāng)在激活所述行地址選通信號(hào)之前激活了所述列地址選通信號(hào)和所述寫允許信號(hào)時(shí)，產(chǎn)生第2測(cè)試方式信號(hào)的裝置，以及連接到至少1個(gè)所述地址端子上，當(dāng)激活了所述第2測(cè)試方式信號(hào)并且已把高于所述內(nèi)部電源電壓的電壓供給所述至少1個(gè)地址端子上時(shí)，產(chǎn)生所述第1測(cè)試方式信號(hào)的裝置。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體電路裝置，其特征在于，所述第1內(nèi)部電源裝置包括具有接受基準(zhǔn)電壓的倒相輸入端子和連接到所述內(nèi)部電源節(jié)點(diǎn)的不倒相輸入端子的差分放大器，以及具有連接到所述差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第1驅(qū)動(dòng)晶體管；所述第2內(nèi)部電源裝置包括具有連接到所述差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第2驅(qū)動(dòng)晶體管。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體電路裝置，其特征在于，所述激活/去激活裝置包括連接在所述差分放大器輸出端子與所述第2驅(qū)動(dòng)晶體管柵極之間，響應(yīng)于所述第1測(cè)試方式信號(hào)而變成接通/關(guān)斷的開關(guān)裝置；以及響應(yīng)于所述第1測(cè)試方式信號(hào)，當(dāng)所述開關(guān)裝置關(guān)斷時(shí)，使所述第2驅(qū)動(dòng)晶體管截止的裝置。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，所述第1內(nèi)部電源裝置包括具有接受第1基準(zhǔn)電壓的倒相輸入端子和連接到所述內(nèi)部電源節(jié)點(diǎn)的不倒相輸入端子的第1差分放大器，以及具有連接到所述第1差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第1驅(qū)動(dòng)晶體管；所述第2內(nèi)部電源裝置包括具有接受第2基準(zhǔn)電壓的倒相輸入端子和連接到所述內(nèi)部電源節(jié)點(diǎn)的不倒相輸入端子的第2差分放大器，以及具有連接到所述第2差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第2驅(qū)動(dòng)晶體管。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體電路裝置，其特征在于，所述激活/去激活裝置包括連接到所述第2差分放大器電源端子，響應(yīng)于所述第1測(cè)試方式信號(hào)而變成接通/關(guān)斷的開關(guān)裝置；以及響應(yīng)于所述第1測(cè)試方式信號(hào)，當(dāng)所述開關(guān)裝置為關(guān)斷時(shí)，使所述第2驅(qū)動(dòng)晶體管截止的裝置。
7.一種半導(dǎo)體電路裝置，該裝置接受外部電源電壓并具有正常方式和測(cè)試方式；其特征在于，備有連接到內(nèi)部電源節(jié)點(diǎn)，進(jìn)行規(guī)定的操作的內(nèi)部電路；連接到接受所述外部電源電壓的外部電源節(jié)點(diǎn)，把低于所述外部電源電壓的內(nèi)部電源電壓供給所述內(nèi)部電源節(jié)點(diǎn)的第1內(nèi)部電源裝置；連接到所述外部電源節(jié)點(diǎn)，把所述內(nèi)部電源電壓供給所述內(nèi)部電源節(jié)點(diǎn)的第2內(nèi)部電源裝置；檢出所述測(cè)試方式并產(chǎn)生測(cè)試方式信號(hào)的檢出裝置；響應(yīng)于所述測(cè)試方式信號(hào)，使所述第2內(nèi)部電源裝置暫時(shí)地去激活的第1去激活裝置；以及使所述第2內(nèi)部電源裝置固定地去激活的第2去激活裝置。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體電路裝置，其特征在于，所述第1內(nèi)部電源裝置包括具有接受基準(zhǔn)電壓的倒相輸入端子和連接到所述內(nèi)部電源節(jié)點(diǎn)的不倒相輸入端子的差分放大器；以及具有連接到所述差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第1驅(qū)動(dòng)晶體管；所述第2內(nèi)部電源裝置包括具有連接到所述差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第2驅(qū)動(dòng)晶體管。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體電路裝置，其特征在于，所述第1去激活裝置包括連接在所述差分放大器輸出端子與所述第2驅(qū)動(dòng)晶體管柵極之間，響應(yīng)于所述測(cè)試方式信號(hào)而變成關(guān)斷的開關(guān)裝置；以及響應(yīng)于所述測(cè)試方式信號(hào)，使所述第2驅(qū)動(dòng)晶體管截止的裝置。
10.根據(jù)權(quán)利要求8或9所述的半導(dǎo)體電路裝置，其特征在于，所述第2去激活裝置包括與所述第2驅(qū)動(dòng)晶體管串聯(lián)連接的熔絲。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體電路裝置，其特征在于，所述第1內(nèi)部電源裝置包括具有接受第1基準(zhǔn)電壓的倒相輸入端子和連接到所述內(nèi)部電源節(jié)點(diǎn)的不倒相輸入端子的第1差分放大器，以及具有連接到所述第1差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第1驅(qū)動(dòng)晶體管；所述第2內(nèi)部電源裝置包括具有接受第2基準(zhǔn)電壓的倒相輸入端子和連接到所述內(nèi)部電源節(jié)點(diǎn)的不倒相輸入端子的第2差分放大器，以及具有連接到所述第2差分放大器輸出端子的柵極，并被連接在所述外部電源節(jié)點(diǎn)與所述內(nèi)部電源節(jié)點(diǎn)之間的第2驅(qū)動(dòng)晶體管。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體電路裝置，其特征在于，所述第1去激活裝置包括連接到所述第2差分放大器電源端子，響應(yīng)于所述測(cè)試方式信號(hào)而變成關(guān)斷的開關(guān)裝置；以及響應(yīng)于所述測(cè)試方式信號(hào)，使所述第2驅(qū)動(dòng)晶體管截止的裝置。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體電路裝置，其特征在于，所述第2去激活裝置包括與所述開關(guān)裝置串聯(lián)連接的第1熔絲；以及與所述第2驅(qū)動(dòng)晶體管串聯(lián)連接的第2熔絲。
全文摘要
在內(nèi)部電源電路產(chǎn)生振蕩的情況下,能夠很容易地評(píng)價(jià)驅(qū)動(dòng)晶體管的最佳柵極寬度。把另一個(gè)驅(qū)動(dòng)晶體管303與降壓變換器300中的驅(qū)動(dòng)晶體管302并聯(lián)連接起來,根據(jù)由WCBR和地址鍵的檢出而激活的測(cè)試方式信號(hào)TE,使驅(qū)動(dòng)晶體管303有選擇地去激活。
文檔編號(hào)G11C5/14GK1182938SQ97113849
公開日1998年5月27日 申請(qǐng)日期1997年6月27日 優(yōu)先權(quán)日1996年11月18日
發(fā)明者伊藤孝 申請(qǐng)人:三菱電機(jī)株式會(huì)社