專(zhuān)利名稱(chēng)：僅當(dāng)按正常順序施加命令時(shí)才啟動(dòng)其內(nèi)部電路的同步半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及同步半導(dǎo)體存儲(chǔ)器，更具體地說(shuō)，涉及確定用來(lái)識(shí)別指定的內(nèi)部操作的外加控制信號(hào)的狀態(tài)的結(jié)構(gòu)。
隨著CPU(中央處理機(jī))，即，外部處理機(jī)的操作速度的提高，已經(jīng)要求提高作為主存儲(chǔ)裝置的系統(tǒng)存儲(chǔ)器的DRAN(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的操作速度。作為滿足以上高速度操作要求的存儲(chǔ)器，已經(jīng)有與諸如系統(tǒng)時(shí)鐘的外部時(shí)鐘信號(hào)同步工作的同步半導(dǎo)體存儲(chǔ)器。所述同步半導(dǎo)體存儲(chǔ)器(還將稱(chēng)為SDRAM(同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器))確定外部信號(hào)的狀態(tài)，例如，在外部時(shí)鐘信號(hào)的上升時(shí)間，根據(jù)所述確定結(jié)果而決定待執(zhí)行的內(nèi)部操作，并且執(zhí)行所決定的內(nèi)部操作。由于是在外部時(shí)鐘信號(hào)(將稱(chēng)為時(shí)鐘信號(hào))的上升時(shí)間確定外部控制信號(hào)的狀態(tài)的，所以，例如，不必考慮關(guān)于外部信號(hào)歪斜的余量，使得能夠在較早的時(shí)間開(kāi)始所述內(nèi)部操作，因此，能夠?qū)崿F(xiàn)高速度的存取。由于數(shù)據(jù)的輸入/輸出是與所述時(shí)鐘信號(hào)同步進(jìn)行的，所以，能夠快速地進(jìn)行數(shù)據(jù)的輸入/輸出。
在上述的SDRAM中，外部控制信號(hào)具有脈沖的形式。由于外部控制信號(hào)具有與時(shí)鐘信號(hào)相同的脈沖形式，所以，只需要產(chǎn)生與所述時(shí)鐘信號(hào)同步的外部控制信號(hào)，因此能夠使通過(guò)外部信號(hào)的控制變得容易。由于外部控制信號(hào)的歪斜和所述時(shí)鐘信號(hào)的歪斜是一樣的，所以，不必考慮外部控制信號(hào)的建立時(shí)間和保持時(shí)間的、相對(duì)于所述時(shí)鐘信號(hào)的余量，因此，能夠比較快地開(kāi)始內(nèi)部操作。在包含彼此獨(dú)立地操作的存儲(chǔ)體的SDRAM中，脈沖形式的外部控制信號(hào)允許激活這些存儲(chǔ)體中的一個(gè)，而同時(shí)另一個(gè)存儲(chǔ)體是激活的。因此，所述存儲(chǔ)體能夠被交錯(cuò)地激活和訪問(wèn)。這導(dǎo)致所述外部信號(hào)察覺(jué)不出在標(biāo)準(zhǔn)的DRAM中需要的行地址選通信號(hào)(RAS)的預(yù)充電時(shí)間周期(從行地址選通信號(hào)ZRAS的無(wú)效到接著的激活所需要的時(shí)間周期)，因此，能夠以高速度進(jìn)行數(shù)據(jù)的輸入/輸出。


圖11說(shuō)明在SDRAM中指定的內(nèi)部操作和外部控制信號(hào)的狀態(tài)之間的關(guān)系。
因?yàn)槭怯枚喾N外部控制信號(hào)來(lái)指定所述內(nèi)部操作方式的，所以，將把一組外部控制信號(hào)狀態(tài)稱(chēng)作“命令”。
更具體地說(shuō)，待使用的外部控制信號(hào)是外部行地址選通信號(hào)ExtZRAS，外部列地址選通信號(hào)ExtZCAS，和外部允許寫(xiě)信號(hào)ExtZWE。
(NOP命令)在圖11中，如果在T0外加的時(shí)鐘信號(hào)extCLK上升時(shí)所有外部控制信號(hào)extZRAS、extZCAS和extZWE都保持在H電平，則不指定內(nèi)部操作。在SDRAM中保持最后周期的狀態(tài)。
(讀命令)當(dāng)在圖11中時(shí)間T1時(shí)鐘信號(hào)extCLK上升時(shí)，控制信號(hào)extZRAS和extZWE兩者都被置為H電平，并且，外部列地址選通信號(hào)extZCAS被置為L(zhǎng)電平。所述外部控制信號(hào)狀態(tài)的組合稱(chēng)為讀命令，該命令指定SDRAM中的數(shù)據(jù)的輸出(讀)。當(dāng)接收到這種讀命令時(shí)，用來(lái)激活SDRAM中的列選擇操作的內(nèi)部列地址選通信號(hào)CAS0被激活。這種信號(hào)CAS0具有單穩(wěn)脈沖的形式，并且用作觸發(fā)信號(hào)。為了激活該數(shù)據(jù)讀操作，讀觸發(fā)(讀指令)信號(hào)ZR在預(yù)定的時(shí)間周期內(nèi)被置為激活的。
(寫(xiě)命令)當(dāng)在圖11中時(shí)間T2時(shí)鐘信號(hào)extCLK上升時(shí)，外部行地址選通信號(hào)extZRAS被置為H電平，并且，外部控制信號(hào)extZCAS和extZWE兩者都被置為L(zhǎng)電平。這種狀態(tài)稱(chēng)為寫(xiě)命令，該命令指定將數(shù)據(jù)寫(xiě)入SDRAM的寫(xiě)操作。當(dāng)接收到這種寫(xiě)命令時(shí)，作為用來(lái)激活SDRAM中的列選擇操作的觸發(fā)信號(hào)的內(nèi)部列地址選通信號(hào)CAS0被激活。周來(lái)指定內(nèi)部數(shù)據(jù)寫(xiě)操作的內(nèi)部允許寫(xiě)信號(hào)WE0也被激活。響應(yīng)內(nèi)部允許寫(xiě)信號(hào)WE0，用來(lái)觸發(fā)SDRAM中的數(shù)據(jù)的寫(xiě)操作的寫(xiě)指令信號(hào)ZW被激活。
(預(yù)充電命令)當(dāng)在圖11中時(shí)間T3時(shí)鐘信號(hào)extCLK上升時(shí)，外部控制信號(hào)extZRAS和extZWE兩者都被置為L(zhǎng)電平，并且，列地址選通信號(hào)extZCAS被置為H電平。這種狀態(tài)稱(chēng)為預(yù)充電命令，通過(guò)該預(yù)充電命令而進(jìn)行在內(nèi)部把SDRAM置為預(yù)充電狀態(tài)(備用狀態(tài))的操作。當(dāng)施加這種預(yù)充電命令時(shí)，內(nèi)部行地址選通信號(hào)RAS0和內(nèi)部允許寫(xiě)信號(hào)WE0在預(yù)定的時(shí)間周期被置為激活的，并且，用來(lái)觸發(fā)該預(yù)充電操作的預(yù)充電觸發(fā)信號(hào)在預(yù)定的時(shí)間周期內(nèi)被置為激活的。
(激活命令)當(dāng)在圖11中時(shí)間T4時(shí)鐘信號(hào)extCLK上升時(shí)，行地址選通信號(hào)extZRAS被置為L(zhǎng)電平，并且，外部控制信號(hào)extZCAS和extZWE兩者都被置為H電平。這種狀態(tài)稱(chēng)為激活命令，通過(guò)該命令，SDRAM中的存儲(chǔ)單元選擇操作被激活。當(dāng)接收到這種激活命令時(shí)，內(nèi)部行地址選通信號(hào)RAS0被激活，從而，用來(lái)激活存儲(chǔ)單元選擇操作的激活觸發(fā)信號(hào)ZA(起動(dòng)內(nèi)部操作的指令)在預(yù)定的時(shí)間周期內(nèi)被激活。
圖12示意地顯示外部控制信號(hào)輸入選擇的結(jié)構(gòu)。圖12中，設(shè)置行地址選通信號(hào)(RAS)輸入緩沖器1a，列地址選通信號(hào)(CAS)輸入緩沖器1b和允許寫(xiě)信號(hào)(WE)輸入緩沖器1c，它們對(duì)應(yīng)于外部控制信號(hào)extZRAS、extZCAS和extZWE，并且分別與時(shí)鐘信號(hào)CLK同步地產(chǎn)生單穩(wěn)內(nèi)部控制信號(hào)RAS0、CAS0和WE0。在時(shí)鐘信號(hào)CLK的上升時(shí)間，當(dāng)相應(yīng)的外部控制信號(hào)處在L電平時(shí)，這些輸入緩沖器1a、1b和1c在預(yù)定的時(shí)間周期內(nèi)把相關(guān)的內(nèi)部控制信號(hào)置為H電平。
設(shè)置與輸入緩沖器1a-1c對(duì)應(yīng)的反相器3a-3c，分別用來(lái)產(chǎn)生內(nèi)部控制信號(hào)RAS0、CAS0和WE0的反相信號(hào)ZRAS0、ZCAS0和ZWE0。把來(lái)自輸入緩沖器1 a-1 c的n內(nèi)部控制信號(hào)RAS0、CAS0和WE0以及這些內(nèi)部控制信號(hào)的反相信號(hào)加到命令譯碼器4。
命令譯碼器4根據(jù)所施加的內(nèi)部控制信號(hào)的狀態(tài)的組合而在預(yù)定的時(shí)間周期內(nèi)把觸發(fā)信號(hào)ZA、ZR、ZW和ZPC置為激活狀態(tài)，以便激活所需要的內(nèi)部操作。
圖13A示意地表示示于圖12中的輸入緩沖器1(1a-1c)的結(jié)構(gòu)。在圖13A中，用參考符號(hào)EXT表示外部控制信號(hào)，而用參考符號(hào)INT表示內(nèi)部控制信號(hào)。
在圖13A中，輸入緩沖器1(1a-1c)包括接收外部控制信號(hào)EXT的反相器5；接收反相器5的輸出信號(hào)和時(shí)鐘信號(hào)CLK的“與非”電路6以及響應(yīng)“與非”電路6的輸出信號(hào)的降落而產(chǎn)生脈沖信號(hào)的脈沖發(fā)生器7。脈沖發(fā)生器7產(chǎn)生脈沖形式的內(nèi)部控制信號(hào)INT，后者在預(yù)定的時(shí)間周期內(nèi)達(dá)到H電平。下面將參考圖13B的波形圖來(lái)描述示于圖13A中的所述輸入緩沖器的操作。
當(dāng)時(shí)鐘信號(hào)CLK處在L電平時(shí)，“與非”電路6的輸出信號(hào)被固定在H電平。當(dāng)外部控制信號(hào)EXT處在H電平時(shí)，反相器5的輸出信號(hào)處在L電平，并且“與非”電路6的輸出信號(hào)處在H電平。在這種狀態(tài)下，脈沖發(fā)生器7不產(chǎn)生脈沖，并且內(nèi)部控制信號(hào)INT保持在L電平的不活動(dòng)狀態(tài)。
如果當(dāng)時(shí)鐘信號(hào)CLK上升時(shí)外部控制信號(hào)EXT處在L電平，那么，“與非”電路6的輸出信號(hào)響應(yīng)時(shí)鐘信號(hào)CLK的這種上升而降落到L電平。響應(yīng)“與非”電路6的輸出信號(hào)的降落，脈沖發(fā)生器7在預(yù)定的時(shí)間周期內(nèi)把內(nèi)部控制信號(hào)INT保持在H電平?？梢愿鶕?jù)預(yù)先在脈沖發(fā)生器7中確定的時(shí)序使由脈沖發(fā)生器7產(chǎn)生的內(nèi)部控制信號(hào)INT無(wú)效，或者與時(shí)鐘信號(hào)CLK的降落同步地使所述內(nèi)部控制信號(hào)INT無(wú)效。
圖14示意地顯示圖12中所示的命令譯碼器的結(jié)構(gòu)。如圖14中所示，命令譯碼器4由對(duì)應(yīng)于所述內(nèi)部觸發(fā)信號(hào)而設(shè)置的“與非”型電路構(gòu)成。更具體地說(shuō)，由接收內(nèi)部控制信號(hào)RAS0、ZCAS0和ZWE0的“與非”電路4a產(chǎn)生激活操作觸發(fā)信號(hào)ZA。由接收內(nèi)部控制信號(hào)ZRAS0、CAS0和ZWE0的“與非”電路4b產(chǎn)生讀操作觸發(fā)信號(hào)ZR。由接收內(nèi)部控制信號(hào)ZRAS0、CAS0和WE0的“與非”電路4c產(chǎn)生寫(xiě)操作觸發(fā)信號(hào)ZW。由接收內(nèi)部控制信號(hào)RAS0、ZCAS0和WE0的“與非”電路4d產(chǎn)生預(yù)充電操作觸發(fā)信號(hào)ZPC。
控制電路根據(jù)來(lái)自所述命令譯碼器的這些觸發(fā)信號(hào)而工作、以便執(zhí)行所指定的內(nèi)部操作。
由于輸入觸發(fā)器和命令譯碼器的上述結(jié)構(gòu)，所以，與時(shí)鐘信號(hào)CLK同步地輸出用來(lái)啟動(dòng)所述內(nèi)部操作的內(nèi)部操作觸發(fā)信號(hào)。然而，如圖14中所示，各個(gè)操作方式的觸發(fā)信號(hào)是由彼此并聯(lián)設(shè)置的“與非”電路4a-4d產(chǎn)生的?！芭c非”電路4a-4d各自根據(jù)所加的內(nèi)部控制信號(hào)的狀態(tài)而產(chǎn)生相應(yīng)的觸發(fā)信號(hào)、而與其它觸發(fā)信號(hào)的狀態(tài)無(wú)關(guān)。
在SDRAM中，當(dāng)提供激活命令時(shí)，內(nèi)部預(yù)充電狀態(tài)(備用狀態(tài))被解除，并且開(kāi)始存儲(chǔ)單元選擇操作。因此，為了讀出存儲(chǔ)單元的數(shù)據(jù)或者把數(shù)據(jù)寫(xiě)入存儲(chǔ)單元，必須按照以下次序提供命令(1)激活命令，(2)讀命令或?qū)懨睿约?3)預(yù)充電命令。
因此，甚至當(dāng)提供讀命令、寫(xiě)命令或預(yù)充電命令時(shí)，除非提供激活命令，否則所述SDRAM也不能準(zhǔn)確的進(jìn)行所指定的內(nèi)部操作。當(dāng)未提供激活命令時(shí)，不能進(jìn)行存儲(chǔ)單元的選擇，以致不存在選用的存儲(chǔ)單元，因此，即使施加讀命令，也不能進(jìn)行正常的數(shù)據(jù)讀出。在這種情況下，通過(guò)根據(jù)讀命令或?qū)懨町a(chǎn)生的觸發(fā)信號(hào)而啟動(dòng)輸入輸出電路。
通常在不提供激活命令就不會(huì)提供寫(xiě)、讀或預(yù)充電命令。然而，在錯(cuò)誤定序的情況下(在提供激活命令之前提供不是激活命令的命令)，如圖13A和圖14所示，即使所述激活命令是不活動(dòng)的，也根據(jù)所提供的命令而激活用來(lái)觸發(fā)對(duì)應(yīng)于所提供的命令的操作的信號(hào)。因此，電路沒(méi)有必要地運(yùn)行，導(dǎo)致電力消耗的增加。
本發(fā)明的目的是提供一種同步半導(dǎo)體存儲(chǔ)器，它能夠避免不必要的電路運(yùn)行，從而，能夠減少電力消耗。
本發(fā)明的另一個(gè)目的是提供一種同步半導(dǎo)體存儲(chǔ)器，它能夠禁止很可能根據(jù)錯(cuò)誤地提供的命令、即、以錯(cuò)誤的順序提供的命令而進(jìn)行的電路操作。
根據(jù)本發(fā)明的第一方面的同步半導(dǎo)體存儲(chǔ)器包括第一命令譯碼器，用來(lái)確定與周期性地外加的時(shí)鐘信號(hào)同步地外加的多個(gè)外部控制信號(hào)的狀態(tài)，并且當(dāng)形成所述各外部控制信號(hào)的狀態(tài)的第一組合時(shí)，激活預(yù)定的內(nèi)部操作；以及第二命令譯碼器，它響應(yīng)來(lái)自第一命令譯碼器的激活信號(hào)而被啟動(dòng)，用來(lái)確定與時(shí)鐘信號(hào)同步的多種外部控制信號(hào)的狀態(tài)，并且，當(dāng)形成不同于所述第一狀態(tài)組合的所述多種外部控制信號(hào)狀態(tài)的第二組合時(shí)，激活不同于預(yù)定的內(nèi)部操作的第二內(nèi)部操作。
根據(jù)本發(fā)明的第二方面的同步半導(dǎo)體存儲(chǔ)器包括命令寄存器，用來(lái)存儲(chǔ)定義所述同步半導(dǎo)體存儲(chǔ)器的操作形式的數(shù)據(jù)；大量存儲(chǔ)單元；第一命令譯碼器，用來(lái)確定與周期性地外加的時(shí)鐘信號(hào)同步地外加的各控制信號(hào)的狀態(tài)，并且當(dāng)形成所述各外部控制信號(hào)的狀態(tài)的第一組合時(shí)，激活所述大量存儲(chǔ)單元中各選擇的存儲(chǔ)單元的操作；以及第二命令譯碼器，用來(lái)確定與時(shí)鐘信號(hào)同步的多種外部控制信號(hào)的狀態(tài)，并且，當(dāng)形成所述各外部控制信號(hào)的狀態(tài)的第二組合時(shí)，激活用來(lái)存儲(chǔ)定義所述命令寄存器的操作形式的操作方式。所述第二命令譯碼器包括用來(lái)當(dāng)形成所加的外部控制信號(hào)的狀態(tài)的第二組合時(shí)禁止所述第一命令譯碼器的確定操作、從而使所述大量存儲(chǔ)單元的選擇操作無(wú)效的電路。
由于僅當(dāng)根據(jù)輸入命令而被執(zhí)行的內(nèi)部操作有效時(shí)、即、僅當(dāng)以?xún)?nèi)部操作能夠被正常地執(zhí)行正常順序施加所述各命令時(shí)，才啟動(dòng)所述命令譯碼電路，所以，有可能在以錯(cuò)誤的順序施加命令時(shí)阻止內(nèi)部電路的操作，從而減少電力消耗、并且避免誤動(dòng)作。
根據(jù)下面結(jié)合附圖對(duì)本發(fā)明所進(jìn)行的詳細(xì)描述，本發(fā)明的上述和其它的目的、特征、方面和優(yōu)點(diǎn)將更加清楚。
圖1示意地顯示根據(jù)本發(fā)明的第一實(shí)施例的同步半導(dǎo)體存儲(chǔ)器的總體結(jié)構(gòu)；圖2A示意地顯示命令譯碼器和行相關(guān)控制電路的結(jié)構(gòu)；圖2B示意地顯示激活命令譯碼器、其它命令譯碼器和內(nèi)部激活電路的結(jié)構(gòu)；圖3是說(shuō)明根據(jù)本發(fā)明的第一實(shí)施例的SDRAM的操作的時(shí)序圖；圖4A顯示根據(jù)本發(fā)明的第二實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)；圖4B是說(shuō)明示于圖4A中的預(yù)充電命令譯碼電路的操作的時(shí)序圖；圖5A顯示根據(jù)本發(fā)明的第三實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)；圖5B是說(shuō)明圖5A中所示的結(jié)構(gòu)的操作的時(shí)序圖；圖6示意地顯示根據(jù)本發(fā)明的第四實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)；圖7示意地顯示根據(jù)本發(fā)明的第五實(shí)施例的SDRAM的總體結(jié)構(gòu)；圖8示意地顯示根據(jù)本發(fā)明的第五實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)；圖9是說(shuō)明根據(jù)本發(fā)明的第五實(shí)施例的SDRAM的操作的時(shí)序圖；圖10示意地顯示根據(jù)本發(fā)明的第六實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)；圖11是說(shuō)明傳統(tǒng)的SDRAM的操作的時(shí)序圖；圖12示意地顯示傳統(tǒng)的SDRAM的外部控制信號(hào)輸入部分的結(jié)構(gòu)；圖13A顯示圖12中所示的輸入緩沖器的結(jié)構(gòu)；圖13B是說(shuō)明圖13A中所示的緩沖器的操作的波形圖；圖14示意地顯示傳統(tǒng)的SDRAM中命令譯碼器的結(jié)構(gòu)。
(實(shí)施例1)圖1示意地顯示根據(jù)本發(fā)明的第一實(shí)施例的同步半導(dǎo)體存儲(chǔ)器的總體結(jié)構(gòu)。圖1中，所述SDRAM包括存儲(chǔ)單元陣列50，它具有排列成矩陣的大量存儲(chǔ)單元(各動(dòng)態(tài)存儲(chǔ)單元；各自構(gòu)成一個(gè)電容和一個(gè)晶體管的各存儲(chǔ)單元)；地址緩沖器52，它包括與時(shí)鐘信號(hào)CLK同步的外加的地址信號(hào)位A0-An并且產(chǎn)生內(nèi)部地址信號(hào)；行選擇電路54，它把由地址緩沖器52施加的內(nèi)部行地址信號(hào)X譯碼，并且，選擇存儲(chǔ)單元陣列50中的一行；列選擇電路56，它把由地址緩沖器52施加的內(nèi)部列地址信號(hào)Y譯碼，并且，選擇存儲(chǔ)單元陣列50中的一列；讀出放大器，用來(lái)讀出和放大連接到存儲(chǔ)單元陣列50中選用的行的存儲(chǔ)單元的數(shù)據(jù)；以及輸入輸出門(mén)，用來(lái)響應(yīng)來(lái)自列選擇電路56的列選擇信號(hào)而把選用的列連接輸入輸出電路60。圖1中，用一個(gè)方塊58代表所述讀出放大器和輸入輸出門(mén)。當(dāng)輸入輸出電路60是活動(dòng)的時(shí)，它與時(shí)鐘信號(hào)CLK同步地進(jìn)行數(shù)據(jù)DQ的輸入輸出。
為了控制所述內(nèi)部操作，所述SDRAM包括輸入緩沖電路1，它包括與時(shí)鐘信號(hào)CLK同步地外加的外部控制信號(hào)extZRAS、extZCAS和extZWE，用來(lái)內(nèi)部控制信號(hào)RAS0、CAS0和WE0；命令譯碼器40，它產(chǎn)生用來(lái)根據(jù)由輸入緩沖電路1施加的內(nèi)部控制信號(hào)RAS0、CAS0和WE0而觸發(fā)內(nèi)部操作的觸發(fā)信號(hào)；行相關(guān)控制電路62，它響應(yīng)由命令譯碼器40施加的行選擇操作觸發(fā)信號(hào)而被激活、并且控制行選擇電路54和讀出放大器的激活；列相關(guān)控制電路64，它響應(yīng)由命令譯碼器40施加的列選擇操作觸發(fā)信號(hào)而被激活、并且控制與列選擇操作例如列選擇電路56的預(yù)充電有關(guān)的部分和內(nèi)部數(shù)據(jù)總線的激活以及未示出的預(yù)放大器的放大；以及輸入輸出控制電路66，它響應(yīng)由命令譯碼器40施加的數(shù)據(jù)輸入輸出操作的觸發(fā)信號(hào)而被激活，并且控制輸入輸出電路60的操作。
當(dāng)命令譯碼器40檢測(cè)所述激活命令時(shí)，行相關(guān)控制電路62響應(yīng)由命令譯碼器40施加的內(nèi)部激活觸發(fā)信號(hào)而把激活內(nèi)部操作的激活信號(hào)ACT加到命令譯碼器40、列相關(guān)控制電路64和輸入輸出電路66。在命令譯碼器40中，如下面將說(shuō)明的，僅當(dāng)激活信號(hào)ACT是活動(dòng)的時(shí)，才啟動(dòng)(即，激活)部分譯碼命令而不是激活命令。類(lèi)似地，僅當(dāng)由行相關(guān)控制電路62施加的激活信號(hào)ACT是活動(dòng)的時(shí)，才激活列相關(guān)控制電路64和輸入輸出控制電路66。
圖1中的時(shí)鐘信號(hào)CLK可以是外加的外部時(shí)鐘信號(hào)extCLK或者在內(nèi)部寄存的內(nèi)部時(shí)鐘信號(hào)。
如圖1中所示，僅當(dāng)激活信號(hào)ACT被激活時(shí)才啟動(dòng)命令譯碼器40、以便將各命令而不是所述激活命令譯碼。因此，當(dāng)以錯(cuò)誤的順序提供命令時(shí)，就有可能停止譯碼電路部分而不是激活命令譯碼器部分的操作，因此，能夠減少電力消耗，并且能夠避免由不必要的電路操作引起的存儲(chǔ)器的誤動(dòng)作。通過(guò)根據(jù)激活信號(hào)ACT而啟動(dòng)列相關(guān)控制電路64和輸入輸出控制電路66，有可能在以不同于正常順序的順序提供命令時(shí)(在輸入激活命令之后輸入讀、寫(xiě)或預(yù)充電命令)、避免內(nèi)部電路的誤動(dòng)作，因此，能夠確保SDRAM的可靠性。
圖2A示意地顯示圖1中所示的命令譯碼器40和行相關(guān)控制電路62的結(jié)構(gòu)。輸入緩沖器1具有示于圖12和13中的結(jié)構(gòu)，并且，與時(shí)鐘信號(hào)CLK的上沿同步地工作、以便包括外部控制信號(hào)extZRAS、extZCAS和extZWE，并且產(chǎn)生加到命令譯碼器40的互補(bǔ)的內(nèi)部控制信號(hào)RAS0、ZRAS0、CAS0、ZCAS0、WE0和ZWE0。
命令譯碼器40包括激活命令譯碼器41，它根據(jù)由輸入緩沖電路1施加的內(nèi)部控制信號(hào)的狀態(tài)而工作、以確定是否施加激活命令；以及其它命令譯碼器42，用來(lái)檢查以下事實(shí)施加不同于激活命令的命令。激活命令譯碼器41產(chǎn)生內(nèi)部操作激活觸發(fā)信號(hào)ZA。
行相關(guān)控制電路62包括內(nèi)部激活電路63，后者響應(yīng)由激活命令譯碼器41施加的內(nèi)部操作激活觸發(fā)信號(hào)ZA的激活而激活內(nèi)部操作激活信號(hào)(激活信號(hào))ACT。行相關(guān)控制電路62響應(yīng)激活信號(hào)ACT的激活而按照預(yù)定的次序順序地激活行選擇電路54和讀出放大器(見(jiàn)圖1)。
把來(lái)自?xún)?nèi)部激活電路63的激活信號(hào)ACT加到命令譯碼器42。僅當(dāng)激活信號(hào)ACT被激活時(shí)才激活(啟動(dòng))其它命令譯碼器42、以便將由輸入緩沖電路1施加的內(nèi)部控制信號(hào)譯碼，并且確定是否施加所述各命令中的一個(gè)。
由于僅當(dāng)激活信號(hào)ACT被激活時(shí)才啟動(dòng)其它命令譯碼器42，所以，即使以錯(cuò)誤的順序提供命令、即、甚至在提供激活命令之前提供不同于所述激活命令的命令的情況下，也能夠象下面那樣禁止不必要的電路操作。在上述情況下，由于其它命令譯碼器42是不活動(dòng)的(即、被禁止)，所以，它不對(duì)由輸入緩沖電路1施加的任何內(nèi)部控制信號(hào)進(jìn)行譯碼，因此，避免產(chǎn)生與按錯(cuò)誤的順序施加的命令對(duì)應(yīng)的觸發(fā)信號(hào)，從而禁止了不必要的電路操作。
圖2B顯示圖2A中所示的命令譯碼器40和內(nèi)部激活電路63的結(jié)構(gòu)的具體例子。在圖2B中，激活命令譯碼電路41由接收內(nèi)部控制信號(hào)RAS0、ZCAS0和ZWE0的三輸入端“與非”電路構(gòu)成。其它命令譯碼器42包括預(yù)充電命令譯碼電路42a、寫(xiě)命令譯碼電路42b和讀命令譯碼電路42c。
預(yù)充電命令譯碼電路42a由接收內(nèi)部控制信號(hào)RAS0、ZCAS0和WE0并且還接收激活信號(hào)ACT的四輸入端“與非”電路構(gòu)成。寫(xiě)命令譯碼電路42b由接收內(nèi)部控制信號(hào)ZRAS0、CAS0和WE0并且還接收激活信號(hào)ACT的四輸入端“與非”電路構(gòu)成。讀命令譯碼電路42c由接收內(nèi)部控制信號(hào)ZRAS0、CAS0和ZWE0并且還接收激活信號(hào)ACT的四輸入端“與非”電路構(gòu)成。
內(nèi)部激活電路63由“與非”型觸發(fā)器構(gòu)成，它在其置“1”輸入端接收由激活命令譯碼器41施加的內(nèi)部操作激活觸發(fā)信號(hào)ZA，并且在其復(fù)位輸入端接收來(lái)自預(yù)充電譯碼器42a的預(yù)充電操作觸發(fā)信號(hào)ZPC。所述“與非”型觸發(fā)器包括“與非”電路63a，它在其兩個(gè)輸入端之一接收觸發(fā)信號(hào)ZA；以及“與非”電路63b，它在其兩個(gè)輸入端之一接收觸發(fā)信號(hào)ZPC?！芭c非”電路63b的輸出信號(hào)被加到“與非”電路63a的另一個(gè)輸入端，“與非”電路63a隨后從其輸出端產(chǎn)生激活信號(hào)ACT。激活信號(hào)ACT還被加到“與非”電路63b的另一個(gè)輸入端。
下面將參考圖3的時(shí)序圖描述圖2B中所示的電路的操作。
如果在時(shí)間t0時(shí)鐘信號(hào)CLK上升時(shí)所有外部控制信號(hào)extZRAS、extZCAS和extZWE都處在H電平，那么，命令譯碼電路41和42a-42c中的每一個(gè)都在其輸入端中的至少一個(gè)接收處在L電平的信號(hào)，并且因此而產(chǎn)生H電平的信號(hào)，而所述各內(nèi)部電路保持最后周期的狀態(tài)。圖3中，激活信號(hào)ACT處在L電平，而SDRAM保持預(yù)充電狀態(tài)(備用狀態(tài))。
當(dāng)在時(shí)間T1時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZCAS被置為L(zhǎng)電平，而外部控制信號(hào)extZRAS和extZWE兩者被置為H電平，因而施加讀命令。在預(yù)定的時(shí)間周期內(nèi)，內(nèi)部控制信號(hào)CAS0被置為H電平。然而，激活信號(hào)ACT保持L電平，命令譯碼電路42a-42c的所有輸出信號(hào)都處在H電平，而用來(lái)觸發(fā)讀操作的信號(hào)保持不活動(dòng)的狀態(tài)。
當(dāng)在時(shí)間T2時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS被置為H電平，而外部控制信號(hào)extZCAS和extZWE兩者被置為L(zhǎng)電平，因而施加寫(xiě)命令。雖然內(nèi)部控制信號(hào)CAS0和WE0在預(yù)定的時(shí)間周期內(nèi)被置為H電平的激活狀態(tài)，但是，甚至在這種情況下，激活信號(hào)ACT仍然處在L電平的不活動(dòng)狀態(tài)，并且用來(lái)觸發(fā)寫(xiě)操作的觸發(fā)信號(hào)ZW保持H電平的不活動(dòng)狀態(tài)。
當(dāng)在時(shí)間T3時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS和extZWE兩者被置為L(zhǎng)電平，而外部控制信號(hào)extZCAS被置為H電平，并且施加預(yù)充電命令。在這種情況下，內(nèi)部控制信號(hào)RAS0和WE0在預(yù)定的時(shí)間周期內(nèi)被置為H電平，但是，甚至在這種情況下，激活信號(hào)ACT仍然處在L電平的活動(dòng)狀態(tài)，并且觸發(fā)信號(hào)ZA、ZR、和ZW保持不活動(dòng)狀態(tài)。
當(dāng)在時(shí)間T4時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS被置為L(zhǎng)電平，而外部控制信號(hào)extZRAS和extZWE兩者被置為H電平，并且施加寫(xiě)命令。響應(yīng)這種激活信號(hào)，在內(nèi)部控制信號(hào)CAS0和WE0保持在L電平的同時(shí)，內(nèi)部控制信號(hào)RAS0被置為H電平。在這種情況下，來(lái)自激活命令譯碼器41的觸發(fā)信號(hào)ZA在預(yù)定的時(shí)間周期內(nèi)保持在L電平，內(nèi)部激活電路63被置“1”，并且激活信號(hào)ACT被置為H電平。根據(jù)激活信號(hào)ACT的這種激活狀態(tài)，開(kāi)始選擇存儲(chǔ)單元的內(nèi)部操作。隨著激活信號(hào)ACT被激活到H電平，命令譯碼電路42a-42c全部被啟動(dòng)。
當(dāng)在時(shí)間T5時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS和extZWE兩者被置為H電平，而外部控制信號(hào)extZCAS被置為L(zhǎng)電平，并且施加讀命令。在這種情況下，內(nèi)部控制信號(hào)CAS0在預(yù)定的時(shí)間周期內(nèi)被置為H電平，并且內(nèi)部控制信號(hào)RAS0和WE0被保持在L電平。響應(yīng)所述讀命令，讀命令譯碼電路42c在預(yù)定的時(shí)間周期內(nèi)把讀操作觸發(fā)信號(hào)ZR置為L(zhǎng)電平的激活狀態(tài)。根據(jù)激活的讀操作觸發(fā)信號(hào)ZR，列相關(guān)控制電路64和輸入輸出控制電路66被激活，從而，按照預(yù)定的順序執(zhí)行列選擇操作和數(shù)據(jù)輸出操作。
當(dāng)在時(shí)間T6時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS處在H電平，而外部控制信號(hào)extZRAS和extZWE兩者處在L電平，并且施加寫(xiě)命令。內(nèi)部控制信號(hào)RAS0處在L電平，內(nèi)部控制信號(hào)CAS0和WE0處在H電平，而來(lái)自寫(xiě)命令譯碼電路42b的寫(xiě)操作觸發(fā)信號(hào)ZWE在預(yù)定的時(shí)間周期內(nèi)被置為L(zhǎng)電平的激活狀態(tài)。根據(jù)激活的觸發(fā)信號(hào)ZW，列相關(guān)控制電路64和輸入輸出控制電路66依次被激活，并且執(zhí)行數(shù)據(jù)的操作。
當(dāng)在時(shí)間T7時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS和extZWE被置為L(zhǎng)電平，而外部控制信號(hào)extZCAS被置為H電平，并且施加預(yù)充電命令。內(nèi)部控制信號(hào)RAS0和WE0被置為H電平，內(nèi)部控制信號(hào)CAS0處在L電平，而來(lái)自預(yù)充電命令譯碼電路42a的預(yù)充電操作觸發(fā)信號(hào)ZPC在預(yù)定的時(shí)間周期內(nèi)被置為L(zhǎng)電平的激活狀態(tài)。響應(yīng)預(yù)充電操作觸發(fā)信號(hào)ZPC的激活，內(nèi)部激活電路63被置“0”，并且激活信號(hào)ACT被撤消而達(dá)到L電平。響應(yīng)激活信號(hào)ACT的這種撤消，示于圖1中的行相關(guān)控制電路62、列相關(guān)控制電路64和輸入輸出控制電路66被復(fù)位，并且，SDRAM返回到預(yù)充電狀態(tài)(備用狀態(tài))。命令譯碼電路42a-42c也隨著激活信號(hào)ACT的這種撤消而被禁止，從而所述譯碼操作被禁止。
如上所述，所述觸發(fā)信號(hào)是這樣產(chǎn)生的，使得僅當(dāng)在施加激活命令之后施加讀、寫(xiě)或預(yù)充電命令時(shí)，才執(zhí)行讀、寫(xiě)或預(yù)充電操作。由于這種原因，在SDRAM的備用狀態(tài)(預(yù)充電狀態(tài))期間施加的讀、寫(xiě)或預(yù)充電命令不能激活相應(yīng)的觸發(fā)信號(hào)，因此，能夠避免不必要的電路操作，從而有可能減少電力消耗以及避免電路誤動(dòng)作。
在上述實(shí)施例中，所有讀、寫(xiě)和預(yù)充電命令都是在施加激活命令之后被接受的。另一方面，可以使用這樣的結(jié)構(gòu)，使得只有讀、寫(xiě)和預(yù)充電命令中的一種或兩種是僅僅在SDRAM的激活狀態(tài)期間(即、僅僅在施加所述激活命令之后)才能夠被接受的。
可以使內(nèi)部激活信號(hào)ACT適合于從行相關(guān)控制電路62(內(nèi)部激活電路63)加到命令譯碼器40。
如上所述，根據(jù)本發(fā)明的第一實(shí)施例，用來(lái)執(zhí)行內(nèi)部電路操作的觸發(fā)信號(hào)僅當(dāng)以正常的順序施加命令時(shí)才被激活。因此，當(dāng)施加不能執(zhí)行的命令時(shí)能夠避免不必要的電路操作，使得能夠減少電力消耗，并且避免電路的誤動(dòng)作。
(第二實(shí)施例)圖4A顯示根據(jù)本發(fā)明的第二實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)。更具體地說(shuō)，圖4A只顯示對(duì)預(yù)充電命令譯碼的部分的結(jié)構(gòu)。在圖4A中，預(yù)充電命令譯碼電路42aa由四輸入端“與非”電路構(gòu)成，后者接收內(nèi)部控制信號(hào)RAS0、ZCAS和WE0以及列選擇執(zhí)行指令信號(hào)COL。由列選擇執(zhí)行檢測(cè)電路70施加列選擇執(zhí)行指令信號(hào)COL。列選擇執(zhí)行檢測(cè)電路70由包含“與非”電路72a和72b的觸發(fā)器構(gòu)成，它在讀操作觸發(fā)信號(hào)ZR和寫(xiě)操作觸發(fā)信號(hào)ZW被激活被置“1”，并且當(dāng)預(yù)充電操作觸發(fā)信號(hào)ZPC被激活時(shí)被復(fù)位。
“與非”電路72a接收來(lái)自把預(yù)充電操作觸發(fā)信號(hào)ZPC延遲一段預(yù)定的時(shí)間的延遲電路71的延遲后的觸發(fā)信號(hào)，并且還接收“與非”電路72b的輸出信號(hào)。“與非”電路72b提供列選擇執(zhí)行指令信號(hào)COL。“與非”電路72b接收“與非”電路72a的輸出信號(hào)以及讀操作觸發(fā)信號(hào)ZR和寫(xiě)操作觸發(fā)信號(hào)ZW。下面將參考圖4B的時(shí)序圖描述圖4A中所示的預(yù)充電命令譯碼電路的操作。
當(dāng)在時(shí)間T0時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS和extZWE兩者被置為L(zhǎng)電平，而外部控制信號(hào)extZCAS被置為H電平，并且施加預(yù)充電命令。在這種情況下，既不施加讀命令也不施加寫(xiě)命令，并且既不執(zhí)行列選擇操作也不執(zhí)行數(shù)據(jù)的輸入輸出操作，因此，列選擇執(zhí)行指令信號(hào)COL到達(dá)L電平，并且預(yù)充電操作觸發(fā)信號(hào)ZPC被保持在H電平。接收預(yù)充電操作觸發(fā)信號(hào)ZPC的電路不工作。
當(dāng)在時(shí)間T1時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS被置為H電平，而外部控制信號(hào)extZCAS被置為L(zhǎng)電平。根據(jù)被指定的操作(讀操作或?qū)懖僮?而把外部控制信號(hào)extZWE置為H電平或L電平。這樣，在時(shí)間T1施加讀或?qū)懨?。根?jù)所述讀或?qū)懨?，?lái)自“與非”電路72b的列選擇執(zhí)行指令信號(hào)COL到達(dá)H電平。在這種情況下，由于施加了讀或?qū)懨?、即、不同于預(yù)充電命令的命令，所以，預(yù)充電操作觸發(fā)信號(hào)ZPC保持H電平。
當(dāng)在時(shí)間T2時(shí)鐘信號(hào)CLK上升時(shí)，外部控制信號(hào)extZRAS和extZWE兩者被置為L(zhǎng)電平，而外部控制信號(hào)extZCAS被置為H電平，并且施加預(yù)充電命令。在這種情況下，預(yù)充電命令譯碼器42aa的所有輸入端都處在H電平，因此，它在預(yù)定的時(shí)間周期內(nèi)把預(yù)充電操作觸發(fā)信號(hào)ZPC置為L(zhǎng)電平的激活狀態(tài)。從而，內(nèi)部激活信號(hào)ACT被復(fù)位，并且在內(nèi)部執(zhí)行預(yù)充電操作。當(dāng)預(yù)充電操作觸發(fā)信號(hào)ZPC降落之后經(jīng)過(guò)由延遲電路71確定的延遲時(shí)間后，“與非”電路72a的輸出信號(hào)到達(dá)H電平，使得“與非”電路72b的所有輸入端到達(dá)H電平，并且列選擇執(zhí)行指令信號(hào)COL到達(dá)L電平。隨著列選擇執(zhí)行指令信號(hào)COL的降落，預(yù)充電操作觸發(fā)信號(hào)ZPC上升到H電平。由于由延遲電路71提供的所述延遲時(shí)間，所以，有可能確保預(yù)充電操作觸發(fā)信號(hào)ZPC處在激活狀態(tài)的時(shí)間。
在SDRAM中，通常在完成內(nèi)部數(shù)據(jù)的寫(xiě)入或讀出之后施加預(yù)充電命令，用來(lái)使SDRAM返回預(yù)充電狀態(tài)(備用狀態(tài))。因此，通過(guò)采用這樣的結(jié)構(gòu)、使得僅當(dāng)在讀或?qū)懨钪笫┘宇A(yù)充電命令才激活預(yù)充電操作觸發(fā)信號(hào)ZPC，總能在這樣的情況下、即、以錯(cuò)誤的順序(即、在讀或?qū)懨钪?施加預(yù)充電命令時(shí)，把所述預(yù)充電命令操作觸發(fā)信號(hào)置為不激活狀態(tài)，從而能夠避免不必要的電路操作。
形成其它命令譯碼電路的部分可以采用與第一實(shí)施例的相同的結(jié)構(gòu)。可以采用這樣的結(jié)構(gòu)，即，激活命令譯碼電路、讀命令譯碼電路和寫(xiě)命令譯碼電路彼此獨(dú)立地進(jìn)行命令譯碼操作，象先有技術(shù)中那樣?？梢圆话褍?nèi)部激活信號(hào)ACT輸送到列相關(guān)控制電路和輸入輸出控制電路。
如上所述，根據(jù)本發(fā)明的第二實(shí)施例，僅當(dāng)在施加讀或?qū)懨钪笫┘宇A(yù)充電命令、所述預(yù)充電命令才有效，并且在內(nèi)部進(jìn)行列選擇。因此，即使錯(cuò)誤地施加所述預(yù)充電命令、也有可能避免不必要的電路操作，因此，能夠避免電路誤動(dòng)作，并且能夠減少電力消耗。
(實(shí)施例3)圖5顯示根據(jù)本發(fā)明的第三實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)。在圖5中所示的結(jié)構(gòu)中，SDRAM包括存儲(chǔ)表示脈沖串長(zhǎng)度、列地址選通(CAS)延遲、脈沖串類(lèi)型等等的數(shù)據(jù)的命令寄存器82。所述脈沖串長(zhǎng)度表示能夠通過(guò)一次能內(nèi)部訪問(wèn)操作而連續(xù)地輸入/輸出的數(shù)據(jù)的數(shù)量。所述CAS延遲表示從施加讀命令到輸出有效的數(shù)據(jù)所需要的時(shí)鐘信號(hào)CLK的周期數(shù)目。所述脈沖串類(lèi)型表示在連續(xù)地輸入輸出數(shù)據(jù)連續(xù)地變化的列地址的變化順序。通常把脈沖串類(lèi)型分成兩類(lèi)順序脈沖串型，列地址信號(hào)按照這種脈沖串型而連續(xù)地變化；以及交錯(cuò)(interleave)脈沖串型，根據(jù)這種類(lèi)型，例如，8位的列地址信號(hào)按照3-2-1-0-7-6-5-4的次序變化。
由于上述數(shù)據(jù)決定了SDRAM的操作形式，所以，在使用SDRAM之前進(jìn)行這種數(shù)據(jù)的初始置位。在第三實(shí)施例中，僅僅在進(jìn)行了用來(lái)把所需要的數(shù)據(jù)存入命令寄存器82的初始操作之后才接受所述訪問(wèn)命令。
在圖5A中，由接收內(nèi)部控制信號(hào)RAS0、CAS0和WE0的三輸入端“與非”電路構(gòu)成方式設(shè)定命令譯碼電路43。來(lái)自方式設(shè)定命令譯碼電路43的寄存器設(shè)定操作觸發(fā)信號(hào)ZMC被加到命令設(shè)定控制電路80。隨著命令設(shè)定操作觸發(fā)信號(hào)ZMC的激活，命令設(shè)定控制電路80把命令寄存器82耦合到外部終端84、以便執(zhí)行把數(shù)據(jù)寫(xiě)入命令寄存器82的操作。外部終端84可以只包括數(shù)據(jù)輸入輸出終端，或者可以包括地址輸入終端。在設(shè)定方式的操作中，待設(shè)定的方式類(lèi)型通常是根據(jù)加到這種特定的地址信號(hào)終端的地址信號(hào)來(lái)確定的。為簡(jiǎn)化起見(jiàn)，在該圖中未示出用來(lái)確定所述方式的部分的結(jié)構(gòu)。當(dāng)要把必要的數(shù)據(jù)存入命令寄存器82時(shí)，方式設(shè)定操作觸發(fā)信號(hào)ZMC被激活。
由接收內(nèi)部控制信號(hào)RAS0、ZCAS0和ZWE以及命令寄存器數(shù)據(jù)設(shè)定完成信號(hào)SCR的四輸入端“與非”電路構(gòu)成訪問(wèn)命令譯碼電路41a。由響應(yīng)方式設(shè)定操作觸發(fā)信號(hào)ZMC的激活而被置“1”的置位/復(fù)位觸發(fā)器85的輸出端施加命令寄存器數(shù)據(jù)設(shè)定完成信號(hào)SCR。置位/復(fù)位觸發(fā)器85在其復(fù)位輸入端R接收來(lái)自延遲電路87的信號(hào)，延遲電路87把內(nèi)部操作激活觸發(fā)信號(hào)ZA延遲一段預(yù)定的時(shí)間。下面將參考圖5B中所示的時(shí)序圖描述圖5A中所示的結(jié)構(gòu)的操作。
當(dāng)在時(shí)間T3施加訪問(wèn)命令時(shí)，內(nèi)部控制信號(hào)RAS0被置為H電平，而內(nèi)部控制信號(hào)CAS0和WE0被保持在L電平。由于命令寄存器82已經(jīng)不存儲(chǔ)必要的數(shù)據(jù)，所以，命令寄存器數(shù)據(jù)設(shè)定完成信號(hào)SCR處在L電平，并且內(nèi)部操作激活觸發(fā)信號(hào)ZA處在H電平。因此，在這種情況下不執(zhí)行用于存儲(chǔ)單元選擇的內(nèi)部操作。
當(dāng)在時(shí)間T1施加方式設(shè)定命令時(shí)，內(nèi)部控制信號(hào)RAS0、CAS0和WE0被置為H電平(方式設(shè)定命令把所有外部控制信號(hào)extZRAS、extZCAS和extZWE保持在L電平相當(dāng)于正常的WCBR狀態(tài))。從而，來(lái)自方式設(shè)定譯碼電路43的方式設(shè)定操作觸發(fā)信號(hào)ZMC在預(yù)定的時(shí)間周期內(nèi)被置為L(zhǎng)電平，置位/復(fù)位觸發(fā)器85被置“1”，并且信號(hào)SCR被置為H電平。根據(jù)這種方式設(shè)定命令，命令設(shè)定控制電路80被激活，并且加到外部終端84的必要的數(shù)據(jù)被寫(xiě)入命令寄存器82。即使在已經(jīng)把必要的數(shù)據(jù)寫(xiě)入命令寄存器之后82，觸發(fā)器85也處在置“1”的狀態(tài)，并且命令寄存器寫(xiě)完成信號(hào)SCR保持H電平。
當(dāng)在時(shí)間T2施加激活命令時(shí)，內(nèi)部控制信號(hào)RAS0被置為H電平，而內(nèi)部控制信號(hào)CAS0和WE0兩者被保持在L電平。因此，激活命令譯碼電路41a的所有輸入端都被置為H電平，并且內(nèi)部操作激活觸發(fā)信號(hào)ZA被置為L(zhǎng)電平的激活狀態(tài)。根據(jù)激活后的觸發(fā)信號(hào)ZA，啟動(dòng)所述內(nèi)部操作，雖然圖5A中未示出這種線路。在觸發(fā)信號(hào)ZA降落到L電平后經(jīng)過(guò)由延遲電路87確定的延遲時(shí)間之后，延遲電路87的輸出信號(hào)降落到L電平，置位/復(fù)位觸發(fā)器85被復(fù)位，信號(hào)SCR被置為L(zhǎng)電平，以及內(nèi)部操作激活觸發(fā)信號(hào)ZA被置為H電平。
在圖5A的電路中，一旦信號(hào)ZA成為激活的，信號(hào)SCR就降落。因此，在正常方式中每次施加激活命令之前都必須輸入方式設(shè)定命令。可以通過(guò)用虛線包圍的塊表示的電路來(lái)彌補(bǔ)這種不足。附加的延遲電路接收延遲電路87的輸出信號(hào)，并且附加的“與”電路接收附加的延遲電路的輸出信號(hào)和信號(hào)ZMC。“與”電路的輸出信號(hào)被輸送到置“1”輸入端S。根據(jù)這種電路，在一旦提供方式設(shè)定命令之后，信號(hào)SRC保持激活狀態(tài)，以便允許接收該激活命令。
在上述結(jié)構(gòu)中，只在命令寄存器82所需要的數(shù)據(jù)的初始設(shè)定之后接收激活命令。由于這種結(jié)構(gòu)的緣故，有可能避免SDRAM的誤動(dòng)作，因而能夠確保SDRAM具有高的可靠性。如果在命令寄存器的初始設(shè)定之前施加訪問(wèn)命令，那么，傳統(tǒng)的SDRAM將不能準(zhǔn)確地工作，因此不能獲得所需的數(shù)據(jù)，并且所述SDRAM將工作在不穩(wěn)定狀態(tài)。但是，利用上述結(jié)構(gòu)可以避免工作在不穩(wěn)定狀態(tài)，因此，有可能做到不但改善可靠性、而且減少電流消耗。
(實(shí)施例4)圖6顯示根據(jù)本發(fā)明的第四實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)。圖6中，當(dāng)施加自動(dòng)刷新命令時(shí)禁止接收激活命令。自動(dòng)刷新命令譯碼電路44是由接收內(nèi)部控制信號(hào)RAS0、CAS0和WE0的三輸入端“與非”電路構(gòu)成。把來(lái)自自動(dòng)刷新命令譯碼電路44的刷新操作觸發(fā)信號(hào)REF加到刷新控制電路90。隨著刷新操作觸發(fā)信號(hào)REF的激活，刷新控制電路90產(chǎn)生在預(yù)定的時(shí)間周期內(nèi)保持激活狀態(tài)的刷新操作激活信號(hào)RACT，該信號(hào)輸送到行相關(guān)控制電路。響應(yīng)刷新操作激活信號(hào)RACT而激活行相關(guān)控制電路，并且，執(zhí)行和正常操作中的行選擇操作相似的選擇存儲(chǔ)單元的行的操作。在這種情況下，根據(jù)來(lái)自未示出的刷新地址計(jì)數(shù)器的刷新地址而選擇存儲(chǔ)單元行。事先確定刷新操作激活信號(hào)RACT的激活周期。
激活命令譯碼電路41b是由接收刷新操作激活信號(hào)ZRACT以及內(nèi)部控制信號(hào)RAS0、CAS0和WE0的四輸入端“與非”電路構(gòu)成。當(dāng)在內(nèi)部進(jìn)行刷新操作時(shí)，刷新操作激活信號(hào)ZRACT被激活并且因此而處在L電平，并且來(lái)自激活命令譯碼電路41b的內(nèi)部操作激活觸發(fā)信號(hào)ZA被固定在H電平。因此，即使外加激活命令，該激活命令也不被接收，因而避免了激活命令譯碼電路41a的輸出信號(hào)的變化，并且避免了不必要的電路操作。
當(dāng)刷新操作結(jié)束時(shí)，刷新操作激活信號(hào)ZRACT返回到H電平。從而，當(dāng)外加激活命令時(shí)，根據(jù)該激活命令，內(nèi)部操作激活觸發(fā)信號(hào)ZA預(yù)定的時(shí)周期內(nèi)被置為L(zhǎng)電平。
第一至第四實(shí)施例可以彼此獨(dú)立地使用，或者可以以彼此適當(dāng)?shù)亟M合的方式使用。
如上所述，根據(jù)本發(fā)明的第四實(shí)施例，由于在內(nèi)部正進(jìn)行自動(dòng)刷新操作時(shí)禁止接收激活命令，所以，有可能避免激活命令譯碼電路的不必要的電路操作，并且，因此而有可能降低電力消耗以及避免由于不必要的電路操作而引起的誤動(dòng)作。
(實(shí)施例5)圖7示意地顯示根據(jù)本發(fā)明的第五實(shí)施例的SDRAM的總體結(jié)構(gòu)。圖7中，SDRAM包含多個(gè)(圖7中為兩個(gè))存儲(chǔ)體#A和#B，在這些存儲(chǔ)體中，可以逐一地和獨(dú)立地進(jìn)行激活/預(yù)充電。存儲(chǔ)體#A和#B中的每一個(gè)包含存儲(chǔ)單元陣列50；行選擇電路54；列選擇電路56；讀出放大器和輸入輸出塊58以及輸入輸出電路60，除了輸入輸出電路60的一部分(其中，輸入輸出緩沖器直接連接到數(shù)據(jù)輸入輸出端)之外，這些電路各自類(lèi)似于圖1中所示的電路。在SDRAM中，通常把數(shù)據(jù)暫時(shí)存儲(chǔ)在寄存器(寫(xiě)/讀寄存器)中，然后經(jīng)由輸入輸出緩沖器與時(shí)鐘信號(hào)CLK同步地從外部輸入或向外部輸出。除了各寄存器的控制操作外，彼此獨(dú)立地執(zhí)行存儲(chǔ)體#A和#B的操作。
分別地提供用來(lái)彼此獨(dú)立地驅(qū)動(dòng)存儲(chǔ)體#A100a和#B100b的存儲(chǔ)體-A控制器110a和存儲(chǔ)體-B控制器110b。分別為存儲(chǔ)體-A控制器110a和存儲(chǔ)體-B控制器110b提供子命令譯碼器120a和120b。子命令譯碼器120a和120b中的每一個(gè)分別被激活，以便根據(jù)由地址緩沖器52施加的體地址而接收來(lái)自命令譯碼器4的觸發(fā)信號(hào)。并且，把該觸發(fā)信號(hào)輸送到對(duì)應(yīng)的選用的存儲(chǔ)體控制器。本實(shí)施例的命令譯碼器4和輸入緩沖器1具有和第一至第四實(shí)施例中的相同的結(jié)構(gòu)。地址緩沖器52與時(shí)鐘信號(hào)CLK同步地接收外加的地址信號(hào)位A0-An，并且產(chǎn)生體地址BA以及由此產(chǎn)生內(nèi)部地址信號(hào)Add。地址信號(hào)Add被加到存儲(chǔ)體#A100a和#B100b中的每一個(gè)。命令譯碼器4和子命令譯碼器120a和120b的結(jié)構(gòu)類(lèi)似于已經(jīng)聯(lián)系以前的各實(shí)施例描述的那些結(jié)構(gòu)。因此，僅當(dāng)施加對(duì)相應(yīng)的存儲(chǔ)體有效的命令時(shí)才激活所述觸發(fā)信號(hào)。
圖8顯示圖7中所示的命令譯碼器、子命令譯碼器和存儲(chǔ)體控制器的結(jié)構(gòu)。命令譯碼器4具有和第一至第四實(shí)施例中的相同的結(jié)構(gòu)，在該圖中未示出其內(nèi)部結(jié)構(gòu)。根據(jù)由輸入緩沖電路施加的內(nèi)部控制信號(hào)RAS0、ZRAS0、CAS0、ZCAS0、WE0和ZWE0，命令譯碼器4在預(yù)定的時(shí)間周期內(nèi)激活內(nèi)部操作激活觸發(fā)信號(hào)ZA、預(yù)充電操作激活觸發(fā)信號(hào)ZPC、讀操作觸發(fā)信號(hào)ZR和寫(xiě)操作觸發(fā)信號(hào)ZW。子命令譯碼器120a包括由接收體地址信號(hào)位BA和內(nèi)部操作激活觸發(fā)信號(hào)ZA的二輸入端“或非”電路構(gòu)成的激活命令譯碼器121；由接收體地址信號(hào)位BA和預(yù)充電操作觸發(fā)信號(hào)ZPC的二輸入端“或非”電路構(gòu)成的預(yù)充電命令譯碼電路122；由接收激活信號(hào)ACT(A)以及體地址信號(hào)位BA和讀操作觸發(fā)信號(hào)ZR的三輸入端“或非”電路構(gòu)成的讀命令譯碼電路123，所述激活信號(hào)ACT(A)是由包含在下面將介紹的存儲(chǔ)體-A控制器110a中的內(nèi)部激活電路110aa施加的；由接收激活信號(hào)ACT(A)、體地址信號(hào)位BA和寫(xiě)操作觸發(fā)信號(hào)ZW的三輸入端“或非”電路構(gòu)成的寫(xiě)命令譯碼電路124。
內(nèi)部激活電路110aa包括接收來(lái)自激活命令譯碼電路121的內(nèi)部操作激活觸發(fā)信號(hào)A(A)的反相器111；接收來(lái)自預(yù)充電命令譯碼電路122的預(yù)充電操作觸發(fā)信號(hào)PC(A)的反相器112；在其兩個(gè)輸入端之一接收反相器111的輸出信號(hào)的“與非”電路113；以及在其輸入端之一接收反相器112的輸出信號(hào)的“與非”電路114。“與非”電路114產(chǎn)生用來(lái)激活存儲(chǔ)體#A100a的激活信號(hào)ACT(A)(開(kāi)始存儲(chǔ)單元選擇操作)。激活信號(hào)ACT(A)還被加到“與非”電路113的另一個(gè)輸入端。“與非”電路113的輸出信號(hào)被饋送到“與非”電路114的另一個(gè)輸入端。
除了經(jīng)由反相器129接收體地址信號(hào)Bt之外，為存儲(chǔ)體#B100b提供的子命令譯碼器120b具有和子命令譯碼器120a相同的結(jié)構(gòu)。子命令譯碼器120b在經(jīng)由反相器129施加的反相后的體地址信號(hào)位ZBA處在L電平時(shí)被選用，并且為存儲(chǔ)體#B提供對(duì)應(yīng)于由命令譯碼器4施加的觸發(fā)信號(hào)ZA、ZPC、ZR和ZW的觸發(fā)信號(hào)，即，存儲(chǔ)體#B的預(yù)充電操作觸發(fā)信號(hào)PC(B)、內(nèi)部操作激活觸發(fā)信號(hào)A(B)、寫(xiě)操作觸發(fā)信號(hào)W(B)和讀操作觸發(fā)信號(hào)R(B)。
類(lèi)似地，存儲(chǔ)體#B控制器110b包括內(nèi)部激活電路110ba，后者根據(jù)預(yù)充電操作觸發(fā)信號(hào)PC(B)和內(nèi)部操作激活觸發(fā)信號(hào)A(B)而產(chǎn)生存儲(chǔ)體#B的激活信號(hào)ACT(B)。內(nèi)部激活電路110ba具有和內(nèi)部激活電路110aa相同的結(jié)構(gòu)，并且包含反相器111和112以及“與非”電路113和114。存儲(chǔ)體#B100b的激活信號(hào)ACT(B)還被加到子命令譯碼器120b，以便抑制寫(xiě)操作觸發(fā)信號(hào)W(B)和讀操作觸發(fā)信號(hào)R(B)的產(chǎn)生。下面將參考圖9的時(shí)序圖描述圖8中所示的命令譯碼器和子命令譯碼器的操作。
在時(shí)間T0，所有外部控制信號(hào)extZRAS、extZCAS和extZWE都保持在H電平。在這種狀態(tài)下不施加命令，因此，SDRAM保持在最后的狀態(tài)。圖9表示SDRAM處在時(shí)間T0之前的預(yù)充電狀態(tài)。在這種狀態(tài)下，激活信號(hào)ACT(A)和激活信號(hào)ACT(B)兩者都處在H電平的不活動(dòng)狀態(tài)。
在時(shí)間T1施加激活命令。外部體地址信號(hào)extBA被置為L(zhǎng)電平，因此，存儲(chǔ)體#A被指定。于是，在時(shí)間T1施加存儲(chǔ)體#A的激活命令。根據(jù)存儲(chǔ)體#A的激活命令，由示于圖8中的子命令譯碼器120a的激活命令譯碼電路121產(chǎn)生的內(nèi)部操作激活觸發(fā)信號(hào)A(A)在預(yù)定的時(shí)間周期內(nèi)被置為H電平的激活狀態(tài)，內(nèi)部激活電路110aa的“與非”電路113的輸出信號(hào)被置為H電平，并且，激活信號(hào)ZACT(A)因此而被置為L(zhǎng)電平的激活狀態(tài)。從而開(kāi)始存儲(chǔ)體#A的存儲(chǔ)單元選擇操作。
在時(shí)間T2，施加存儲(chǔ)體#B的讀命令。在這種狀態(tài)下，體地址BA處在H電平，并且，來(lái)自子命令譯碼器120a的存儲(chǔ)體#A的所有觸發(fā)信號(hào)都處在L電平的不活動(dòng)狀態(tài)。同時(shí)，在為存儲(chǔ)體#B提供的子命令譯碼器120b中，體地址信號(hào)ZBA被置為L(zhǎng)電平、并由此而被啟動(dòng)。但是，來(lái)自?xún)?nèi)部激活電路110ba的激活信號(hào)ZACT(B)處在H電平，并且，存儲(chǔ)體#B的子讀命令譯碼電路仍然被禁止。因此，讀操作觸發(fā)信號(hào)R(B)保持在L電平的不活動(dòng)狀態(tài)。從而禁止存儲(chǔ)體#B的讀操作。
在時(shí)間T3施加存儲(chǔ)體#B的寫(xiě)命令。在這種狀態(tài)下，存儲(chǔ)體#B的激活信號(hào)ZACT(B)仍然處在H電平，因而是不活動(dòng)的，存儲(chǔ)體#B的子命令譯碼器120b被禁止(不活動(dòng))，并且寫(xiě)操作觸發(fā)信號(hào)W(B)保持L電平的不活動(dòng)狀態(tài)。
在時(shí)間T4施加存儲(chǔ)體#B的預(yù)充電命令。在這種狀態(tài)下，即使來(lái)自命令譯碼器4的預(yù)充電操作觸發(fā)信號(hào)ZPC在預(yù)定的時(shí)間周期內(nèi)是激活的并且因而處在L電平，由于激活信號(hào)ZACT(B)是不活動(dòng)的、所以存儲(chǔ)體#B的子命令譯碼器120b還是不活動(dòng)的，使得預(yù)充電操作觸發(fā)信號(hào)PC(B)保持L電平的不活動(dòng)狀態(tài)。
在時(shí)間T5施加存儲(chǔ)體#A的讀命令。在這種狀態(tài)下，子命令譯碼器120a隨著由命令譯碼器4施加的觸發(fā)信號(hào)ZR的降落而把讀操作觸發(fā)信號(hào)R(A)激活到H電平，并且執(zhí)行存儲(chǔ)體#A的讀操作。
在時(shí)間T6把寫(xiě)命令施加到存儲(chǔ)體#A。在這種狀態(tài)下，內(nèi)部激活信號(hào)ZA(A)處在L電平，因而是活動(dòng)的，并且子命令譯碼器120a隨著由命令譯碼器4施加的寫(xiě)操作觸發(fā)信號(hào)ZW的激活而把存儲(chǔ)體#A的寫(xiě)操作觸發(fā)信號(hào)W(A)激活到H電平。
當(dāng)在時(shí)間T7施加存儲(chǔ)體#A的預(yù)充電命令時(shí)，與上述情況相似，來(lái)自子命令譯碼器120a的預(yù)充電操作觸發(fā)信號(hào)PC(A)被激活而到達(dá)H電平。隨著預(yù)充電操作觸發(fā)信號(hào)PC(A)的激活，內(nèi)部激活電路110aa被復(fù)位，并且激活信號(hào)ZACT(A)被撤銷(xiāo)而到達(dá)H電平。
如上所述，為各個(gè)存儲(chǔ)體提供子命令譯碼器，并且，如果在施加相應(yīng)的存儲(chǔ)體的激活命令之前施加除了激活命令之外的命令(讀、寫(xiě)和預(yù)充電命令)，那么，除了激活命令之外的命令將被拒絕。因此，可以避免不必要的電路操作。
該第五實(shí)施例是這樣構(gòu)成的，使得僅當(dāng)相應(yīng)的存儲(chǔ)體是激活的(即，當(dāng)施加激活命令，并且激活信號(hào)ZACT的激活的)時(shí)，才接收所述讀、寫(xiě)和預(yù)充電命令中的任何命令。但是，也可以使用這樣的結(jié)構(gòu)，即，僅當(dāng)相應(yīng)的存儲(chǔ)體是激活的時(shí)，才接收所述讀、寫(xiě)和預(yù)充電命令中的僅僅一個(gè)或者兩個(gè)。
如上所述，根據(jù)本發(fā)明的第五實(shí)施例，只有那些被供以激活命令的存儲(chǔ)體的所述讀、寫(xiě)和預(yù)充電命令才被作為有效命令接收，因此，避免了不必要的電路操作，并且有可能減少電力消耗并避免電路誤動(dòng)作。
(實(shí)施例6)圖10顯示根據(jù)本發(fā)明的第六實(shí)施例的SDRAM的主要部分的結(jié)構(gòu)。在圖10所示的結(jié)構(gòu)中，根據(jù)來(lái)自依次將讀和寫(xiě)命令譯碼的讀/寫(xiě)命令譯碼電路125a的信號(hào)R/W(A)的激活，啟動(dòng)為存儲(chǔ)體#A提供的子命令譯碼器120a中的預(yù)充電譯碼電路122a。類(lèi)似地，只有根據(jù)由依次將存儲(chǔ)體#B的讀和寫(xiě)命令譯碼的讀/寫(xiě)命令譯碼電路125b輸送的讀/寫(xiě)操作激活信號(hào)R/W(B)的激活，啟動(dòng)為存儲(chǔ)體#B提供的子命令譯碼器120b中的預(yù)充電譯碼電路122b。
由觸發(fā)器產(chǎn)生分別來(lái)自讀/寫(xiě)命令譯碼電路125a和125b的激活信號(hào)R/W(A)和R/W(B)，所述觸發(fā)器由已經(jīng)聯(lián)系先前的實(shí)施例描述的觸發(fā)信號(hào)置“1”/復(fù)位。這種結(jié)構(gòu)等效于這樣的結(jié)構(gòu)，即，其中，為每種存儲(chǔ)體提供第二實(shí)施例的結(jié)構(gòu)。
在這種結(jié)構(gòu)中，僅當(dāng)在相應(yīng)的存儲(chǔ)體中進(jìn)行讀或?qū)懖僮鲿r(shí)才接收預(yù)充電命令并且執(zhí)行預(yù)充電操作。因此，可以避免不必要的電路操作。
圖10中所示的結(jié)構(gòu)可以使用這樣的結(jié)構(gòu)，即，其中，類(lèi)似于先前的實(shí)施例，僅當(dāng)把激活信號(hào)ZACT(A)加到讀/寫(xiě)命令譯碼電路125a并且激活信號(hào)ZACT(A)是激活的時(shí)、如圖中用虛線表示的，讀/寫(xiě)命令譯碼電路才被激活。也可以為讀/寫(xiě)命令譯碼電路125b提供存儲(chǔ)體#B的激活信號(hào)ZACT(B)?？梢赃@樣構(gòu)成讀/寫(xiě)命令譯碼電路125a和125b，以便各自與激活信號(hào)ZACT(A)和ZACT(B)無(wú)關(guān)地進(jìn)行譯碼。
在該第六實(shí)施例中，可以使用使數(shù)據(jù)的連續(xù)讀出或者數(shù)據(jù)的連續(xù)寫(xiě)入中斷的脈沖串停止命令代替所述預(yù)充電命令?？梢允惯@種脈沖串停止命令適應(yīng)于僅當(dāng)把讀或者寫(xiě)命令施加到相應(yīng)的存儲(chǔ)體時(shí)才是有效的。
在圖10中，來(lái)自命令譯碼器4的觸發(fā)信號(hào)ZR/ZW代表讀操作觸發(fā)信號(hào)ZR和寫(xiě)操作觸發(fā)信號(hào)ZW兩者。
如上所述，根據(jù)本發(fā)明的第六實(shí)施例，為各個(gè)存儲(chǔ)體提供子命令譯碼器，并且僅當(dāng)對(duì)相應(yīng)的存儲(chǔ)體施加讀或者寫(xiě)命令時(shí)才確認(rèn)所述預(yù)充電命令、以便進(jìn)行預(yù)充電操作。因此，可以避免不必要的電路操作，并且，有可能減少電力消耗以及避免電路的誤動(dòng)作。
雖然已經(jīng)對(duì)本發(fā)明進(jìn)行了詳細(xì)的描述和舉例說(shuō)明，但是，顯然，這些描述和說(shuō)明僅作為具體說(shuō)明和例子、而不要把它作為一種限制，本發(fā)明的精神和范圍只受所附的權(quán)利要求書(shū)的條款的限制。
權(quán)利要求
1.一種與周期性地重復(fù)的外加時(shí)鐘信號(hào)同步地工作的同步半導(dǎo)體存儲(chǔ)器，其特征在于包括第一命令譯碼器(41；42a，42b，42c；43；121；125a，125b)，用來(lái)確定與所述時(shí)鐘信號(hào)同步地外加的多個(gè)外部控制信號(hào)的狀態(tài)，并且用來(lái)當(dāng)獲得所述外部控制信號(hào)的狀態(tài)的第一組合時(shí)產(chǎn)生激活預(yù)定的第一內(nèi)部操作的激活信號(hào)，以及第二命令譯碼器(42，42aa；41a；122，123，124；122a，122b)，它響應(yīng)來(lái)自所述第一命令譯碼器的激活信號(hào)而被啟動(dòng)、以便確定與所述時(shí)鐘信號(hào)同步地施加的所述多個(gè)外部控制信號(hào)的狀態(tài)，并且，當(dāng)獲得所述外部控制信號(hào)的不同于所述第一狀態(tài)組合的第二狀態(tài)組合時(shí)、激活不同于所述第一內(nèi)部操作的第二內(nèi)部操作。
2.根據(jù)權(quán)利要求1的同步半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器還包括大量各自存儲(chǔ)信息的存儲(chǔ)單元，其特征在于所述第一命令譯碼器激活在所述大量存儲(chǔ)單元中選擇存儲(chǔ)單元的操作，以及所述第二命令譯碼器激活把數(shù)據(jù)從外部輸入到所述選擇的存儲(chǔ)單元中、或者把數(shù)據(jù)從所述選擇的存儲(chǔ)單元輸出的操作。
3.根據(jù)權(quán)利要求1的同步半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器還包括大量各自存儲(chǔ)信息的存儲(chǔ)單元，其特征在于所述第一命令譯碼器激活在所述大量存儲(chǔ)單元中選擇存儲(chǔ)單元的操作，以及所述第二命令譯碼器激活結(jié)束選擇所述存儲(chǔ)單元的操作的操作。
4.根據(jù)權(quán)利要求1的同步半導(dǎo)體存儲(chǔ)器，其特征在于還包括第三命令譯碼器(42aa)，它響應(yīng)來(lái)自所述第二命令譯碼器的激活所述第二內(nèi)部操作的激活信號(hào)而被啟動(dòng)、以便確定與所述時(shí)鐘信號(hào)同步地施加的所述多個(gè)外部控制信號(hào)的狀態(tài)，并且，當(dāng)獲得所述外部控制信號(hào)的不同于所述第一和第二狀態(tài)組合的第三狀態(tài)組合時(shí)、激活結(jié)束所述第一內(nèi)部操作的操作。
5.根據(jù)權(quán)利要求1的同步半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器還包括大量各自存儲(chǔ)信息的存儲(chǔ)單元，其特征在于所述第一命令譯碼器(42b，42c；125a，125b)激活對(duì)所述大量存儲(chǔ)單元中被選用的存儲(chǔ)單元的訪問(wèn)操作，以及所述第二命令譯碼器(42aa；122a，122b)激活把所述大量存儲(chǔ)單元置為備用狀態(tài)的操作。
6.根據(jù)權(quán)利要求1的同步半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器還包括多個(gè)存儲(chǔ)體(100a，100b)，每個(gè)存儲(chǔ)體包含大量各自存儲(chǔ)信息的存儲(chǔ)單元，所述多個(gè)存儲(chǔ)體中的存儲(chǔ)單元選擇操作是彼此獨(dú)立地進(jìn)行的，其特征在于所述第一和第二命令譯碼器(120a，120b)是對(duì)應(yīng)于所述多個(gè)存儲(chǔ)體中的每一個(gè)而設(shè)置的。
7.根據(jù)權(quán)利要求1的同步半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器還包括多個(gè)存儲(chǔ)體(100a，100b)，每個(gè)存儲(chǔ)體包含大量各自存儲(chǔ)信息的存儲(chǔ)單元，所述多個(gè)存儲(chǔ)體中的存儲(chǔ)單元選擇操作是彼此獨(dú)立地進(jìn)行的，其特征在于所述第一、第二和第三命令譯碼器組(121，122，123，124)是對(duì)應(yīng)于所述多個(gè)存儲(chǔ)體中的每一個(gè)而設(shè)置的。
8.一種與周期性地重復(fù)的外加時(shí)鐘信號(hào)同步地工作的同步半導(dǎo)體存儲(chǔ)器，其特征在于包括各自存儲(chǔ)信息的大量的存儲(chǔ)單元，第一命令譯碼器(41a)，用來(lái)確定與所述時(shí)鐘信號(hào)同步地外加的多個(gè)外部信號(hào)的狀態(tài)，并且用來(lái)當(dāng)獲得所述多個(gè)外部信號(hào)的狀態(tài)的第一組合時(shí)激活選擇所述大量存儲(chǔ)單元的操作，命令寄存器(82)，用來(lái)存儲(chǔ)定義所述同步半導(dǎo)體存儲(chǔ)器的操作形式的數(shù)據(jù)，以及第二命令譯碼器(43，85)，用來(lái)確定與所述時(shí)鐘信號(hào)同步的所述多個(gè)外部信號(hào)的狀態(tài)，并且，當(dāng)獲得所述多個(gè)外部信號(hào)的不同于所述第一狀態(tài)組合的第二狀態(tài)組合時(shí)起以下作用禁止所述第一命令譯碼器的確定操作，激活對(duì)所述大量存儲(chǔ)單元的選擇操作以及激活用來(lái)把外加的定義所述操作方式的數(shù)據(jù)存入所述命令寄存器的操作方式。
9.一種與周期性地重復(fù)的外加時(shí)鐘信號(hào)同步地工作的同步半導(dǎo)體存儲(chǔ)器，其特征在于包括存儲(chǔ)信息的大量的存儲(chǔ)單元(50)，第一命令譯碼器(44)，用來(lái)對(duì)與時(shí)鐘信號(hào)同步地施加的多個(gè)外部控制信號(hào)譯碼、以便根據(jù)譯碼結(jié)果而激活指示把數(shù)據(jù)存入存儲(chǔ)單元中的刷新操作的刷新指令信號(hào)，刷新控制器(90)，它響應(yīng)所述刷新指令信號(hào)而產(chǎn)生激活所述刷新操作的刷新操作激活信號(hào)(ZRACT)，第二命令譯碼器(41b)，它響應(yīng)所述刷新操作激活信號(hào)而被啟動(dòng)，用來(lái)對(duì)所述外部控制信號(hào)譯碼，以便根據(jù)譯碼結(jié)果而激活用來(lái)激活存儲(chǔ)單元選擇操作的激活信號(hào)。
全文摘要
在用與時(shí)鐘信號(hào)同步地施加的命令來(lái)指定內(nèi)部操作內(nèi)容的同步半導(dǎo)體存儲(chǔ)器中，僅當(dāng)激活命令是活動(dòng)的時(shí)，才啟動(dòng)不同于用來(lái)激活內(nèi)部操作的激活命令(ACT)的、對(duì)讀、寫(xiě)和預(yù)充電命令進(jìn)行譯碼的操作。即使在內(nèi)部電路的不活動(dòng)狀態(tài)期間施加不同于所述激活命令的命令、例如讀命令，其它命令譯碼器(42)也不能進(jìn)行譯碼，因此能夠避免不必要的電路操作。
文檔編號(hào)G11C7/22GK1152781SQ9611792
公開(kāi)日1997年6月25日 申請(qǐng)日期1996年12月19日 優(yōu)先權(quán)日1995年12月19日
發(fā)明者澤田誠(chéng)二 申請(qǐng)人:三菱電機(jī)株式會(huì)社