專(zhuān)利名稱(chēng)：具有雙字線結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，例如包括具有主字線和子字線這樣兩條字線結(jié)構(gòu)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)裝置。
在現(xiàn)有包括冗余存儲(chǔ)單元的DRAM器件中，如果發(fā)現(xiàn)帶有缺陷的存儲(chǔ)器單元，就利用激光修整或類(lèi)似的方法將指示該缺陷存儲(chǔ)單元的地址寫(xiě)入一個(gè)冗余解碼器，同時(shí)，與該缺陷存儲(chǔ)器單元相接的一個(gè)傳感放大器內(nèi)的一個(gè)融斷絲被融化。所以在傳感模式中，在接到該缺陷存儲(chǔ)器單元的這一傳感放大器中就不會(huì)產(chǎn)生直流通路，從而降低了能耗(見(jiàn)日本專(zhuān)利公開(kāi)，平成3-225851)。這一點(diǎn)將在后詳述。
另一方面，具有主字線和子字線的雙字線構(gòu)形業(yè)已被用于DRMA器件(見(jiàn)Tadahiko Sugibayashi等人1993年在IEEE國(guó)際固態(tài)電路會(huì)議文摘50-51頁(yè)上發(fā)表的“具有多重分割陣列結(jié)構(gòu)的30ns256Mb的DRAM”一文)。因?yàn)橹髯志€和子字線是單獨(dú)驅(qū)動(dòng)，因而可降低能耗。而且，該主字線的分組(pitch)可不受約束，這對(duì)于大規(guī)模器件的制造有益。這一點(diǎn)也將在后詳述。
在上述雙字線型DRAM器件中，主字線元上的電壓總是不同于另一字線上的電壓。所以如果出現(xiàn)兩條主字線短路的情況就必會(huì)有電流經(jīng)過(guò)，這就使能耗增加。
如果把熔斷往硬性引入到這種雙字線結(jié)構(gòu)的主字線中，則該熔斷絲的熔化會(huì)使該主字線呈高阻態(tài)，從而使連接到主字線的子字解碼器操作出現(xiàn)不穩(wěn)定。
本發(fā)明目的是降低在半導(dǎo)體存儲(chǔ)器裝置的雙字線構(gòu)形中的能耗。
依照本發(fā)明，在一個(gè)包括多個(gè)子字線的半導(dǎo)體存儲(chǔ)裝置中，多個(gè)子字解碼器的每一個(gè)被接到多條子字線之一；多對(duì)主字線的每一對(duì)被接到若干個(gè)子字解碼；而且多個(gè)主字解碼器的每一個(gè)被接到主字線的多對(duì)之一對(duì)；在一個(gè)選擇模式中，主字解碼器的每一個(gè)使得在多對(duì)主字線的各自對(duì)上的電壓彼此不相同；而在非選擇模式中使得在多對(duì)主字線的各自對(duì)上的電壓彼此相同。從而使得在非選擇模式中，即使有主字線的某一對(duì)被短路時(shí)，也沒(méi)有電流經(jīng)過(guò)。
通過(guò)參照附圖能作對(duì)照已有技術(shù)對(duì)本發(fā)明的詳述會(huì)使之更清楚地被理解。


圖1是已有技術(shù)DRAM器件的電路示意圖。
圖2是另一個(gè)已有技術(shù)DRAM器件電路示意框圖。
圖3是說(shuō)明圖2器件電路框圖的詳細(xì)框圖。
圖4是圖3字驅(qū)動(dòng)預(yù)解碼器電路示意圖。
圖5是圖4的主字解碼器和子字解碼器電路詳圖。
圖6A和6B是表示圖5電路操作的定時(shí)圖。
圖7表示根據(jù)本發(fā)明的DRAM器件實(shí)施例的電路示意框圖。
圖8是圖7的主字解碼器和子字解碼器的詳細(xì)電路圖。
圖9A和9B是在無(wú)熔斷絲被熔斷的狀態(tài)下的圖8電路的操作定時(shí)圖。
圖10A和10B是在無(wú)熔斷絲被熔斷的狀態(tài)下的圖8電路的操作定時(shí)圖。
圖11是說(shuō)明有短路電流流經(jīng)圖8電路的電路示意圖。
圖12表示存儲(chǔ)器內(nèi)容。
圖13示出對(duì)圖8電路改進(jìn)的電路示意圖。
圖14A和14B表示圖13電路操作的定時(shí)圖。
在描述最佳實(shí)施例之前，參考圖1、2、3、4、5、6A和6B對(duì)已有技術(shù)DRAM器件作描述。
圖1所示的已有技術(shù)DRAM器件(見(jiàn)日本專(zhuān)利公開(kāi)平成3-225851)中，存儲(chǔ)器單元C1，C2…，Cn被間插在字線(例如WL)和比特線BL1、BL1、BL2、BL2…BLn以及BLn之間，且有冗余存儲(chǔ)單元(例如CR)被間插在字線和冗余比特線BLR和BLR之間。比特線BL1、BL1、BL2、BL2…BLn及BLn分別接到傳感放大器SA1、SA2…SAn，且冗余比特線BLR和BLR被接到冗余傳感放大器SAR。傳感放大器SA1、SA2…SAn以及SAR被連接在傳感器放大器驅(qū)動(dòng)線SAP以及傳感放大器驅(qū)動(dòng)線SAN之間，并且有熔斷絲F1、F2…Fn及FR被間插在此處。請(qǐng)注意，在無(wú)傳感模式中，傳感放大器驅(qū)動(dòng)線SAP和SAN處的電壓被置放在高電壓Vcc和低電壓GND(地)的中值電壓Vcc/2。另一方面，在傳感模式中，其傳感放大器驅(qū)動(dòng)線SAP的電壓被置為高壓Vcc，而傳感放大器驅(qū)動(dòng)線SAN的電壓被置為GND。
如果發(fā)現(xiàn)有缺陷的存儲(chǔ)器單元、短路的比特線或短路傳感放大器，就將指示此種有缺陷的存儲(chǔ)器單元、短路的比特線或短路傳感放大器的地址(此后稱(chēng)缺陷地址)寫(xiě)入一個(gè)冗余解碼器(未示出)。同時(shí)將一個(gè)對(duì)應(yīng)于該缺陷地址的熔斷絲(例如F1)熔化。結(jié)果是當(dāng)該缺陷地址被存取時(shí)，選擇的是冗余比特線BLR和BLR，而不是比特線BL1和BL1。在這種情況中，即使在比特線BL1和BL1之間或傳感放大器SA1中形成了DC路徑，由于已被熔化的熔斷絲F1的關(guān)系，也不會(huì)有DC電流通過(guò)。因而減小了能耗。
在圖2中，示出了另一個(gè)已有技術(shù)的DRAM器件，其中采用了雙字線構(gòu)形(見(jiàn)Tadahiko Sugibayashi等人1993年在IEEE國(guó)際固態(tài)電路會(huì)議文摘50-51頁(yè)上發(fā)表的“具有多重分割陣列結(jié)構(gòu)的30ns265Mb的DRAM”一文)。就是說(shuō)提供了四個(gè)塊，B1、B2、B3和B4。而且，地址緩沖器1提供來(lái)用于接收一個(gè)地址信號(hào)ADR，以便產(chǎn)生一個(gè)塊選擇地址信號(hào)ADRB、一個(gè)主字線選擇地址信號(hào)ADRM、一個(gè)子字線選擇信號(hào)ADRS以及一個(gè)列選擇地址信號(hào)ADRY。塊選擇地址信號(hào)ADRB(此情形中為兩個(gè)比特)被送到產(chǎn)生塊選擇信號(hào)BLS1、BLS2、BLS3及BLS4的塊解碼器2。而且，該主字線選擇信號(hào)ADRM被送到每一個(gè)塊的主字線解碼器，而子字線選擇信號(hào)ADRS被送到每一個(gè)塊的預(yù)解碼器。另外，到選擇地址信號(hào)ADRY被送到這些塊B1、B2、B3和B4。
而且，圖2中的參考數(shù)字3表示在塊B1、B2、B3以及B4和數(shù)據(jù)端DT之間的數(shù)據(jù)緩沖存儲(chǔ)器。
在圖3中詳示了在這些塊之一(例如B1)的電路示意圖。該塊B1的存儲(chǔ)器單元陣列被分成12個(gè)子塊SB1、SB2…SB12，其每一個(gè)都由子字解碼器SWD所圍繞。而且在SB1、SB2…SB12的中心提供有一個(gè)主字解碼器MWD的序列。另外，對(duì)于這些子字解碼器SWD的每一個(gè)序列都提供一個(gè)字驅(qū)動(dòng)預(yù)解碼器PRD。此外，參考號(hào)SA表示傳感放大器。
圖4詳示了圖3字驅(qū)動(dòng)預(yù)解碼器PRD的電路圖，該字驅(qū)動(dòng)解碼器PRD包括有四個(gè)NAND電路401至404，每一個(gè)用于接收該子字選擇信號(hào)ADRS的兩個(gè)比特；以及四個(gè)反相器405至408，它們由高于電壓Vcc的高電壓VBOOT供電。結(jié)果是，字驅(qū)動(dòng)預(yù)解碼器PRD按照兩比特的ADRS1和ADRS2而使子控制信號(hào)RA1至RA4之一成為VBOOT。
圖5詳示了一個(gè)主字解碼器MWD1和四個(gè)子字解碼器SWD1至SWD4的電路圖，主字解碼器MWD1由主字線MWLT和MWLN連接到子字解碼器SWD1至SWD4，這四個(gè)子字解碼器分別連接到子字線SWL1至SWL4。應(yīng)注意到，其它的子字線SWL′1到SWL′4與其它的子字解碼器(未示出)相連接。而且，存儲(chǔ)器單元C11、C12、C13和C14被提供在一比特線BL和子字線SWL1至SWL4之間的相交部分，而存儲(chǔ)器單元C′11、C′12、C′13和C′14被提供在一比特線BL和子字線SWL′1至SWL′4之間的相交部分。比特線BL和BL被接到傳感放大器SA1，從而形成了重疊的比特線設(shè)計(jì)。
主字解碼器MWD1由一個(gè)用以接收主字線選擇地址信號(hào)ADRM的NAND電路501、用以接收塊選擇信號(hào)BSL1的反向器502、一個(gè)NOR電路503和反向器504至506構(gòu)成。此情況中，反向器502、504和506由電壓Vcc供電，而反向器505是由VBOOT電壓供電。結(jié)果是當(dāng)主字選擇地址信號(hào)ADRM和塊選擇信號(hào)BSL1都被啟動(dòng)時(shí)，NOR電路503的輸出是高電平(Vcc)，由此引起主字線MWLT上的電壓為VBOOT而主字線MWLN的電壓是GND。相反，當(dāng)主字選擇地址信號(hào)ADRM信號(hào)和塊選擇信號(hào)BSL1的至少之一屬于無(wú)效時(shí)，該NOR503的輸出是低值(＝GND)，從而引起主字線MWLT的電壓是地GND而主字線MWLN的電壓是Vcc。
子字解碼器SWD1至SWD4的每一個(gè)是由兩個(gè)N溝道MOS晶體管601和602構(gòu)成，由子控制信號(hào)(例如RA1)所供電。晶體管601和602的節(jié)接點(diǎn)被接到子字線SWL1。而且，子字解碼器SDW1至SDW4的每一個(gè)都包括有一個(gè)N溝道MOS晶體管603，連接在主字線MWLT和晶體管601的柵極之間。晶體管603防止了在反向器505的高供電壓側(cè)上當(dāng)在子字線SWL1或類(lèi)似的子字線處于較VBOOT更高的電壓時(shí)而使使晶體管被導(dǎo)通的情況。結(jié)果是，當(dāng)在主字線MWLT和MWLN上的電壓是VBOOT和地(GND)、而且子控制信號(hào)RA1的電壓是VBOOT時(shí)，使在子字線SWL1上的電壓是VBOOT，即子字線SWL1被選中。反之，當(dāng)主字線MWLT和MWLN上的電壓是地(GND)和Vcc、而且子控制信號(hào)RN1電壓是VBOOT時(shí)，使在子字線SWL1上的電壓是GND，即不選擇子字線SWL1。
即如圖6A和圖6B所示，在非選擇模式中的主字線選擇信號(hào)ADRM和塊選擇信號(hào)BSL1都是無(wú)效，主字線MWLM的電壓是GND而主字線MWLT上的電壓是Vcc。而且如圖6A所示，在塊選擇模式中的電壓是Vcc。而且如圖6A所示，在塊選擇模式中的主字線選擇信號(hào)ADRM是無(wú)效而塊選擇信號(hào)BSL1是有效的情況下，主字線MWLM上的電壓是GND而主字線MWLT上的電壓是Vcc。另外如圖6B所示，在選擇模式中的主字線選擇信號(hào)ADRM和塊選擇信號(hào)BSL1都是有效的情況下，主字線MWLM的電壓是VBOOT而主字線MWLT上的電壓是GND。
在任何一種模式中，主字線MWLT的電壓總是不同于主字線MWLN上的電壓。因此，如果主字線MWLT和MWLN被短路的話，將總會(huì)有電流經(jīng)過(guò)。并且若當(dāng)子字線SWL1至SWL4與比特線BL和BL發(fā)生短路的話，也有電流經(jīng)過(guò)。
當(dāng)把圖1DRAM器件的熔斷絲系統(tǒng)應(yīng)用到圖5的主字線MWLT和MWLN時(shí)，被熔化的熔斷絲將主字線MWLT和MWLN置成高阻狀態(tài)，使得子字解碼器SWD1至SWD4不穩(wěn)定。因此不可能把圖1的熔斷絲系統(tǒng)應(yīng)用于圖5的主字線MWDT和MWDN。
在圖7中示出了本發(fā)明的實(shí)施例，將要詳述的是對(duì)于塊B1、B2、B3和B4的主字解碼器的修正。而且添加了從主字解碼器接收輪詢(xún)信號(hào)(RCX1…)并被接到數(shù)據(jù)緩沖器3的AND電路4。還進(jìn)一步提供有一切換電路5以根據(jù)在測(cè)試端TE1的電壓來(lái)切換高壓VBOOT。而且，數(shù)據(jù)緩沖器3的狀態(tài)由測(cè)試端TE2的電壓所切換。
圖8示出了圖7的主字解碼器MWD′1的詳細(xì)電路，在圖5的主字解碼器MWD1的元件上加入了熔斷絲電路511、熔斷絲狀態(tài)監(jiān)視電路512以及一個(gè)AND電路513。而且其中采用了NOR電路514而不是圖5的反向器506。
熔斷絲電路511由一熔斷絲5111和一個(gè)串接在電壓Vcc和GND之間的N溝道MOS晶體管5112構(gòu)成。該熔斷絲電路511還包括接在晶體管5112的柵極和漏極之間的反向器5113，從而箝位該晶體管5112。
而且，熔斷絲狀態(tài)監(jiān)視電路512是由N溝道MOS晶體管5121和5122串接而成。該晶體管5121受熔斷絲電路511的輸出電壓所控制，而晶體管5122受NOR電路503的電壓所控制。
下面參考圖9A、9B、10A和10B對(duì)圖8電路的操作做解釋。
當(dāng)熔斷絲5111沒(méi)被熔化時(shí)，熔斷絲電路511的輸出電壓是低電平(＝GND)，從而使AND電路513被禁動(dòng)。因此，NOR電路514用作圖5的反向器602。因此如圖9A和9B所示，該圖8的電路與圖6A和圖6B所示的圖5的電路相同方式地工作。在此情形中，由于晶體管5121被截止(OFF)，所以該輪詢(xún)信號(hào)RCX1被由一負(fù)載電阻保持在Vcc。
當(dāng)主字線MWLT和MWLN被短路時(shí)，熔斷絲5111被激光微調(diào)或類(lèi)似方式所熔化。短路狀態(tài)的檢測(cè)將在后解釋。
現(xiàn)在來(lái)參考圖10A和10B對(duì)于熔斷狀態(tài)的非選擇狀態(tài)做解釋。在此狀態(tài)中，主字選擇地址信號(hào)ADRM和塊選擇信號(hào)BSL1都處于無(wú)效，結(jié)果是，NOR線路5603的輸出電壓是低電平(＝GND)，而反相器505的輸出電壓也為低電平(＝GMD)。另一方面，熔斷絲電路511的輸出電壓是高值(＝Vcc)而反相器502的輸出電壓也是高值(＝Vcc)，結(jié)果是，AND電路513的輸出電壓是高值(＝Vcc)。因此，即使當(dāng)NOR電路503的輸出電壓是低值(＝GND)時(shí)，NOR電路514的輸出電壓也為低值。因此，主字線MWLT和MWLN都是低值(＝GND)，從而使沒(méi)有短路電路經(jīng)過(guò)。而且，子字解碼器SWD1至SWD4的晶體管601和602也都呈截止態(tài)，從而使子字線SWL1至SWL4及比特線BL和BL之間不能有短路電路通過(guò)。
而且，在短斷絲狀態(tài)監(jiān)視電路5中，晶體管5122由NOR電路503的低輸出電平轉(zhuǎn)成截止。結(jié)果是，輪詢(xún)信號(hào)RCX1保持在Vcc。
現(xiàn)在參考圖10A來(lái)解釋在熔斷絲被熔斷狀態(tài)下的塊選擇模式。在此情況中，主字選擇地址信號(hào)ADRM是無(wú)效而塊選擇信號(hào)BSL1是有效，結(jié)果是使NOR電路503的輸出電壓為低電平(＝GND)而使反相器505的輸出電平也為低電平(＝GND)。另一方面，熔斷絲電路511的輸出電壓是高電平(＝Vcc)而反相器502的輸出電壓為低電平(＝GND)，結(jié)果是使AND電路513的輸出電壓是低電平(＝GND)。所以，由于NOR電路503的輸出電壓是低電平(＝GND)，使NOR電路514的輸出電壓是高電平(＝Vcc)。因此使子字線SWL1至SWL4的電壓都被降為GND。應(yīng)注意，如果子字線SWL4是處于高阻狀態(tài)，則在比特線BL和BL以及子字線SWL1至SWL4之間的寄生電容將會(huì)產(chǎn)生噪聲。這種噪聲可通過(guò)把子字線SWL1至SWL4接地而加以避免。
而且，在熔斷狀態(tài)監(jiān)視電路5中，由NOR電路50的低輸出電壓而使晶體管5122被截止。結(jié)果是使輪詢(xún)信號(hào)RCX1保持在Vcc。
現(xiàn)來(lái)參考圖10B來(lái)說(shuō)明在一熔斷絲被熔化的狀態(tài)中的一個(gè)被選模式。在此情況中，主字選擇地址信號(hào)ADRM和塊選擇信號(hào)BSL1都是有效，結(jié)果是該NOR電路503的輸出電壓是高值(＝Vcc)而反相器505的輸出電壓也是高值(＝VBOOT)。另一方面，熔斷絲電路511的輸出電壓是低值(＝GND)而反相器502以輸出電壓也是低值(＝GND)，結(jié)果是使AND電路513的輸出的電壓是低值(GND)。所以，因?yàn)镹OR電路503的輸出電壓是高值(＝Vcc)，NOR電路5144的輸出電壓是低值(＝GND)。因此，主字線MWLT和MWLN分別是高值(＝VBOOT)和低值(＝GND)。隨后，當(dāng)子字控制信號(hào)RA1的電壓從GND變成VBOOT時(shí)，子字線SWL1的電壓從GND變成VBOOT。
而且，在熔斷絲狀態(tài)監(jiān)視電路5中的晶體管5121和5122由熔斷絲電路511的低輸出電壓和NOR電路503的低輸出電壓而被截止。結(jié)果是，輪詢(xún)信號(hào)RCX1從Vcc變?yōu)镚ND。且當(dāng)信輪詢(xún)信號(hào)從Vcc變成GND時(shí)，圖7的AND電路4的輸出電壓也從Vcc變成GND。當(dāng)在檢測(cè)端TE2的電壓被置為高值時(shí)，AND電路4的輸出電壓可以經(jīng)過(guò)數(shù)據(jù)緩沖器3的一比特。
為了發(fā)現(xiàn)主字線MWLT和MWLN的短路狀態(tài)，輪詢(xún)檢測(cè)由掃描一個(gè)地址信號(hào)的ADR來(lái)執(zhí)行(見(jiàn)圖2)。應(yīng)當(dāng)注意，如果主字線MWLT和MWLN象圖11所示那樣被短路，則一個(gè)短路電流Iss則會(huì)經(jīng)過(guò)反相器505P溝道MOS晶體管、主字線MWLT和MWLN和NOR電路514的N溝道MOS晶體管從端VBOOT流向地端GND。因此，為找出這樣的一個(gè)短路電流Isc，開(kāi)關(guān)電路5由在測(cè)試端TE1處的電壓所導(dǎo)通。此時(shí)，電流表接到端SD。在輪詢(xún)完成之后，對(duì)應(yīng)于被檢測(cè)缺陷短路主字線的缺陷地址被寫(xiě)入如圖12所示的外部存儲(chǔ)器。例如，假如1G比特的存儲(chǔ)器件是由4192個(gè)主字線對(duì)、32768個(gè)子字線和32768個(gè)比特線對(duì)所構(gòu)成，則整個(gè)輪詢(xún)的時(shí)間是200ns×32768/8＝0.8ms其中200ns是一個(gè)讀/寫(xiě)周期。因此，即使是每一次輪詢(xún)檢測(cè)進(jìn)行都將電子接通，該輪詢(xún)檢測(cè)的時(shí)間也是可被忽略的。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置中，不提供冗余存儲(chǔ)單元。因此，對(duì)于該半導(dǎo)體存儲(chǔ)器裝置的存取是參考了如圖12示出的上述外部存儲(chǔ)器之后而被執(zhí)行的。
在圖13中，是對(duì)于圖8所示電路的改進(jìn)，其中不提供塊選擇信號(hào)BSL1。就是說(shuō)，假設(shè)只有如圖2中示出的B1的一個(gè)塊。此時(shí)，圖8的反相器502不存在，而圖5的NOR電路503中修改成反相器503′。而且，不提供圖5的AND電路513，因而熔斷絲電路511的輸出被直接連接到NOR電路514。
其中熔斷絲511不熔斷時(shí)的圖13電路的操作情況如圖14A所示，它與圖9B相同；而其中熔斷絲511被熔斷時(shí)的圖13電路的操作如圖14B所示，它與圖10B相同。
在上述的實(shí)施例中，當(dāng)有缺陷存儲(chǔ)器被發(fā)現(xiàn)時(shí)，即使該主字線不短路也可能將對(duì)應(yīng)于該缺陷存儲(chǔ)單元的熔斷絲熔化。而且，當(dāng)檢測(cè)主字線的短路狀態(tài)時(shí)，只有除地址緩沖器1和解碼器2的電路可被禁動(dòng)，從而使被增加的短路電流很容易被檢測(cè)到。
如前所述，由于在非選擇模式中依本發(fā)明沒(méi)有短路電流經(jīng)過(guò)主字線，因而可減少能耗。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器裝置，它包括多個(gè)子字線(SWL1、SWL2…)多個(gè)子字解碼器(SWD1、SWD2…)每一個(gè)都與所說(shuō)的子字線之一相連接；多對(duì)主字線(MWLT、MWLF)，每一對(duì)與若干所說(shuō)的子字線解碼器相連接；以及，多個(gè)主字解碼器(MWD′1)，每一個(gè)都與所說(shuō)的主字線對(duì)之一連接，在一個(gè)選擇模式中使得所說(shuō)主字線對(duì)的各個(gè)對(duì)上的電壓彼此互不相同；而在一非選擇模式中使得所說(shuō)主字線對(duì)的各個(gè)對(duì)上的電壓彼此相同。
2.如權(quán)利要求1的裝置，其中所說(shuō)的主字解碼器的每一都有包括一熔斷絲(5111)的熔斷絲電路(511)，所說(shuō)主字解碼器的每一個(gè)使得僅當(dāng)所說(shuō)熔斷絲被熔化時(shí)才使在所說(shuō)主字線對(duì)各個(gè)對(duì)上的電壓彼此相同。
3.如權(quán)利要求2的裝置，其中所說(shuō)主字解碼器的每一個(gè)都包括監(jiān)視電路(512)，連接到所說(shuō)熔斷絲電路，用于監(jiān)視所說(shuō)熔斷絲狀態(tài)并將該狀態(tài)輸出。
4.如權(quán)利要求3的裝置，其中所說(shuō)的監(jiān)視電路只有當(dāng)所說(shuō)主字解碼器分別之一是在選擇模式中時(shí)才被啟動(dòng)。
5.如權(quán)利要求3的裝置，進(jìn)一步包括一邏輯電路(4)，連接到所說(shuō)主字解碼器每一個(gè)所說(shuō)監(jiān)視電路，用以產(chǎn)生表示所說(shuō)主字解碼器之一的所說(shuō)熔斷絲狀態(tài)的邏輯信號(hào)。
6.一個(gè)半導(dǎo)體存儲(chǔ)器裝置包括第一供電端，接有第一供電電壓(VBOOT)；第二供電端，接有低于所說(shuō)第一供電電壓的第二供電電壓(Vcc)；第三供電端，接有低于所說(shuō)第二供電電壓的第三供電電壓(GND)；多個(gè)預(yù)解碼線(RA1、RA2…)；一個(gè)預(yù)解的裝置(PRD)，連接到所說(shuō)的預(yù)解碼線，用于選擇一個(gè)預(yù)解碼線并將所說(shuō)的第一供電電壓加到該預(yù)解碼線；多條子字線(SWL1、SWL2)；多個(gè)子字解碼器(SWD1、SWD2…)；每一個(gè)都包括一個(gè)第一N溝道MOS晶體管(601)，其漏極連接到所說(shuō)預(yù)解碼線之一，其源極與所說(shuō)的子字成線之一連接，和一個(gè)柵極；一個(gè)第二N溝道MOS晶體管(602)，其漏極與所說(shuō)第一N溝道MOS晶體管源極相連，其源極與所說(shuō)第三供電端相連接；多對(duì)第一和第二主字線(MWLT、MWLF)，所說(shuō)的第一和第二主字線被分別地連接到若干個(gè)所說(shuō)子字解碼器的所說(shuō)第一和第二N溝道MOS晶體管的柵極；以及，多個(gè)主字解碼器(MWD′1、MWD′2)，每一個(gè)都與所說(shuō)的主字線對(duì)之一連接，每一個(gè)所說(shuō)主字解碼器包括第一邏輯電路(501、503)，用于接收一個(gè)地址信號(hào)(ADRM)以產(chǎn)生一個(gè)選擇信號(hào)；第二邏輯電路(504，505)，連接到所說(shuō)第一邏輯電路和所說(shuō)的第一主字線之間，用于當(dāng)所說(shuō)選擇信號(hào)為有效時(shí)將所說(shuō)第一供電電壓加到所說(shuō)第一主字線，并用于當(dāng)所說(shuō)選擇信號(hào)為無(wú)效時(shí)將所說(shuō)第三供電電壓加到所說(shuō)第一主字線；第三邏輯電路(514)，接到所說(shuō)第一邏輯電路和所說(shuō)第二主字線之間，用于當(dāng)所說(shuō)選擇信號(hào)為有效時(shí)將所說(shuō)第三供電電壓加到所說(shuō)的第一主字線，并用于當(dāng)所說(shuō)選擇信號(hào)為無(wú)效時(shí)將所說(shuō)第二供電電壓加到所說(shuō)第一主字線；以及一個(gè)熔斷絲電路(511)，連接到所說(shuō)的第三邏輯電路，以便當(dāng)所說(shuō)熔斷絲電路的熔斷被熔化時(shí)用于禁動(dòng)所說(shuō)的第三邏輯電路，將所說(shuō)第三供電電壓加到所說(shuō)第二主字線。
7.如權(quán)利要求6的裝置，其中所說(shuō)主字解碼器的每一個(gè)都還包括一個(gè)監(jiān)視電路(512)，它包括一個(gè)第三N溝道MOS晶體管(5121)，具有用于產(chǎn)生熔斷絲熔斷指示信號(hào)(RCX1)的漏極，一個(gè)與所說(shuō)熔斷絲電路連接的柵極和一個(gè)源極，以及一個(gè)第四N溝道MOS晶體管(5122)，具有接到所說(shuō)第三N溝道MOS晶體管源極的一個(gè)漏極，一個(gè)接到所說(shuō)第三邏輯電路的柵極和接到所說(shuō)第三供電端的源極。
8.如權(quán)利要求7的裝置，進(jìn)一步包括第四邏輯電路(4)，接到所說(shuō)主字解碼器的每一個(gè)的所說(shuō)第三N溝道MOS晶體管漏極，用于產(chǎn)生表示所說(shuō)主字解碼器之一的所說(shuō)熔斷絲狀態(tài)的一個(gè)邏輯信號(hào)。
9.半導(dǎo)體存儲(chǔ)器裝置包括第一供電端，接有第一供電電壓(VBOOT)；第二供電端，接有低于所說(shuō)第一供電電壓的第二供電電壓(Vcc)；第三供電端，接有低于所說(shuō)第二供電電壓的第三供電電壓(GND)；多條預(yù)解的線(RA1、RA2…)；一個(gè)預(yù)解的裝置(PRD)，連接到所說(shuō)預(yù)解碼線，用于選擇一個(gè)預(yù)解碼線并將所說(shuō)的第一供電電壓加到該預(yù)解碼線；多條子字成(SWL1、SWL2…)；多個(gè)子字解碼器(SWD1、SWD2…)； 每一個(gè)都包括一個(gè)第一N溝道MOS晶體管(601)，其漏極連接到所說(shuō)預(yù)解碼線之一，其源極與所說(shuō)子字線之一連接，和一個(gè)柵極；一個(gè)第二N溝道MOS晶體管(602)，其漏極與所說(shuō)第一N溝道MOS晶體管源極相連，其源極與所說(shuō)第三供電端相連接；多對(duì)第一和第二主字線(MWLT、MWLF)，所說(shuō)的第一和第二主字線被分別地接到若干個(gè)所說(shuō)子字解碼器的所說(shuō)第一和第二N溝道MOS晶體管的柵極；以及，多個(gè)主字解碼器(MWD1、MWD2…)每一個(gè)都與所說(shuō)的主字線對(duì)之一連接，每一個(gè)所說(shuō)主字解碼器包括第一邏輯電路(501)，用于接收一個(gè)地址信號(hào)(AORM)以產(chǎn)生第一選擇信號(hào)；第二邏輯電路(502)，用于接收塊選擇信號(hào)(BLS1)以產(chǎn)生一個(gè)第二選擇信號(hào)；第三邏輯電路(503)，接到所說(shuō)的第一和第二邏輯電路，當(dāng)所說(shuō)第一和第二選擇信號(hào)都有效時(shí)用于產(chǎn)生第三選擇信號(hào)；第四邏輯電路(504，505)，接在所說(shuō)第三邏輯電路和所說(shuō)第一主字線之間，當(dāng)所說(shuō)第三選擇信號(hào)為有效時(shí)用于把所說(shuō)第一供電電壓加到所說(shuō)的第一主字線；并當(dāng)所說(shuō)的第三選擇信號(hào)為無(wú)效時(shí)用于把所說(shuō)的第三供電電壓加到所說(shuō)的第一主字線；第五邏輯電路(514)，接在所說(shuō)第三邏輯電路和所說(shuō)第二主字線之間，當(dāng)所說(shuō)第三選擇信號(hào)為有效時(shí)用于將所說(shuō)第三供電電壓加到所說(shuō)的第一主字線；并且當(dāng)所說(shuō)第三選擇信號(hào)是無(wú)效時(shí)用于將所說(shuō)第二供電電壓加到所說(shuō)的主字線；以及一個(gè)熔斷絲電路(511)；第六邏輯電路(513)，接到所說(shuō)的熔斷絲電路、所說(shuō)的第二邏輯電路和所說(shuō)的第五邏輯電路，當(dāng)所說(shuō)熔斷絲電路的一個(gè)熔斷絲被熔斷且當(dāng)所說(shuō)第二選擇信號(hào)是有效時(shí)，用于禁動(dòng)所說(shuō)的第五邏輯電路，以便將所說(shuō)的第三供電電壓加到所說(shuō)的第二主字線。
10.如權(quán)利要求9的裝置，其中所說(shuō)的主字解碼器的每一個(gè)進(jìn)一步包括有監(jiān)視電路(512)，它包括第三N溝道MOS晶體管(5121)，具有用于產(chǎn)生熔斷絲熔斷指示信號(hào)(RCX1)的漏極、接到所說(shuō)熔斷絲電路的柵極和一個(gè)源極；以及第四N溝道MOS晶體管(5122)，具有接到所說(shuō)第三N溝道MOS晶體管源極的漏極，接到所說(shuō)第三邏輯電路的柵極和接到所說(shuō)第三供電端的源極。
11.如權(quán)利要求10的裝置，進(jìn)一步包括有第七邏輯電路(4)，接到所說(shuō)主字解碼器的每一個(gè)的第三N溝道MOS晶體管，用于產(chǎn)生表示所說(shuō)主字解碼器這一的所說(shuō)熔斷絲的狀態(tài)的邏輯信號(hào)。
全文摘要
半導(dǎo)體存儲(chǔ)器裝置中包括多條子字線(SWL
文檔編號(hào)G11C8/14GK1153387SQ9511868
公開(kāi)日1997年7月2日 申請(qǐng)日期1995年9月30日 優(yōu)先權(quán)日1994年9月30日
發(fā)明者杉林直彥, 宇津木智, 成竹功夫 申請(qǐng)人:日本電氣株式會(huì)社