專利名稱：地址數(shù)據(jù)產(chǎn)生裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用來(lái)產(chǎn)生地址數(shù)據(jù)的裝置，特別涉及一種用于在測(cè)試圖形發(fā)生器中能夠產(chǎn)生用來(lái)順序存取來(lái)自任意選擇的存貯單元的存貯器的地址數(shù)據(jù)的裝置。
以前，各種測(cè)試圖形發(fā)生器用來(lái)產(chǎn)生用于診斷半導(dǎo)體集成電路(IC)的測(cè)試圖形。一測(cè)試圖形發(fā)生器構(gòu)成用于測(cè)試半導(dǎo)體IC和產(chǎn)生測(cè)試圖形的IC測(cè)試器的一部分，每個(gè)測(cè)試圖形包括有加到一IC上進(jìn)行測(cè)試的測(cè)試數(shù)據(jù)和一用來(lái)與來(lái)自該被測(cè)試IC的輸出數(shù)據(jù)相比較的參考值。
典型的測(cè)試圖形發(fā)生器包含有一個(gè)用來(lái)存貯多個(gè)測(cè)試圖形的存貯器和用于產(chǎn)生順序地存取被存貯在該存貯器中的測(cè)試圖形的地址數(shù)據(jù)的一地址發(fā)生器。
但是，通常的地址發(fā)生器不能產(chǎn)生能靈活選擇地存取被存貯在該存貯器中的該測(cè)試圖形的某一部分的地址數(shù)據(jù)。
因此，本發(fā)明的主要目的是要提供一種能產(chǎn)生用于順序地存取來(lái)自任意選擇的存貯單元的一存貯器的地址數(shù)據(jù)的裝置。
根據(jù)本發(fā)明，提供了一用來(lái)產(chǎn)生以順序地存取來(lái)自一任意選擇的存貯單元的存貯器的地址數(shù)據(jù)的裝置，該地址數(shù)據(jù)具有較低地址數(shù)據(jù)和較高地址數(shù)據(jù)，該裝置包括用來(lái)手控設(shè)置第一參考地址數(shù)據(jù)的第一裝置；用來(lái)響應(yīng)第一控制信號(hào)輸入第一參考地址數(shù)據(jù)作為第一初始計(jì)數(shù)的第一計(jì)數(shù)裝置，并用來(lái)將第一初始計(jì)數(shù)加1并同時(shí)向該存貯器提供該增加的計(jì)數(shù)作為較低地址數(shù)據(jù)，并且當(dāng)該增加的計(jì)數(shù)達(dá)到一予置值時(shí)產(chǎn)生一進(jìn)位信號(hào)；用來(lái)手控設(shè)置第二參考地址數(shù)據(jù)的第二裝置；用來(lái)響應(yīng)第一控制信號(hào)輸入第二參考地址數(shù)據(jù)作為第二初始計(jì)數(shù)的第二計(jì)數(shù)裝置，并用來(lái)響應(yīng)進(jìn)位信號(hào)將第二初始計(jì)數(shù)加1，并同時(shí)向該存貯器提供增加的計(jì)數(shù)作為較高地址數(shù)據(jù)；用來(lái)響應(yīng)第二控制信號(hào)向第二計(jì)數(shù)裝置耦合該進(jìn)位信號(hào)的耦合裝置；以及用來(lái)產(chǎn)生第一和第二控制信號(hào)的控制裝置。
本發(fā)明的上述和其它目的以及特征從下面結(jié)合附圖所描述的較佳實(shí)施例可更加明顯，其中

圖1是說(shuō)明能夠產(chǎn)生用來(lái)順序存取任意選擇的存貯單元的地址數(shù)據(jù)的本發(fā)明的地址發(fā)生器的原理圖；和圖2提供了用說(shuō)明本發(fā)明地址發(fā)生器的一典型操作的地址數(shù)據(jù)。
參見(jiàn)圖1，圖1示出了一根據(jù)本發(fā)明的較佳實(shí)施例的地址發(fā)生器，該地址發(fā)生器能夠產(chǎn)生用來(lái)順序地存取任意選擇的存貯位置的地址數(shù)據(jù)，其中該地址數(shù)據(jù)具有較低地址和較高地址。
該地址發(fā)生器包括第一和第二侵漬開(kāi)關(guān)30和40，第一和第二計(jì)數(shù)器10和20，和控制單元50。如象現(xiàn)有技術(shù)中所公知的那樣，一予具有一初始值的予置計(jì)數(shù)器可分別用作計(jì)數(shù)器10和20。該第一計(jì)數(shù)器10從該第一侵漬開(kāi)關(guān)30輸入第一參考地址數(shù)據(jù)作為一第一初始計(jì)數(shù)值并產(chǎn)生一較低的M-比特地址數(shù)據(jù)，如4比特地址數(shù)據(jù)。該第二計(jì)數(shù)器20從該第二侵漬開(kāi)關(guān)40輸入第二參考地址數(shù)據(jù)作為一第二初始計(jì)數(shù)值，并產(chǎn)生一較高M(jìn)-比特地址數(shù)據(jù)，如4比特地址數(shù)據(jù)。該較低和較高M(jìn)-比特地址數(shù)據(jù)構(gòu)成用來(lái)存取一存貯器60的2M-比特地址數(shù)據(jù)。該計(jì)數(shù)器10和20由該控制單元50來(lái)啟動(dòng)。該控制單元50產(chǎn)生第一和第二控制信號(hào)，其中該第一控制信號(hào)加到第一和第二計(jì)數(shù)器10和20，并且該第二控制信號(hào)加到與門(mén)15。
該浸漬開(kāi)關(guān)30和40由一用戶手控設(shè)置以產(chǎn)生在第一控制信號(hào)的正沿輸入到第一和第二計(jì)數(shù)器10和20的第一和第二參考地址數(shù)據(jù)作為第一和第二初始計(jì)數(shù)值。
具體的說(shuō)，該第一計(jì)數(shù)器10由通過(guò)線52從該控制單元50加到一使能端E1的具有邏輯“1”的該第一控制信號(hào)啟動(dòng)。響應(yīng)于同時(shí)加到LD1端的該第一控制信號(hào)的正沿，該被啟動(dòng)的第一計(jì)數(shù)器10通過(guò)線32從該第一浸漬開(kāi)關(guān)30將輸入的該M-比特第一參考地址數(shù)據(jù)饋送至LOAD1端作為該第一初始計(jì)數(shù)值，并且對(duì)該第一初始計(jì)數(shù)值加1并同時(shí)它的輸出端Q1在線12中輸出該增量計(jì)數(shù)值作為較低的4-比特地址數(shù)據(jù)，每次時(shí)鐘脈沖P1(即，具有50％占空比的矩形波)被加到CLK1端。而且，當(dāng)該增量計(jì)數(shù)值到達(dá)一予置值(即，二進(jìn)制數(shù)1111)時(shí)，該第一計(jì)數(shù)器10在它的C1端產(chǎn)生一帶有邏輯“1”的進(jìn)位信號(hào)，并且通過(guò)線14將該進(jìn)位信號(hào)加到與門(mén)15的第一輸入端。該與門(mén)15的第二輸入端通過(guò)線54從該控制單元50提供第二控制信號(hào)。當(dāng)它的兩個(gè)輸入端分別為邏輯“1”時(shí)，該與門(mén)15的一輸出端是邏輯“1”，反之，該輸出端為邏輯“0”。因此，當(dāng)加到它的第一輸入端的進(jìn)位信號(hào)和第二控制信號(hào)同時(shí)為邏輯“1”時(shí)，該門(mén)15的輸出端為邏輯“1”。
該第二計(jì)數(shù)器20還由通過(guò)線52從該計(jì)數(shù)單元50加到一使能端E2上的具有邏輯“1”的第一控制信號(hào)所啟動(dòng)。響應(yīng)于同時(shí)加到LD2端的該第一控制信號(hào)的正沿，該被啟動(dòng)的第二計(jì)數(shù)器20通過(guò)線42將自第二浸漬開(kāi)關(guān)40輸入的該M一比特第二參考地址數(shù)據(jù)饋送至LOAD2端作為第二初始計(jì)數(shù)值，并且將該第二初始計(jì)數(shù)值加1并同時(shí)在它的輸出端Q2與加到CLK2端的第二時(shí)鐘脈沖P2(即，該與門(mén)15的輸出)同步地在線22上輸出該被增量的計(jì)數(shù)值作為較高4-比特地址數(shù)據(jù)。該第二計(jì)數(shù)器20的C2端接地。
根據(jù)本發(fā)明，由在線12上的該較低M-比特地址數(shù)據(jù)和在線22上的較高M(jìn)-比特地址數(shù)據(jù)所構(gòu)成的2M-比特(即8比特)地址數(shù)據(jù)通過(guò)線62加到存貯器60和通過(guò)線56加到控制單元50。如果該第二控制信號(hào)是邏輯“0”并且饋送到該控制單元50的較低4-比特地址數(shù)據(jù)為二進(jìn)制數(shù)1111，或者該第二控制信號(hào)是邏輯“1”并通過(guò)線56加到該控制單元50的較低和較高4-比特地址數(shù)據(jù)是二進(jìn)制數(shù)1111時(shí)，則該控制單元50產(chǎn)生具有邏輯“0”的第一控制信號(hào)。同時(shí)，該計(jì)數(shù)器10和20被中止。
根據(jù)本發(fā)明一較佳實(shí)施例的地址發(fā)生器的操作將參考圖2予以詳細(xì)說(shuō)明。為了說(shuō)明起見(jiàn)，在該第二控制信號(hào)為邏輯“0”和第一及第二參考地址數(shù)據(jù)為二進(jìn)數(shù)0001(位置A)及0010(位置A′)的情況下，該第一計(jì)數(shù)器10從0001至1111計(jì)數(shù)并且在該位置A和位置B之間向線12順序地提供該地址數(shù)據(jù)(即0001-1111)作為較低4-比特地址數(shù)據(jù)，并且該第二計(jì)數(shù)器20向線22提供輸入其內(nèi)的第二參考地址數(shù)據(jù)(即0010)作為較高4-比特地址數(shù)據(jù)。因此，8-比特地址數(shù)據(jù)(即，00100001--00101111)被順序地提供給存貯器60，因而相應(yīng)于該8-比特地址數(shù)據(jù)該存貯器的存貯單元被順序地掃描。如果該第二控制信號(hào)是邏輯“1”且該第一和第二參考地址數(shù)據(jù)分別為二進(jìn)制數(shù)0001和0010，那么該第一計(jì)數(shù)器10通過(guò)如下的二進(jìn)制數(shù)序列0001，0010，---，1110，1111，0000，0001，---，1110，1111(從位置A到-位置D)并且在位置A和D之間向線12順序地提供該地址數(shù)據(jù)作為較低4-比特地址數(shù)據(jù)。當(dāng)該第一計(jì)數(shù)器10的輸出從1111變?yōu)?000時(shí)，該第二計(jì)數(shù)器20使該第二初始計(jì)數(shù)值加1。例如，當(dāng)?shù)谝挥?jì)數(shù)器10的輸出從1111(即位置B)變?yōu)?000(即位置C)時(shí)，該第二計(jì)數(shù)器20從0010(位置B′)變?yōu)?011(位置C′)。因此，8-比特地址數(shù)據(jù)(即，00100001-11111111)被加到存貯器60，并且因此該存貯器存貯單元根據(jù)該8-比特地址數(shù)據(jù)而被順序地掃描。
當(dāng)然本發(fā)明借助于特定的實(shí)施例給予了說(shuō)明和描述，但對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)在不違背如在附加的權(quán)利要求中所確定的本發(fā)明的精神和范圍的前提下可對(duì)本發(fā)明進(jìn)作變化和修改。
權(quán)利要求
1.一種用來(lái)產(chǎn)生地址數(shù)據(jù)以從一任意選擇的存貯位置順序地訪問(wèn)存貯器的裝置，該地址數(shù)據(jù)具有較低地址和較高地址，該裝置包括—用來(lái)手控設(shè)置第一參考地址數(shù)據(jù)的第一裝置；—根據(jù)第一控制信號(hào)用來(lái)輸入該第一參考地址數(shù)據(jù)作為第一初始計(jì)數(shù)，對(duì)該第一初始計(jì)數(shù)加1并向該存貯器提供該增加的計(jì)數(shù)作為較低地址數(shù)據(jù)，并且當(dāng)該增加的計(jì)數(shù)達(dá)到一予置值時(shí)產(chǎn)生一進(jìn)位信號(hào)的第一計(jì)數(shù)裝置；—用來(lái)手控設(shè)置第二參考地址數(shù)據(jù)的第二裝置；—根據(jù)第一控制信號(hào)用來(lái)輸入該第二參考地址數(shù)據(jù)作為第二初始計(jì)數(shù)并且根據(jù)該進(jìn)位信號(hào)對(duì)第二初始計(jì)數(shù)加1并且同時(shí)向該存貯器提供該被增加的計(jì)數(shù)作為較高地址數(shù)據(jù)的第二計(jì)數(shù)裝置；—根據(jù)第二控制信號(hào)用來(lái)將該進(jìn)位信號(hào)耦合到第二計(jì)數(shù)裝置的耦合裝置；和—用來(lái)產(chǎn)生第一和第二控制信號(hào)的控制裝置。
全文摘要
一種能夠產(chǎn)生用來(lái)從一所選擇的存貯單元訪問(wèn)存貯器的地址數(shù)據(jù)的地址產(chǎn)生器，具有用來(lái)手控設(shè)置第一參考地址數(shù)據(jù)、第二參考地址數(shù)據(jù)的第一和第二浸漬開(kāi)關(guān)，用來(lái)輸入該第一參考地址數(shù)據(jù)并且與一第一時(shí)鐘脈沖同步而產(chǎn)生較低M-比特的第一計(jì)數(shù)器，用來(lái)輸入該第二參考地址數(shù)據(jù)并且與一第二時(shí)鐘脈沖同步而產(chǎn)生較高M(jìn)-比特地址數(shù)據(jù)的第二計(jì)數(shù)器，用來(lái)產(chǎn)生第二時(shí)鐘脈沖的與門(mén)，和用來(lái)產(chǎn)生第一和第二控制信號(hào)的控制單元。
文檔編號(hào)G11C29/10GK1117167SQ9411732
公開(kāi)日1996年2月21日 申請(qǐng)日期1994年9月8日 優(yōu)先權(quán)日1993年9月8日
發(fā)明者金榮祥 申請(qǐng)人:大宇電子株式會(huì)社