專利名稱:用于視頻檢索的控制接口的制作方法
本發(fā)明涉及一個在視頻信號中插入并檢出地址編碼信號的電路。
本發(fā)明的現(xiàn)有技術(shù)狀況是在視頻信號中插入并檢出地址編碼信號的方法有許多。為了使錄象機不但在其磁帶的運動方式中，而且在靜象方式中也能得到磁帶上的幀地址編碼信號。在場消隱期間插入一個壓縮的地址編碼信號的設(shè)想已在1967·2·24的日本專利NO.42/4540上提出，后于1979·9·11的美國專利4，159，480上又提出了一種實施方案，該方案是基于SMPTE時間碼之上的，它采用時、分、秒、幀計時，復(fù)位同步和冗余碼校正等，所插入的是一組重復(fù)的地址編碼信號共占用90bit，由于它占用位數(shù)高，因此對電路處理速率要求高，至少在處理速率為8兆以內(nèi)的微電腦處理器上無法實現(xiàn)這種方案。而且，在實際使用中，該方案還要求錄象磁帶寬度在1吋以上。
本發(fā)明的任務(wù)是設(shè)計一種能在視頻信號場消隱期間插入并能準(zhǔn)確讀出地址編碼信號的控制接口。該接口對時鐘頻率要求低，僅要求所連接的中央控制器的處理速率≥2兆。同時僅要求記錄視頻信號的磁帶寬度≥ 1/2 吋。
本發(fā)明的技術(shù)解決方案是將一組不重復(fù)的地址編碼信號，包括8～32bit地址碼、5～8bit幀識別碼以及奇偶校驗碼等，插入在視頻信號的場消隱期間，在需要讀出時，由有雙重鎖定的地址碼檢出電路確保該地地址碼信號的精確讀出。
該控制接口具體敘述如下地址編碼插入電路部分附圖2所示的電路將地址編碼信號插入在視頻信號的場消隱期間。圖中所示(1)端輸入待錄入的視頻信號。視頻信號(1)送到驅(qū)動電路(3)，電路(4)分離出行、場同步脈沖、場同步脈沖送至電路(5)中，作為形成選通脈沖前沿的基準(zhǔn)。CTC可編程接口電路(7)輸出的回零脈沖經(jīng)與非門(8)后也送到電路(5)中，作為形成選通脈沖后沿的基準(zhǔn)。(5)輸出的選通脈沖(5)和(4)輸出的行脈沖經(jīng)過與非門電路(6)輸出欲計數(shù)的行頻脈沖。此脈沖送至CTC可編程接口電路(7)中進行計數(shù)。當(dāng)計數(shù)計到設(shè)定的地址編碼插入位置時，由中央處理器控制SIO可編程接口(12)輸出地址編碼信號(12)′。
(1)端輸入視頻信號的另一路送到副載波恢復(fù)電路(13)，(13)輸出鎖頻鎖相的副載波信號fsc(13)′，并在(14)中整形成脈沖信號。該脈沖信號經(jīng)N分頻器(15)N次分頻后，得到在頻率和相位上與副載波鎖定的數(shù)據(jù)時鐘信號(15)′，經(jīng)(11)緩沖后送到SIO可編程接口電路(12)，作為地址編碼數(shù)據(jù)的發(fā)送時鐘信號。
地址編碼信號(12)′經(jīng)(11)緩沖后送插入電路(10)。與此同時，(1)端輸入的視頻信號經(jīng)(9)驅(qū)動后也送到插入電路(10)中。插入電路將從(11)來的地址編碼信號分別插入在從(9)來的視頻信號的場消隱期間的設(shè)定行中。這樣，在(2)端輸出的是含有地址編碼的視頻信號。
地址碼檢出電路部分附圖3所示的電路是從已插入地址編碼信號的視頻信號(21)中檢出地址碼信號。見圖3所示(21)是含有地址編碼的視頻信號輸入端，視頻信號在(3)、(4)、(5)、(6)、(7)、(8)電路中的處理過程與地址編碼插入時相同，最后在(6)中輸出欲計數(shù)的行頻脈沖，并在CTC可編程接口(7)中進行計數(shù)。
假如錄入時地址編碼是插入在視頻信號場消隱期間的15、16、17行中，則當(dāng)CTC可編程接口(7)計數(shù)到第15行時，輸出一回零脈沖，此脈沖經(jīng)與非門(8)送往(22)，(22)以此脈沖為基準(zhǔn)產(chǎn)生一地址編碼門脈沖(22)′，并送到與非門(24)。與此同時，視頻信號(21)經(jīng)過整形后也送往與非門(24)，由與非門(24)輸出的是一清晰的地址碼信號(24)′，(24)′經(jīng)(11)緩沖后送至SIO可編程接口(12)，進行地址碼接收。
(21)的另一路信號在電路(13)、(14)中的工作過程與地址編碼插入時相同。所不同的是由(24)輸出的地址編碼信號(24)′在(25)中產(chǎn)生一鎖相脈沖(25)′。此鎖相脈沖送入N分頻器(15)中，對產(chǎn)生的數(shù)據(jù)時鐘進行相位鎖定。這樣，由于視頻信號經(jīng)過副載波恢復(fù)電路(13)得到一個已被鎖頻鎖相的副載波，又在N分頻器中再次被鎖相，由此消除了單純靠復(fù)位方式進行鎖相的具有MAX 1/8 ～ 1/16 的信號不穩(wěn)定問題。所以(15)輸出的被雙重鎖定的時鐘脈沖(15)′經(jīng)(11)緩沖后送到(12)中，作為地址碼的接收時鐘，保證了地址碼接收的精確讀出。
本發(fā)明所取得的技術(shù)效果是該控制接口能精確讀出地址碼信號，無誤碼現(xiàn)象。該接口對時鐘頻率要求低，僅要求所連接的中央控制器的處理速率≥2兆，同時僅要求記錄視頻信號的磁帶寬度≥ 1/2 吋。該控制接口可用于視頻檢索系統(tǒng)，也可以用于錄象編輯系統(tǒng)。
附圖1是該控制接口的框圖。
附圖2是附圖1中的地址編碼插入部分電路框圖。
附圖3是附圖1中的地址碼檢出部分電路框圖。
本發(fā)明的具體實施例是用SN74系列等線性與非線性集成電路以及分立元件按附圖1構(gòu)成該控制接口，接插在錄相機與Z-80單板機之間，組成視頻檢索系統(tǒng)，檢索控制精度達到±0.5幀。
權(quán)利要求
1.一個能在視頻信號的場消隱期間插入并檢出地址編碼信號的控制接口。其特征是由地址編碼插入電路在視頻信號的場消隱期間插入一組不重復(fù)的地址編碼信號。并可由副載波恢復(fù)方式和復(fù)位方式雙重鎖定的檢出電路確保該地址碼的精確讀出。
2.根據(jù)權(quán)利要求
1中的控制系統(tǒng)，其地址編碼信號可以由5～8bit幀識別碼、8～24bit地址碼和奇偶校驗碼等信號組成。
3.根據(jù)權(quán)利要求
1中的控制接口電路，其地址編碼插入電路部分由下列步驟完成a、將視頻信號(1)恢復(fù)成副載波(13)′，經(jīng)整形(14)和N分頻(15)后作為控制接口的數(shù)據(jù)時鐘脈沖(15)′。b、對視頻信號作同步分離，(4)分離出行、場同步脈沖。以場同步脈沖形成計數(shù)的前沿標(biāo)準(zhǔn)(5)′，當(dāng)CTC可編程接口(7)計數(shù)計到設(shè)定的場消隱期間的某行時發(fā)出信號控制SIO可編程接口(12)送出地址編碼信號(12)′。c、由中央處理器控制SIO可編程接口(12)根據(jù)控制接口的時鐘脈沖(15)′送出地址編碼信號(12)′，經(jīng)插入電路(10)插入在視頻信號的場消隱期間。
4.根據(jù)權(quán)利要求
1中的控制接口，其雙重鎖定檢出電路由下列步驟實現(xiàn)a、對視頻信號作同步分離，(4)分離出行、場同步脈沖，由場同步脈沖的后沿形成計數(shù)的前沿標(biāo)準(zhǔn)(5)′，當(dāng)CTC可編程接口(7)計數(shù)計到設(shè)定的場消隱期間的某行時發(fā)出信號(7)′，再以信號(7)′為基準(zhǔn)產(chǎn)生地址編碼門脈沖(22)′。將輸入的視頻信號整形后在地址編碼門脈沖的選通下分離出地址編碼信號(24)′。b、將視頻信號(21)恢復(fù)成副載波(13)′，經(jīng)整形(14)送N分頻器(15);同時在地址編碼信號(24)′中取出至少1個上升或下降沿產(chǎn)生鎖相脈沖(25)′送N分頻器(15)對產(chǎn)生的數(shù)據(jù)時鐘(15)′作相位鎖定。c、由中央處理器控制SIO可編程接口(12)根據(jù)控制接口的時鐘脈沖(15)′讀出地址編碼信號(24)′。
專利摘要
一個用于視頻檢索的控制接口，涉及在視頻信號中插入并檢出地址編碼信號的電路的領(lǐng)域。本發(fā)明的目的是使能在視頻信號場消隱期間插入并能準(zhǔn)確讀出地址編碼信號的控制接口能在處理速率較低的微處理器上使用。該接口采用不重復(fù)地址編碼插入在視頻信號的場消隱期間，并由有雙重鎖定的地址碼檢出電路確保該地址碼的精確讀出。該接口可用于視頻檢索系統(tǒng)和錄象編輯系統(tǒng)。
文檔編號G11B27/10GK85106394SQ85106394
公開日1987年2月18日 申請日期1985年8月23日
發(fā)明者李建, 馬德云, 徐乃華 申請人:江蘇省公安廳導(dǎo)出引文BiBTeX, EndNote, RefMan