本公開(kāi)涉及但不限于電子，尤其涉及一種數(shù)據(jù)讀取電路、數(shù)據(jù)讀取方法、芯片、顯卡及電子設(shè)備。

背景技術(shù)：

1、相關(guān)技術(shù)中，芯片的數(shù)據(jù)讀取電路通常設(shè)計(jì)了較多器件，導(dǎo)致后端邏輯綜合布線擁堵的問(wèn)題，還造成電路面積浪費(fèi)的現(xiàn)象。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本公開(kāi)實(shí)施例至少提供一種數(shù)據(jù)讀取電路、數(shù)據(jù)讀取方法、芯片、顯卡及電子設(shè)備。

2、本公開(kāi)實(shí)施例的技術(shù)方案是這樣實(shí)現(xiàn)的：

3、本公開(kāi)實(shí)施例提供一種數(shù)據(jù)讀取電路，包括：

4、請(qǐng)求發(fā)送模塊、存儲(chǔ)器和數(shù)據(jù)收集器，所述存儲(chǔ)器中包括多個(gè)存儲(chǔ)隊(duì)列，所述數(shù)據(jù)收集器中包括多個(gè)第一緩存器、多個(gè)選擇器和多組第二緩存器，所述多個(gè)第一緩存器與所述多個(gè)存儲(chǔ)隊(duì)列一一對(duì)應(yīng)，每個(gè)所述選擇器對(duì)應(yīng)一組所述第二緩存器；其中，

5、所述請(qǐng)求發(fā)送模塊，用于：獲取數(shù)據(jù)讀取指令的指令信息，所述指令信息中包括第一讀請(qǐng)求信息集；所述第一讀請(qǐng)求信息集包括多個(gè)待讀取數(shù)據(jù)的讀請(qǐng)求信息；將各所述待讀取數(shù)據(jù)的讀請(qǐng)求信息分別發(fā)送至對(duì)應(yīng)的存儲(chǔ)隊(duì)列；

6、所述存儲(chǔ)隊(duì)列，用于根據(jù)接收到的讀請(qǐng)求信息進(jìn)行數(shù)據(jù)讀取，并將讀取的目標(biāo)數(shù)據(jù)傳輸至對(duì)應(yīng)的所述第一緩存器；

7、所述選擇器，用于：在單個(gè)時(shí)鐘周期內(nèi)，從多個(gè)所述第一緩存器中選取一個(gè)目標(biāo)數(shù)據(jù)，并將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至對(duì)應(yīng)的一組第二緩存器中的目標(biāo)緩存器中，所述目標(biāo)緩存器與所述目標(biāo)數(shù)據(jù)的讀請(qǐng)求信息對(duì)應(yīng)。

8、本公開(kāi)實(shí)施例提供一種數(shù)據(jù)讀取方法，應(yīng)用于數(shù)據(jù)讀取電路，所述數(shù)據(jù)讀取電路包括請(qǐng)求發(fā)送模塊、存儲(chǔ)器和數(shù)據(jù)收集器，所述存儲(chǔ)器中包括多個(gè)存儲(chǔ)隊(duì)列，所述數(shù)據(jù)收集器中包括多個(gè)第一緩存器、多個(gè)選擇器和多組第二緩存器，所述多個(gè)第一緩存器與所述多個(gè)存儲(chǔ)隊(duì)列一一對(duì)應(yīng)，每個(gè)所述選擇器對(duì)應(yīng)一組所述第二緩存器，所述方法包括：

9、所述請(qǐng)求發(fā)送模塊獲取數(shù)據(jù)讀取指令的指令信息，所述指令信息中包括第一讀請(qǐng)求信息集；所述第一讀請(qǐng)求信息集包括多個(gè)待讀取數(shù)據(jù)的讀請(qǐng)求信息；

10、所述請(qǐng)求發(fā)送模塊將各所述待讀取數(shù)據(jù)的讀請(qǐng)求信息分別發(fā)送至對(duì)應(yīng)的存儲(chǔ)隊(duì)列；

11、所述存儲(chǔ)隊(duì)列根據(jù)接收到的讀請(qǐng)求信息進(jìn)行數(shù)據(jù)讀取，并將讀取的目標(biāo)數(shù)據(jù)傳輸至對(duì)應(yīng)的所述第一緩存器；

12、所述選擇器在單個(gè)時(shí)鐘周期內(nèi)，從多個(gè)所述第一緩存器中選取一個(gè)目標(biāo)數(shù)據(jù)，并將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至對(duì)應(yīng)的一組第二緩存器中的目標(biāo)緩存器中，所述目標(biāo)緩存器與所述目標(biāo)數(shù)據(jù)的讀請(qǐng)求信息對(duì)應(yīng)。

13、本公開(kāi)實(shí)施例提供一種芯片，所述芯片包括上述實(shí)施例中的數(shù)據(jù)讀取電路。

14、本公開(kāi)實(shí)施例提供一種顯卡，所述顯卡包括上述實(shí)施例中的芯片。

15、本公開(kāi)實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括上述實(shí)施例中的芯片。

16、本公開(kāi)實(shí)施例中，數(shù)據(jù)讀取電路包括請(qǐng)求發(fā)送模塊、存儲(chǔ)器和數(shù)據(jù)收集器，存儲(chǔ)器中包括多個(gè)存儲(chǔ)隊(duì)列，數(shù)據(jù)收集器中包括多個(gè)第一緩存器、多個(gè)選擇器和多組第二緩存器，多個(gè)第一緩存器與多個(gè)存儲(chǔ)隊(duì)列一一對(duì)應(yīng)，每個(gè)選擇器對(duì)應(yīng)一組第二緩存器；請(qǐng)求發(fā)送模塊用于獲取數(shù)據(jù)讀取指令的指令信息，并將指令信息中各待讀取數(shù)據(jù)的讀請(qǐng)求信息分別發(fā)送至對(duì)應(yīng)的存儲(chǔ)隊(duì)列；存儲(chǔ)隊(duì)列用于根據(jù)接收到的讀請(qǐng)求信息進(jìn)行數(shù)據(jù)讀取，并將讀取的目標(biāo)數(shù)據(jù)傳輸至對(duì)應(yīng)的第一緩存器；選擇器用于在單個(gè)時(shí)鐘周期內(nèi)，從多個(gè)第一緩存器中選取一個(gè)目標(biāo)數(shù)據(jù)存儲(chǔ)至對(duì)應(yīng)的一組第二緩存器中的目標(biāo)緩存器中，目標(biāo)緩存器與目標(biāo)數(shù)據(jù)的讀請(qǐng)求信息對(duì)應(yīng)。這樣，由于每個(gè)選擇器可以對(duì)應(yīng)一組第二緩存器，并在單個(gè)時(shí)鐘周期內(nèi)從多個(gè)第一緩存器中選取目標(biāo)數(shù)據(jù)存儲(chǔ)至該組第二緩存器中的目標(biāo)緩存器中，相較于相關(guān)技術(shù)中每個(gè)選擇器分別對(duì)應(yīng)一個(gè)第二緩存器的方案，可以減少選擇器的數(shù)量，從而改善了數(shù)據(jù)收集器布線擁堵的問(wèn)題，以及減少了數(shù)據(jù)讀取電路的電路面積消耗。

17、應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，而非限制本公開(kāi)的技術(shù)方案。

技術(shù)特征：

1.一種數(shù)據(jù)讀取電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1中所述的數(shù)據(jù)讀取電路，其特征在于，所述請(qǐng)求發(fā)送模塊包括：指令處理模塊、多個(gè)仲裁器和多個(gè)第三緩存器，所述多個(gè)仲裁器與所述多個(gè)第三緩存器一一對(duì)應(yīng)，所述多個(gè)第三緩存器與所述多個(gè)存儲(chǔ)隊(duì)列一一對(duì)應(yīng)；其中，

3.根據(jù)權(quán)利要求2中所述的數(shù)據(jù)讀取電路，其特征在于，

4.根據(jù)權(quán)利要求3中所述的數(shù)據(jù)讀取電路，其特征在于，

5.根據(jù)權(quán)利要求3中所述的數(shù)據(jù)讀取電路，其特征在于，所述數(shù)據(jù)讀取指令為運(yùn)算單元的操作數(shù)的讀取指令，所述操作數(shù)至少包括兩個(gè)子操作數(shù)，所述讀取指令的指令信息中包括每一所述子操作數(shù)的讀請(qǐng)求信息；

6.根據(jù)權(quán)利要求5中所述的數(shù)據(jù)讀取電路，其特征在于，所述操作數(shù)包括第一操作數(shù)、第二操作數(shù)和第三操作數(shù)，每一所述操作數(shù)包括第一子操作數(shù)和第二子操作數(shù)，所述最大數(shù)量值為3；

7.根據(jù)權(quán)利要求5中所述的數(shù)據(jù)讀取電路，其特征在于，所述操作數(shù)包括第一操作數(shù)、第二操作數(shù)和第三操作數(shù)，每一所述操作數(shù)包括第一子操作數(shù)和第二子操作數(shù)，所述最大數(shù)量值為2；

8.根據(jù)權(quán)利要求3中所述的數(shù)據(jù)讀取電路，其特征在于，所述數(shù)據(jù)收集器中還包括第四緩存器；其中，

9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的數(shù)據(jù)讀取電路，其特征在于，所述數(shù)據(jù)讀取電路還包括指令信息緩存模塊；其中，

10.一種數(shù)據(jù)讀取方法，其特征在于，應(yīng)用于數(shù)據(jù)讀取電路，所述數(shù)據(jù)讀取電路包括請(qǐng)求發(fā)送模塊、存儲(chǔ)器和數(shù)據(jù)收集器，所述存儲(chǔ)器中包括多個(gè)存儲(chǔ)隊(duì)列，所述數(shù)據(jù)收集器中包括多個(gè)第一緩存器、多個(gè)選擇器和多組第二緩存器，所述多個(gè)第一緩存器與所述多個(gè)存儲(chǔ)隊(duì)列一一對(duì)應(yīng)，每個(gè)所述選擇器對(duì)應(yīng)一組所述第二緩存器，所述方法包括：

11.一種芯片，其特征在于，所述芯片包括如權(quán)利要求1至9中任一項(xiàng)所述的數(shù)據(jù)讀取電路。

12.一種顯卡，其特征在于，所述顯卡包括如權(quán)利要求11所述的芯片。

13.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括如權(quán)利要求11所述的芯片。

技術(shù)總結(jié)
本公開(kāi)實(shí)施例公開(kāi)了一種數(shù)據(jù)讀取電路、數(shù)據(jù)讀取方法、芯片、顯卡及電子設(shè)備，該電路包括請(qǐng)求發(fā)送模塊、存儲(chǔ)器和數(shù)據(jù)收集器，存儲(chǔ)器包括多個(gè)存儲(chǔ)隊(duì)列，數(shù)據(jù)收集器包括多個(gè)第一緩存器、與多個(gè)第一緩存器一一對(duì)應(yīng)的多個(gè)選擇器，以及多組第二緩存器，每個(gè)選擇器對(duì)應(yīng)一組第二緩存器；請(qǐng)求發(fā)送模塊用于將數(shù)據(jù)讀取指令的指令信息中各待讀取數(shù)據(jù)的讀請(qǐng)求信息分別發(fā)送至對(duì)應(yīng)的存儲(chǔ)隊(duì)列；存儲(chǔ)隊(duì)列用于根據(jù)接收到的讀請(qǐng)求信息進(jìn)行數(shù)據(jù)讀取，并將讀取的目標(biāo)數(shù)據(jù)傳輸至對(duì)應(yīng)的第一緩存器；選擇器用于在單個(gè)時(shí)鐘周期內(nèi)，從多個(gè)第一緩存器中選取一個(gè)目標(biāo)數(shù)據(jù)存儲(chǔ)至對(duì)應(yīng)的一組第二緩存器中的目標(biāo)緩存器。這樣，可以改善電路布線擁堵問(wèn)題，減少電路面積消耗。

技術(shù)研發(fā)人員：請(qǐng)求不公布姓名
受保護(hù)的技術(shù)使用者：摩爾線程智能科技（北京）股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19