本發(fā)明涉及半導體制造領域，尤其涉及一種單端讀取電路、存儲器及其讀取方法。

背景技術：

1、單端讀取操作是常見的存儲器電路設計，與雙端讀取電路不同，單端口讀取電路僅有一個輸入電信號。

2、參考圖1，示出了一種存儲器的結構示意圖。

3、現(xiàn)有技術中，通過電流強度差異的對比決定數據0或1的讀取。當讀取數據1時，存儲單元的下拉電流能力弱，此時讀取電路的電平保持器件能力占優(yōu)，保持位線的高電平狀態(tài)并輸出1；當讀取數據0時，存儲單元的下拉能力強于讀取電路的保持器件，將位線下拉至低電平并輸出0。

4、然而，以上方案要求存儲單元陣列和讀取電路的器件強度需要處在相互匹配的區(qū)間內，導致該存儲器的設計對工藝誤差散布和電路設計要求較高，進而對良率產生負面影響。且在器件強度比率失調時會導致位線電壓讀取過慢或讀取失效，容易出現(xiàn)較長時間直流電流，進而使電路功耗和發(fā)熱變大，影響整體性能。

技術實現(xiàn)思路

1、本發(fā)明解決的技術問題是現(xiàn)有技術中單端讀取電路的讀取速度慢以及電路設計要求高。

2、為解決上述技術問題，本發(fā)明實施例提供一種用于讀取存儲單元中的存儲數據，包括：壓降放大器、信號輸入端和信號輸出端；所述壓降放大器包括第一pmos管以及第一nmos管；所述第一pmos管的源極適于接收電源電壓，所述第一pmos管的柵極連接所述第一nmos管的漏極、所述信號輸入端以及所述信號輸出端，所述第一pmos管的漏極連接所述第一nmos管的柵極；所述第一nmos管的源極接地。

3、本發(fā)明實施例提供一種存儲器，包括：存儲單元、預充電電路、位線和上述的單端讀取電路；所述存儲單元連接所述位線；所述預充電電路包括：多路復用器和充電晶體管；所述多路復用器的輸入端連接所述位線，所述多路復用器的輸出端連接所述單端讀取電路的信號輸入端；所述充電晶體管的柵極適于接收預充電信號，所述充電晶體管的輸入端適于輸入所述電源電壓，所述充電晶體管的輸出端連接所述單端讀取電路的信號輸入端。

4、可選的，所述存儲器還包括：第二pmos管、第二nmos管以及第一反相器；所述第二pmos管的源極適于接收所述電源電壓，所述第二pmos管的柵極連接所述第一nmos管的柵極和所述第二nmos管的漏極，所述第二pmos管的漏極連接至所述單端讀取電路的信號輸入端；所述第二nmos管的柵極連接所述第一反相器的輸出端，所述第二nmos管的源極接地。

5、可選的，所述充電晶體管為pmos管。

6、可選的，所述充電晶體管的源極適于接收所述電源電壓，所述充電晶體管的柵極適于接收所述預充電信號，所述充電晶體管的漏極適于對所述信號輸入端施加高電平。

7、可選的，所述存儲單元包括若干子存儲單元和若干字線；位于同一行的子存儲單元連接同一條所述字線，位于每一列的子存儲單元連接同一條所述位線。

8、可選的，所述子存儲單元包括第三nmos管；所述第三nmos管的柵極連接所述字線，所述第三nmos管的漏極連接所述位線，所述第三nmos管的源極接地。

9、可選的，所述存儲器還包括驅動電路以及讀取數據端；所述驅動電路包括：偶數個第二反相器；所述第二反相器包括輸入端和輸出端，所述偶數個第二反相器串聯(lián)連接，后一個所述第二反相器的輸入端連接前一個所述第二反相器的輸出端，第一個所述第二反相器的輸入端連接所述信號輸出端，最后一個所述第二反相器的輸出端連接所述讀取數據端。

10、本發(fā)明實施例提供一種存儲器的讀取方法，包括：施加所述電源電壓至所述第一pmos管的源極；施加第一控制信號至所述充電晶體管的柵極。

11、可選的，在讀取階段，所述第一控制信號為高電平；在初始階段和復位階段，所述第一控制信號均為低電平。

12、本發(fā)明實施例提供一種存儲器的讀取方法，包括：施加所述電源電壓至所述第二pmos管的源極；施加第二控制信號至所述多路復用器的使能信號輸入端和所述第一反相器的輸入端。

13、可選的，在讀取階段，所述第二控制信號為高電平；在初始階段和復位階段，所述第二控制信號均為低電平。

14、與現(xiàn)有技術相比，本發(fā)明實施例的技術方案具有以下有益效果：

15、本發(fā)明技術方案的單端讀取電路具有壓降放大器，在使用壓降放大器進行讀取操作的時候，能夠對信號輸入端上的電平下降進行正反饋，實現(xiàn)信號輸入端上的快速下降，提高了讀取速度；相較于現(xiàn)有技術的通過單端讀取電路與存儲單元的充電電流與放電電流的對抗實現(xiàn)信號輸入端上的電平下降，本發(fā)明技術方案的電路結構設計難度低，且能夠避免出現(xiàn)直流電流，減小了直流功耗。

16、進一步的，本發(fā)明實施例中的存儲器具有第二pmos管，通過第二pmos管的漏極的上拉或下拉，實現(xiàn)對信號輸入端的充電或放電，進而保證了讀取速度；且由于在信號輸入端上的電平下降的時候，壓降放大器與第二pmos管的漏極能夠同時對信號輸入端進行放電，進而提高了讀取速度。

17、進一步的，由于本發(fā)明是通過壓降放大器以及第二pmos管控制信號輸入端的電平下降，能夠支持低電壓以及弱讀取電流的存儲單元。

18、進一步的，本發(fā)明還具有第二nmos管，實現(xiàn)在復位階段，控制信號輸入端恢復至初始狀態(tài)，保證后續(xù)讀取階段的正常進行。

技術特征：

1.一種單端讀取電路，用于讀取存儲單元中的存儲數據，其特征在于，包括：

2.一種存儲器，其特征在于，包括：存儲單元、預充電電路、位線和權利要求1所述的單端讀取電路；

3.如權利要求2所述的存儲器，其特征在于，還包括：第二pmos管、第二nmos管以及第一反相器；

4.如權利要求2所述的存儲器，其特征在于，包括：所述充電晶體管為pmos管。

5.如權利要求4所述的存儲器，其特征在于，包括：所述充電晶體管的源極適于接收所述電源電壓，所述充電晶體管的柵極適于接收所述預充電信號，所述充電晶體管的漏極適于對所述信號輸入端施加高電平。

6.如權利要求2所述的存儲器，其特征在于，包括：所述存儲單元包括若干子存儲單元和若干字線；

7.如權利要求6所述的存儲器，其特征在于，包括：所述子存儲單元包括第三nmos管；

8.如權利要求2所述的存儲器，其特征在于，還包括驅動電路以及讀取數據端；

9.一種如權利要求2所述存儲器的讀取方法，其特征在于，包括：

10.如權利要求9所述的存儲器的讀取方法，其特征在于，在讀取階段，所述第一控制信號為高電平；在初始階段和復位階段，所述第一控制信號均為低電平。

11.一種如權利要求3所述存儲器的讀取方法，其特征在于，包括：

12.如權利要求11所述的存儲器的讀取方法，其特征在于，在讀取階段，所述第二控制信號為高電平；在初始階段和復位階段，所述第二控制信號均為低電平。

技術總結
一種單端讀取電路、存儲器及其讀取方法，用于讀取存儲單元中的存儲數據，所述單端讀取電路包括：壓降放大器、信號輸入端和信號輸出端；所述壓降放大器包括第一PMOS管以及第一NMOS管；所述第一PMOS管的源極適于接收電源電壓，所述第一PMOS管的柵極連接所述第一NMOS管的漏極、所述信號輸入端以及所述信號輸出端，所述第一PMOS管的漏極連接所述第一NMOS管的柵極；所述第一NMOS管的源極接地。

技術研發(fā)人員：李成哲,汪騰野
受保護的技術使用者：中芯國際集成電路制造(上海)有限公司
技術研發(fā)日：
技術公布日：2024/12/19