本申請(qǐng)的實(shí)施例涉及存儲(chǔ)器中計(jì)算系統(tǒng)和電路及其操作方法。

背景技術(shù)：

1、集成電路(ic)可以包含各種硬件電路器件或邏輯類型，包括fpga、專用集成電路(asic)、邏輯門、寄存器或晶體管，以及電路器件之間的各種互連。ic可以使用半導(dǎo)體材料制造或由半導(dǎo)體材料組成，例如，作為電子設(shè)備(諸如計(jì)算機(jī)、便攜式設(shè)備、智能手機(jī)、物聯(lián)網(wǎng)(iot)設(shè)備等)的部分。ic的發(fā)展和復(fù)雜性的增加促使對(duì)更高計(jì)算效率和速度的需求增加。更具體地，ic可以是可配置的和/或可編程的，以按照制造商、開發(fā)人員、技術(shù)人員或程序員等所需的順序或變化來執(zhí)行計(jì)算。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)本申請(qǐng)的實(shí)施例的一個(gè)方面，提供了一種存儲(chǔ)器中計(jì)算系統(tǒng)，包括：計(jì)算電路；存儲(chǔ)器陣列；以及控制器?？刂破鞅慌渲脼椋捍_定到計(jì)算電路的一個(gè)或多個(gè)輸入數(shù)據(jù)位或者從存儲(chǔ)器陣列提供的一個(gè)或多個(gè)存儲(chǔ)器位全部處于第一邏輯狀態(tài)；和響應(yīng)于確定一個(gè)或多個(gè)輸入數(shù)據(jù)位或一個(gè)或多個(gè)存儲(chǔ)器位全部處于第一邏輯狀態(tài)，生成控制信號(hào)以禁用計(jì)算電路的至少一個(gè)組件。

2、根據(jù)本申請(qǐng)的實(shí)施例的另一個(gè)方面，提供了一種存儲(chǔ)器中計(jì)算電路，包括：計(jì)算器件；第一邏輯門，接收用于計(jì)算器件的多個(gè)位并生成用于計(jì)算器件的控制信號(hào)；以及第二邏輯門，接收控制信號(hào)和計(jì)算器件的至少一個(gè)輸出，并生成用于存儲(chǔ)器中計(jì)算電路的至少一個(gè)輸出位。

3、根據(jù)本申請(qǐng)的實(shí)施例的又一個(gè)方面，提供了一種操作存儲(chǔ)器中計(jì)算系統(tǒng)的方法，包括：由控制器接收用于計(jì)算電路的操作的多個(gè)位；由控制器確定多個(gè)位中的每個(gè)位處于第一邏輯狀態(tài)；以及響應(yīng)于確定多個(gè)位中的每個(gè)位處于第一邏輯狀態(tài)，由控制器生成控制信號(hào)以禁用計(jì)算電路的至少部分。

技術(shù)特征：

1.一種存儲(chǔ)器中計(jì)算系統(tǒng)，包括：

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器中計(jì)算系統(tǒng)，其中，所述計(jì)算電路包括乘法組件，并且其中，所述控制器還被配置為禁用所述乘法組件。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器中計(jì)算系統(tǒng)，其中，所述計(jì)算電路包括位移位組件，并且其中，所述控制器還被配置為禁用所述位移位組件。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器中計(jì)算系統(tǒng)，其中，所述控制信號(hào)啟用至少一個(gè)器件以從所述計(jì)算電路的所述至少一個(gè)組件移除電力。

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器中計(jì)算系統(tǒng)，其中，所述控制信號(hào)禁用所述計(jì)算電路的時(shí)鐘信號(hào)。

6.一種存儲(chǔ)器中計(jì)算電路，包括：

7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器中計(jì)算電路，其中，所述多個(gè)位包括用于所述計(jì)算器件的多個(gè)輸入位。

8.根據(jù)權(quán)利要求6所述的存儲(chǔ)器中計(jì)算電路，其中，所述計(jì)算器件包括存儲(chǔ)器陣列，并且用于所述計(jì)算器件的所述多個(gè)位由所述存儲(chǔ)器陣列提供。

9.根據(jù)權(quán)利要求6所述的存儲(chǔ)器中計(jì)算電路，還包括第一晶體管，所述第一晶體管接收所述控制信號(hào)，并且在接收到所述控制信號(hào)時(shí)，禁用至所述計(jì)算器件的至少組件的電力。

10.一種操作存儲(chǔ)器中計(jì)算系統(tǒng)的方法，包括：

技術(shù)總結(jié)
公開了一種存儲(chǔ)器中計(jì)算系統(tǒng)、存儲(chǔ)器中計(jì)算電路以及該存儲(chǔ)器中計(jì)算系統(tǒng)和電路的操作方法。在一個(gè)方面，一種器件包括計(jì)算電路、存儲(chǔ)器陣列和控制器?？刂破骺梢源_定到計(jì)算電路的一個(gè)或多個(gè)輸入數(shù)據(jù)位或者從存儲(chǔ)器陣列提供的一個(gè)或多個(gè)存儲(chǔ)器位都處于第一邏輯狀態(tài)。響應(yīng)于確定一個(gè)或多個(gè)輸入數(shù)據(jù)位或一個(gè)或多個(gè)存儲(chǔ)器位都處于第一邏輯狀態(tài)，控制器可以生成控制信號(hào)以禁用計(jì)算電路的至少一個(gè)組件。

技術(shù)研發(fā)人員：洪哲民,森陽(yáng)紀(jì),李嘉富,藤原英弘
受保護(hù)的技術(shù)使用者：臺(tái)灣積體電路制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19