本發(fā)明涉及集成電路技術(shù)領(lǐng)域，更具體的說，涉及一種閃存靈敏放大器。

背景技術(shù)：

隨著科技的發(fā)展，flash存儲器等嵌入式半導(dǎo)體存儲器的地位越來越重要，而在嵌入式半導(dǎo)體存儲器的外圍電路中，靈敏放大器陣列的設(shè)計結(jié)構(gòu)直接制約著對嵌入式半導(dǎo)體存儲器中存儲數(shù)據(jù)的存取時間。通常靈敏放大器陣列包括多個相同的靈敏放大器，可同時對同一個存儲器中的多個存儲單元進行讀取操作。在每次讀取操作期間，一個靈敏放大器只能通過列譯碼器和偽列譯碼器選擇存儲器中的一個存儲單元，當(dāng)對另一個存儲單元進行讀取操作時，需要根據(jù)算法由當(dāng)前存儲單元更換至另一個存儲單元。

目前，常用的閃存靈敏放大器的結(jié)構(gòu)如圖1所示，該電路采用非平衡負(fù)載電流感應(yīng)靈敏放大器結(jié)構(gòu)，晶體管m2、晶體管m3、晶體管m4和晶體管m5的源極連接同一個電源vdd，由晶體管m2和晶體管m3組成的電流鏡電路構(gòu)成負(fù)載電路，晶體管m1、晶體管m4和晶體管m5構(gòu)成預(yù)充電及平衡電位電路，晶體管m7和晶體管m8在預(yù)充和平衡電位時建立通路，給閃存靈敏放大器電路中各關(guān)鍵點一個合適的初始電平，防止整個電路發(fā)生感應(yīng)錯誤，同時又保證電流鏡電路處于開啟和關(guān)閉的邊緣。參考單元和存儲單元的電路結(jié)構(gòu)完全相同，參考單元和存儲單元經(jīng)過同樣的電壓偏置后，將電流信號轉(zhuǎn)換為電壓信號，參考單元將轉(zhuǎn)換得到的電壓信號輸出至運算放大器的正向輸入端，存儲單元將轉(zhuǎn)換得到的電壓信號輸出至運算放大器的反向輸入端，運算放大器的輸出端out輸出閃存靈敏放大器在待讀取存儲單元中的讀取信息。

從圖1中可以看出，傳統(tǒng)的閃存靈敏放大器的比較點c在晶體管m9的漏端，比較點d在晶體管m10的漏端，閃存靈敏放大器的這種結(jié)構(gòu)要求比較點c和比較點d的電壓需分別大于偽列譯碼器的陣列輸出端電壓和晶體管m9的漏源電壓vds(m9)之和與列譯碼器的陣列輸出端(即b點)電壓vb和晶體管m10的漏源電壓vds(m10)之和，從而導(dǎo)致閃存靈敏放大器的電源電壓vdd至少高于列譯碼器的陣列輸出端(即b點)電壓vb、晶體管m10的漏源電壓vds(m10)及電流鏡電路中晶體管m3的漏源電壓vds(m3)之和，即閃存靈敏放大器的電源電壓vdd>vb+vds(m10)+vds(m3)，進而導(dǎo)致閃存靈敏放大器的工作電壓范圍受vb+vds(m10)+vds(m3)之和的限制，使閃存靈敏放大器的工作電壓范圍有限。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明公開一種閃存靈敏放大器，以實現(xiàn)閃存靈敏放大器的工作電壓范圍的擴大。

一種閃存靈敏放大器，包括：

分別與列譯碼器的陣列輸出端和參考單元的參考輸出端連接的預(yù)充電電路，所述預(yù)充電電路用于在所述列譯碼器將所述閃存靈敏放大器與待讀取存儲單元建立電連接，以對所述待讀取存儲單元中的存儲信息讀取后，在外接電位信號為第一電位信號時導(dǎo)通，使電源對所述陣列輸出端和所述參考輸出端同時進行充電，將所述陣列輸出端的電位和所述參考輸出端的電位均充電至預(yù)設(shè)電位，并在外接電位信號轉(zhuǎn)換為第二電位信號時關(guān)斷，停止對所述陣列輸出端和所述參考輸出端充電；

用于產(chǎn)生驅(qū)動電流的驅(qū)動電流產(chǎn)生電路；

輸入端與所述驅(qū)動電流產(chǎn)生電路連接的電流鏡電路，所述電流鏡電路的輸出端分別與所述陣列輸出端和所述預(yù)充電電路的輸出端連接，所述電流鏡電路用于在所述預(yù)充電電路對所述陣列輸出端和所述參考輸出端充電完成后，將所述驅(qū)動電流鏡像至所述陣列輸出端和所述參考輸出端；

包含所述參考單元的參考電流產(chǎn)生電路，所述參考電流產(chǎn)生電路的控制端與所述電流鏡電路的控制端連接，所述參考電流產(chǎn)生電路通過所述參考輸出端與所述預(yù)充電電路連接，所述參考電流產(chǎn)生電路用于對所述參考輸出端的電流進行分流生成參考電流；

輸入端分別與所述陣列輸出端和所述參考輸出端連接的比較電路，所述比較電路用于在接收到外部輸入的偏置電壓后導(dǎo)通，使所述閃存靈敏放大器開始讀取所述存儲信息，通過將接收的所述陣列輸出端的電流的分流電流和所述參考電流進行比較，并將得到的比較結(jié)果轉(zhuǎn)換成對應(yīng)的電平信號輸出至所述閃存靈敏放大器的外部電路，完成對所述存儲信息的讀取過程。

優(yōu)選的，所述電流鏡電路包括：第一開關(guān)管和第二開關(guān)管；

所述第一開關(guān)管的輸入端和所述第二開關(guān)管的輸入端均連接電源，所述第一開關(guān)管的控制端和所述第二開關(guān)管的控制端連接，所述第一開關(guān)管的輸出端分別與所述第一開關(guān)管的控制端、所述驅(qū)動電流產(chǎn)生電路連接，所述第二開關(guān)管的輸出端分別連接所述預(yù)充電電路的輸出端、所述陣列輸出端和所述比較電路的輸入端。

優(yōu)選的，所述第一開關(guān)管和所述第二開關(guān)管均為pmos管。

優(yōu)選的，所述參考電流產(chǎn)生電路包括：所述參考單元和第九開關(guān)管；

所述第九開關(guān)管的輸入端連接所述電源，所述第九開關(guān)管的控制端連接所述第一開關(guān)管的控制端和所述第二開關(guān)管的控制端的公共端，所述第九開關(guān)管的輸出端連接所述參考單元，所述第九開關(guān)管和所述參考單元的公共端作為所述參考輸出端。

優(yōu)選的，所述第九開關(guān)管包括：pmos管。

優(yōu)選的，所述預(yù)充電電路包括：第三開關(guān)管和第四開關(guān)管；

所述第三開關(guān)管的輸入端和所述第四開關(guān)管的輸入端均連接電源，所述第三開關(guān)管的控制端和所述第四開關(guān)管的控制端連接，所述第三開關(guān)管的輸出端連接所述陣列輸出端，所述第四開關(guān)管的輸出端連接所述參考輸出端。

優(yōu)選的，所述第三開關(guān)管和所述第四開關(guān)管均為pmos管。

優(yōu)選的，所述驅(qū)動電流產(chǎn)生電路包括：電流源。

優(yōu)選的，所述電流源包括：柵極和源極的電壓差值恒定的nmos管。

優(yōu)選的，所述比較電路包括：第五開關(guān)管、第六開關(guān)管、第七開關(guān)管、第八開關(guān)管和差分放大器；

所述第五開關(guān)管的輸入端連接所述陣列輸出端，所述第五開關(guān)管的控制端連接所述第六開關(guān)管的控制端，所述第五開關(guān)管的輸出端分別連接所述第七開關(guān)管的輸入端和控制端，所述第七開關(guān)管的控制端連接所述差分放大器的正向輸入端，所述第七開關(guān)管的輸出端接地；

所述第六開關(guān)管的輸入端連接所述參考輸出端，所述第六開關(guān)管的輸出端分別連接所述第八開關(guān)管的輸入端和控制端，所述第八開管關(guān)的控制端連接所述差分放大器的反向輸入端，所述第八開關(guān)管的輸出端接地。

從上述的技術(shù)方案可知，本發(fā)明公開了一種閃存靈敏放大器，包括：預(yù)充電電路、驅(qū)動電流產(chǎn)生電路、電流鏡電路、參考電流產(chǎn)生電路和比較電路，本發(fā)明中的電流鏡電路與列譯碼器直接連接，因此，相比現(xiàn)有技術(shù)中電流鏡電路與列譯碼器需通過一個晶體管連接而言，本發(fā)明減少了閃存靈敏放大器中晶體管的級聯(lián)，使閃存靈敏放大器的電源電壓只需大于電流鏡電路的漏源電壓和列譯碼器的陣列輸出端電壓即可，從而擴大了閃存靈敏放大器的工作電壓范圍。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)公開的附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)公開的一種閃存靈敏放大器的電路圖；

圖2為本發(fā)明實施例公開的一種閃存靈敏放大器的電路圖；

圖3為本發(fā)明實施例公開的一種差分放大器的電路圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明實施例公開了一種閃存靈敏放大器，以實現(xiàn)實現(xiàn)閃存靈敏放大器的工作電壓范圍的擴大。

參見圖2，本發(fā)明實施例公開的一種閃存靈敏放大器的電路圖，該閃存靈敏放大器包括：預(yù)充電電路11、驅(qū)動電流產(chǎn)生電路12、電流鏡電路13、參考電流產(chǎn)生電路14和比較電路15。

其中：

預(yù)充電電路11分別與列譯碼器10的陣列輸出端a和參考單元refcell的參考輸出端b連接，預(yù)充電電路11用于在列譯碼器10將靈敏放大器與待讀取存儲單元cell建立電連接，以對待讀取存儲單元cell中的存儲信息讀取后，在外接電位信號為第一電位信號時導(dǎo)通，使電源vdd對陣列輸出端a和參考輸出端b同時進行充電，將陣列輸出端a的電位和參考輸出端b的電位均充電至預(yù)設(shè)電位，并在外接電位信號轉(zhuǎn)換為第二電位信號時關(guān)斷，停止對陣列輸出端a和參考輸出端b充電；

其中，第一電位信號為使預(yù)充電電路11導(dǎo)通的電位信號，第二電位信號為使預(yù)充電電路關(guān)斷的電位信號。

外接電位信號由控制靈敏放大器工作的設(shè)備產(chǎn)生，例如控制器。

驅(qū)動電流產(chǎn)生電路12用于產(chǎn)生驅(qū)動電流idrv。

電流鏡電路13的輸入端與驅(qū)動電流產(chǎn)生電路12連接，電流鏡電路13的輸出端分別與陣列輸出端a和預(yù)充電電路11連接，電流鏡電路13用于在預(yù)充電電路11對陣列輸出端a和參考輸出端b充電完成后，將所述驅(qū)動電流鏡像至陣列輸出端a和參考輸出端b；

參考電流產(chǎn)生電路14包含參考單元refcell，參考電流產(chǎn)生電路14的控制端vdb與電流鏡電路13的控制端連接，參考電流產(chǎn)生電路14通過參考輸出端b與預(yù)充電電路11連接，參考電流產(chǎn)生電路14用于對參考輸出端b的電流進行分流生成參考電流iref。

比較電路15的輸入端分別與陣列輸出端a和參考輸出端b連接，比較電路15用于在接收到外部輸入的偏置電壓vbias后導(dǎo)通，使閃存靈敏放大器開始讀取待讀取存儲單元cell中的存儲信息，通過將接收的陣列輸出端a的電流的分流電流isense和參考電流iref進行比較，并將得到的比較結(jié)果轉(zhuǎn)換成對應(yīng)的電平信號輸出至閃存靈敏放大器的外部電路，完成對待讀取存儲單元cell中存儲信息的讀取過程。

其中，閃存靈敏放大器的外部電路具體指的是通過閃存靈敏放大器獲取待讀取存儲單元cell的內(nèi)部存儲信息的設(shè)備電路。

為方便理解閃存靈敏放大器的工作原理，本發(fā)明對閃存靈敏放大器的工作原理進行了詳細(xì)闡述，具體如下：

閃存靈敏放大器在讀取待讀取存儲單元cell中的存儲信息之前，首先列譯碼器10將閃存靈敏放大器與待讀取存儲單元cell建立電連接，以對待讀取存儲單元cell中的存儲信息進行讀取，預(yù)充電電路11開始工作，當(dāng)預(yù)充電電路11的外接電位信號為第一電位信號時，預(yù)充電電路11導(dǎo)通并同時對陣列輸出端a和參考輸出端b進行充電，使陣列輸出端a的電位和參考輸出端b的電位均達到預(yù)設(shè)電位(圖2中為vdd)，并在外接電位信號轉(zhuǎn)換為第二電位信號時關(guān)斷，停止對陣列輸出端a和參考輸出端b進行充電。電流鏡電路13將驅(qū)動電流產(chǎn)生電路12產(chǎn)生的驅(qū)動電流鏡像至陣列輸出端a和參考輸出端b，且大小均為idrv。陣列輸出端a的電流idrv流向待讀取存儲單元cell的電流大小為icell，流向比較電路15的電流大小為isense，icell+isense＝idrv,比較電路15在接收到外部輸入的偏置電壓vbias后開啟，使閃存靈敏放大器開始讀取待讀取存儲單元cell中的存儲信息。當(dāng)閃存靈敏放大器讀取的待讀取存儲單元cell中的存儲信息為“1”時，流向待讀取存儲單元cell的電流icell會很大，相應(yīng)的流向比較電路15的電流isense會很小，由于參考電流iref大小不變，因此分流電流isense小于參考電流iref，此時比較電路15的輸出端saout輸出高電平，從而完成對待讀取存儲單元cell中存儲信息的讀取過程；當(dāng)閃存靈敏放大器讀取的待讀取存儲單元cell中的存儲信息為“0”時，流向待讀取存儲單元cell的電流icell會很小，相應(yīng)的流向比較電路15的電流isense會很大，由于參考電流iref大小不變，因此分流電流isense大于參考電流iref，此時比較電路15的輸出端saout輸出低電平，從而完成對待讀取存儲單元cell中存儲信息的讀取過程。

結(jié)合圖2及上述可知，本發(fā)明中的閃存靈敏放大器的電源電壓vdd大于電流鏡電路13的漏源電壓vds與陣列輸出端a的電壓va之和。

綜上可知，本發(fā)明公開的閃存靈敏放大器，電流鏡電路13與列譯碼器10直接連接，因此，相比現(xiàn)有技術(shù)中電流鏡電路13與列譯碼器10需通過一個晶體管連接而言，本發(fā)明通過改變存儲單元cell電流的采樣方式，減少了閃存靈敏放大器中晶體管的級聯(lián)，使閃存靈敏放大器的電源電壓只需大于電流鏡電路13的漏源電壓和列譯碼器10的陣列輸出端電壓即可，從而擴大了閃存靈敏放大器的工作電壓范圍，且能夠在比傳統(tǒng)閃存靈敏放大器的電源電壓更低的電壓環(huán)境(例如超低電壓的閃存存儲器電路)中使用。

其中，圖2中的wl表述字線。

為進一步優(yōu)化上述實施例，本發(fā)明還公開了閃存靈敏放大器各組成部分的具體實現(xiàn)方式。

參見圖2，電流鏡電路13包括：第一開關(guān)管m1和第二開關(guān)管m2；

第一開關(guān)管m1的輸入端和第二開關(guān)管m2的輸入端均連接電源vdd，第一開關(guān)管m1的控制端和第二開關(guān)管m2的控制端連接，第一開關(guān)管m1的輸出端分別與第一開關(guān)管m1的控制端、驅(qū)動電流產(chǎn)生電路12連接，第二開關(guān)管m2的輸出端分別連接預(yù)充電電路11的輸出端、陣列輸出端a和比較電路15的輸入端。

優(yōu)選的，第一開關(guān)管m1和第二開關(guān)管m2均為pmos管。

電流鏡電路13的工作原理為：第一開關(guān)管m1的柵極電壓和第二開關(guān)管m2的柵極電壓相同，且第一開關(guān)管m1的源極電壓和第二開關(guān)管m2的源極電壓相同，因此，流過第一開關(guān)管m2的電流(即源極與漏極流過的電流)與流過第二開關(guān)管m2的電流(即源極與漏極流過的電流)的比值等于兩個pmos管的寬長比的比值x：y。

參考電流產(chǎn)生電路14包括：參考單元refcell和第九開關(guān)管m9；

第九開關(guān)管m9的輸入端連接電源vdd，第九開關(guān)管m9的控制端vdb連接第一開關(guān)管m1的控制端和第二開關(guān)管m2的控制端的公共端vdb，第九開關(guān)管m9的輸出端連接參考單元refcell，第九開關(guān)管m9和參考單元refcell的公共端作為參考輸出端b。

需要說明的是，本實施例中的第一開關(guān)管m1和第九開關(guān)管m9也構(gòu)成電流鏡，即第一開關(guān)管m1同時與第二開關(guān)管m2、第九開關(guān)管m9構(gòu)成電流鏡，從而電流鏡電路13能夠?qū)Ⅱ?qū)動電流產(chǎn)生電路12產(chǎn)生的驅(qū)動電流鏡像至陣列輸出端a和參考輸出端b，且大小均為idrv。

優(yōu)選的，第九開關(guān)管m9包括pmos管。

預(yù)充電電路11包括：第三開關(guān)管m3和第四開關(guān)管m4；

第三開關(guān)管m3的輸入端和第四開關(guān)管m4的輸入端均連接電源vdd，第三開關(guān)管m3的控制端和第四開關(guān)管m4的控制端連接，第三開關(guān)管的輸出端連接陣列輸出端a，第四開關(guān)管m4的輸出端連接參考輸出端b。

優(yōu)選的，第三開關(guān)管m3和第四開關(guān)管m4均為pmos管。

當(dāng)預(yù)充電電路11包括兩個pmos管時，預(yù)充電電路11的工作原理為：當(dāng)列譯碼器10將閃存靈敏放大器與待讀取存儲單元cell建立電連接，以對待讀取存儲單元cell中的存儲信息讀取后，pmos管m3和pmos管m4開始工作，當(dāng)柵極p的外接電位信號為低電位信號時，pmos管m3和pmos管m4均導(dǎo)通，電源vdd對陣列輸出端a和參考輸出端b充電，使陣列輸出端a和參考輸出端b均達到電位vdd，然后柵極p的外接電位信號轉(zhuǎn)為高電位信號，pmos管m3和pmos管m4均關(guān)斷，電源vdd停止為陣列輸出端a和參考輸出端b充電。

驅(qū)動電流產(chǎn)生電路12包括：電流源，該電流源可選用柵極和源極的電壓差值恒定的nmos管。

比較電路15包括：第五開關(guān)管m5、第六開關(guān)管m6、第七開關(guān)管m7、第八開關(guān)管m8和差分放大器ea；

第五開關(guān)管m5的輸入端連接陣列輸出端a，第五開關(guān)管m5的控制端連接第六開關(guān)管m6的控制端，第五開關(guān)管m5的輸出端分別連接第七開關(guān)管m7的輸入端和控制端，第七開關(guān)管m7的控制端連接差分放大器ea的正向輸入端，第七開關(guān)管m7的輸出端接地；

第六開關(guān)管m6的輸入端連接參考輸出端b，第六開關(guān)管m6的輸出端分別連接第八開關(guān)管m8的輸入端和控制端，第八開管關(guān)m8的控制端連接差分放大器ea的反向輸入端，第八開關(guān)管m8的輸出端接地。

優(yōu)選的，第五開關(guān)管m5、第六開關(guān)管m6、第七開關(guān)管m7和第八開關(guān)管m8均可以為nmos管。

比較電路15的工作原理為：當(dāng)比較電路15接收到外部輸入的偏置電壓vbias后，第五開關(guān)管m5和第六開關(guān)管m6均導(dǎo)通，閃存靈敏放大器開始讀取待讀取存儲單元cell中的存儲信息，當(dāng)閃存靈敏放大器讀取的待讀取存儲單元cell中的存儲信息為“1”時，流向待讀取存儲單元cell的電流icell會很大，相應(yīng)的流向比較電路15的電流isense會很小，而參考電流iref大小不變，因此c點電位高于d點電位，此時比較電路15的輸出端saout輸出高電平，完成對待讀取存儲單元cell中存儲信息的讀取過程；當(dāng)閃存靈敏放大器讀取的待讀取存儲單元cell中的存儲信息為“0”時，流向待讀取存儲單元cell的電流icell會很小，相應(yīng)的流向比較電路15的電流isense會很大，而參考電流iref大小不變，因此c點電位低于d點電位，此時比較電路15的輸出端saout輸出低電平，完成對待讀取存儲單元cell中存儲信息的讀取過程。

綜上可知，相比現(xiàn)有技術(shù)將流向待讀取存儲單元cell的電流icell與流向參考單元refcell的電流irefcell直接進行比較而言，本發(fā)明改變了存儲單元電流的采樣方式，通過將電流icell與電流irefcell分別設(shè)計成某一相同驅(qū)動電流的一個分流，并通過將驅(qū)動電流的另外兩個分流(即電流isense和電流iref)進行比較，實現(xiàn)對電流icell與電流irefcell的間接比較。由于本發(fā)明公開的閃存靈敏放大器在實現(xiàn)對電流icell與電流irefcell的間接比較時無需鉗位結(jié)構(gòu)，因此本發(fā)明省去了傳統(tǒng)閃存靈敏放大器的鉗位結(jié)構(gòu)，從而使得閃存靈敏放大器的電源電壓vdd大于電流鏡電路13的漏源電壓vds與陣列輸出端a的電壓va之和即可，即vdd＞vds+va，進而擴大了閃存靈敏放大器的工作電壓范圍，且能夠在比傳統(tǒng)閃存靈敏放大器的電源電壓更低的電壓環(huán)境(例如超低電壓的閃存存儲器電路)中使用。

優(yōu)選的，差分放大器ea可選用五管結(jié)構(gòu)差分放大器，具體參見圖3，差分放大器ea包括pmos管mp4和mp5，以及nmos管mn1、mn2和mn3，其中，s1和s2為兩個偏置節(jié)點，vi1和vi2為兩個輸入信號，vi1為圖2中c點處的信號，vi2為圖2中d點處的信號，vo1為差分放大器ea的輸出端saout的輸出信號。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。