相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2015年1月12日提交的題為“anovelhighspeedsignalroutingtopologyforbettersignalquality(用于更好信號(hào)質(zhì)量的新穎高速信號(hào)路由拓?fù)?”的美國(guó)專利申請(qǐng)?zhí)杗o.14/595,175的權(quán)益，其通過(guò)援引全部明確納入于此。

背景

領(lǐng)域

本公開(kāi)一般涉及印刷電路板(pcb)上的信號(hào)跡線路由，并尤其涉及用于更好信號(hào)質(zhì)量的高速信號(hào)路由拓?fù)洹?/p>

背景技術(shù)：

隨著對(duì)于復(fù)雜和高性能的消費(fèi)電子產(chǎn)品(例如，智能電話)的需求持續(xù)增加，此類(lèi)產(chǎn)品的制造商發(fā)現(xiàn)要滿足此類(lèi)需求而同時(shí)維持低產(chǎn)品成本是挑戰(zhàn)性的。因此，存在對(duì)于此類(lèi)消費(fèi)電子產(chǎn)品的改進(jìn)設(shè)計(jì)以克服這些挑戰(zhàn)的需要。

概覽

在本公開(kāi)的一方面，一種裝置包括pcb上的輸出驅(qū)動(dòng)器和該pcb上的數(shù)個(gè)芯片。這些芯片包括第一芯片和第二芯片。該pcb包括連接到該輸出驅(qū)動(dòng)器的第一傳輸線和連接到該第一傳輸線和該第一芯片的第二傳輸線。該第二傳輸線具有大于或等于該第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。該pcb進(jìn)一步包括連接到該第一傳輸線和該第二芯片的第三傳輸線。該第三傳輸線具有大于或等于該第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。

在本公開(kāi)的一方面，一種裝置包括pcb。該pcb包括輸出驅(qū)動(dòng)器和多個(gè)芯片。該裝置通過(guò)連接到該輸出驅(qū)動(dòng)器的第一傳輸線傳播來(lái)自該輸出驅(qū)動(dòng)器的信號(hào)。該裝置將該信號(hào)從該第一傳輸線傳播到連接到該第一傳輸線和該多個(gè)芯片中的第一芯片的第二傳輸線。該第二傳輸線具有大于或等于第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。該裝置將該信號(hào)從該第一傳輸線傳播到連接到該第一傳輸線和該多個(gè)芯片中的第二芯片的第三傳輸線。該第三傳輸線具有大于或等于第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。

附圖簡(jiǎn)述

圖1是解說(shuō)根據(jù)本公開(kāi)的各種方面的信號(hào)跡線路由的pcb的示圖。

圖2是解說(shuō)根據(jù)本公開(kāi)的各種方面的示例性信號(hào)跡線路由的示圖。

圖3是解說(shuō)根據(jù)本公開(kāi)的各種方面的示例性信號(hào)跡線路由的示圖。

圖4是解說(shuō)根據(jù)本公開(kāi)的各種方面的信號(hào)路由的pcb的示圖。

圖5是將信號(hào)從pcb上的輸出驅(qū)動(dòng)器傳播到該pcb上的多個(gè)芯片的方法的流程圖。

詳細(xì)描述

以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無(wú)意表示可實(shí)踐本文所描述的概念的僅有配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對(duì)各種概念的透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見(jiàn)的是，沒(méi)有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以避免淡化此類(lèi)概念。裝置和方法將在以下詳細(xì)描述中進(jìn)行描述并可以在附圖中由各種框、模塊、組件、電路、步驟、過(guò)程、算法、元件等來(lái)解說(shuō)。

消費(fèi)電子產(chǎn)品通常實(shí)現(xiàn)了具有數(shù)個(gè)層的pcb。例如，消費(fèi)電子產(chǎn)品通常實(shí)現(xiàn)四層pcb，其中這四層中的兩層用于電源和接地，而剩余的兩層被用于路由信號(hào)跡線。用于路由信號(hào)跡線的這兩層一般位于pcb的頂表面和底表面。然而，隨著pcb的頂表面和底表面上的電子組件的數(shù)目和/或大小增加，pcb上能用于路由信號(hào)跡線的面積減小了。由此，若pcb上沒(méi)有充足的面積量可用，那么可能需要使用成本更高的pcb(例如，具有六層或更多層的pcb)。

在一個(gè)場(chǎng)景中，當(dāng)pcb上的一個(gè)或多個(gè)信號(hào)跡線(例如，存儲(chǔ)器地址線)需要分支出來(lái)從而向多個(gè)電子組件(例如，存儲(chǔ)器芯片)提供信號(hào)時(shí)，可以使用諸如平衡樹(shù)路由和飛掠路由等的路由技術(shù)。這些技術(shù)通常在分支出來(lái)的信號(hào)跡線上要求電壓端接(也被稱為vtt)來(lái)維持信號(hào)質(zhì)量。每一個(gè)這些電壓端接包括一個(gè)或多個(gè)電阻器以及附加的信號(hào)跡線路由，這可能顯著減小pcb上的可使用面積。如此，制造商可能需要實(shí)現(xiàn)具有六層或更多層的pcb來(lái)容適特定設(shè)計(jì)的所有必要信號(hào)跡線路由，這可能顯著增加消費(fèi)電子產(chǎn)品的制造成本。

圖1是解說(shuō)根據(jù)本公開(kāi)的各種方面的信號(hào)跡線路由的pcb100的示圖。如圖1中所示，pcb100包括芯片102、104和106。如圖1中進(jìn)一步所示，芯片102包括輸出驅(qū)動(dòng)器108，而芯片104和106包括各自相應(yīng)的輸入110和112。例如，芯片102可以是片上系統(tǒng)(soc)，而芯片104和106各自可以是存儲(chǔ)器芯片，諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)芯片。在此類(lèi)示例中，芯片102的輸出驅(qū)動(dòng)器108可以是配置成向芯片104、106的輸入110、112二者提供地址信號(hào)的地址線輸出。相應(yīng)地，以及如圖1中所示，用于攜帶來(lái)自輸出驅(qū)動(dòng)器108的輸出信號(hào)的信號(hào)跡線114被配置成在匯接處116分支出去，使得信號(hào)跡線114的第一分支(例如，信號(hào)跡線部分118a和120a)被路由到輸入110，且信號(hào)跡線114的第二分支(例如，信號(hào)跡線部分118b和120b)被路由到輸入112，從而向芯片104和106二者提供相同輸出信號(hào)。例如，信號(hào)跡線114和第一與第二分支可以各自具有大約60歐姆的特性阻抗。為了達(dá)成平衡的負(fù)載，第一分支的長(zhǎng)度可以等于第二分支的長(zhǎng)度。

如圖1中所示，匯接處116被安置在芯片102與芯片104、106之間大致中點(diǎn)處，從而信號(hào)跡線114的長(zhǎng)度l1130約等于每個(gè)分支的長(zhǎng)度(例如，部分118a的長(zhǎng)度l2132和部分120a的長(zhǎng)度l3134的長(zhǎng)度之和)。為了維持通過(guò)信號(hào)跡線114和每個(gè)第一和第二分支的足夠的信號(hào)質(zhì)量，這些分支可以各自在相應(yīng)芯片附近包括電壓端接。例如，在圖1的配置中，第一電壓可以通過(guò)第一電阻器被耦合到信號(hào)跡線部分120a(例如，在區(qū)域126處)以形成第一vtt，而第二電壓可以通過(guò)第二電阻器被耦合到信號(hào)跡線部分120b(例如，在區(qū)域128處)以形成第二vtt。在另一個(gè)示例中，第三電壓可以通過(guò)第三電阻器被耦合到信號(hào)跡線114(例如，在匯接處116處)以作為先前討論的諸vtt的補(bǔ)充或代替而形成第三vtt。例如，先前討論的示例中的第一、第二和第三電壓可以是相同的電壓或不同的電壓。

電壓端接可以減小信號(hào)跡線114和/或第一和第二分支中可能發(fā)生的信號(hào)反射和振鳴。雖然電壓端接可以被用來(lái)達(dá)成足夠的信號(hào)質(zhì)量，但是應(yīng)當(dāng)注意，芯片102可以具有許多附加的輸出驅(qū)動(dòng)器以供在芯片104和106中驅(qū)動(dòng)附加的對(duì)應(yīng)輸入。例如，芯片102可包括用于15個(gè)分別的地址信號(hào)的15個(gè)輸出驅(qū)動(dòng)器和/或用于8個(gè)分別的控制信號(hào)的8個(gè)輸出驅(qū)動(dòng)器。因此，當(dāng)電壓端接被應(yīng)用到攜帶來(lái)自芯片102的諸輸出驅(qū)動(dòng)器去往芯片104和106的對(duì)應(yīng)輸入的此類(lèi)地址和/或控制信號(hào)的每個(gè)信號(hào)跡線時(shí)，這些電壓端接中使用的電阻器可以消耗pcb100上的顯著面積量。

圖2是解說(shuō)根據(jù)本公開(kāi)的各種方面的示例性信號(hào)跡線路由200的示圖。圖2示出了包括配置成驅(qū)動(dòng)至少第一和第二輸入218、220的輸出驅(qū)動(dòng)器202的pcb201。在一方面，輸出驅(qū)動(dòng)器202可以是芯片(例如soc)的地址線輸出，并且第一和第二輸入218、220可以是存儲(chǔ)器芯片(例如，dram芯片)的相應(yīng)地址輸入。在其他方面，輸出驅(qū)動(dòng)器202可以是pcb上的用于控制信號(hào)的傳輸?shù)目刂凭€輸出、用于時(shí)鐘信號(hào)的傳輸?shù)臅r(shí)鐘線輸出、或者用于其他類(lèi)型的信號(hào)的傳輸?shù)妮敵觥?/p>

如圖2中所示，耦合到輸出驅(qū)動(dòng)器202的信號(hào)跡線204在匯接處208分支出去到第一信號(hào)跡線分支210和第二信號(hào)跡線分支212。第一信號(hào)跡線分支210耦合到第一輸入218，而第二信號(hào)跡線分支212耦合到第二輸入220。因此，信號(hào)跡線204可以是用作輸出驅(qū)動(dòng)器202和第一與第二信號(hào)跡線分支210、212之間的互連的傳輸線。第一和第二信號(hào)跡線分支210、212還可以被稱作傳輸線。相應(yīng)地，來(lái)自輸出驅(qū)動(dòng)器202的輸出信號(hào)可以經(jīng)由信號(hào)跡線204和第一與第二信號(hào)跡線分支210、212被傳送到第一和第二輸入218、220。應(yīng)當(dāng)注意，圖2的配置不包括任何電壓端接。

在圖2中，阻抗z1206表示信號(hào)跡線204的特性阻抗，阻抗z2214表示第一信號(hào)跡線分支210的特性阻抗，且阻抗z3216表示第二信號(hào)跡線分支212的特性阻抗。在一方面，阻抗z1206，z2214和z3216可以是相等的值。在另一方面，阻抗z1206，z2214和z3216可以是不同的值。在圖2中，長(zhǎng)度l1222表示信號(hào)跡線204的長(zhǎng)度，且長(zhǎng)度l2224表示第一和第二信號(hào)跡線分支210、212的長(zhǎng)度。

在一方面，并參照?qǐng)D2中所示的針對(duì)信號(hào)跡線長(zhǎng)度的阻抗的圖形表示，阻抗z1206、z2214和z3216可以是60歐姆，且第一和第二輸入218、220的輸入阻抗各自可以是100k歐姆。在此類(lèi)方面，第一和第二信號(hào)跡線分支210、212的等效阻抗可以被認(rèn)為是30歐姆(例如，等效阻抗＝(60歐姆×60歐姆)/(60歐姆+60歐姆))。因此，如圖2中所示，沿從輸出驅(qū)動(dòng)器202到第一和第二輸入218、220的信號(hào)路徑的阻抗在匯接處208從60歐姆下降至30歐姆。

在圖2的方面，由于匯接處208處的阻抗改變而在信號(hào)跡線204或第一和第二信號(hào)跡線分支210、212中導(dǎo)致的信號(hào)反射可以通過(guò)將匯接處208之前的信號(hào)跡線204的長(zhǎng)度l1222配置成盡可能短而被顯著減小。在一方面，第一和第二信號(hào)跡線分支210、212的長(zhǎng)度l2224可以被配置成大于或等于信號(hào)跡線204的長(zhǎng)度l1的10倍。

在一方面，輸出驅(qū)動(dòng)器202的輸出阻抗可以配置成匹配第一和第二信號(hào)跡線分支210和212的等效阻抗(例如，并聯(lián)配置的有效阻抗)。例如，若第一和第二信號(hào)跡線分支210和212的等效阻抗為30歐姆，那么輸出驅(qū)動(dòng)器202的輸出阻抗可以配置成大約30歐姆。在一方面，輸出驅(qū)動(dòng)器202的輸出阻抗可以配置成約等于并聯(lián)的第一和第二信號(hào)跡線分支210、212的特性阻抗的一半。

在一方面，信號(hào)跡線204的長(zhǎng)度l1222可以配置成將來(lái)自輸出驅(qū)動(dòng)器202的輸出信號(hào)延遲小于輸出信號(hào)的上升時(shí)間的1/5。輸出信號(hào)的延遲時(shí)間(例如，信號(hào)通過(guò)pcb上的信號(hào)跡線的傳播時(shí)間)可以使用式(1)來(lái)確定。

信號(hào)延遲時(shí)間＝(信號(hào)跡線的長(zhǎng)度)/(信號(hào)的速度)(式1)

信號(hào)通過(guò)pcb上的信號(hào)跡線的速度可以使用式(2)來(lái)確定

式2中的介電常數(shù)可以是pcb的相對(duì)介電常數(shù)(也被稱作電介質(zhì)常數(shù))。例如，pcb的相對(duì)介電常數(shù)可以是4.4。因此，通過(guò)應(yīng)用式2，pcb上的信號(hào)的速度可以被確定為

可以領(lǐng)會(huì)，式1可以被應(yīng)用以通過(guò)如式3中所示解式1求得信號(hào)跡線的長(zhǎng)度來(lái)確定具有特定延遲時(shí)間的信號(hào)跡線的長(zhǎng)度。

信號(hào)跡線的長(zhǎng)度＝(信號(hào)延遲時(shí)間)/(信號(hào)的速度)(式3)

因此，在一個(gè)示例中，若來(lái)自輸出驅(qū)動(dòng)器202的輸出信號(hào)的上升時(shí)間為100皮秒(ps)并且若來(lái)自輸出驅(qū)動(dòng)器202的輸出信號(hào)的延遲時(shí)間將不大于該上升時(shí)間的1/5(例如，(100ps)/5＝20ps)，那么該信號(hào)跡線的長(zhǎng)度可以被確定為(2.0×10^-11s)×(1.43×10⁸m/s)＝2.9×10^-3m，其約為0.1英寸。

在一方面，信號(hào)跡線204的長(zhǎng)度l1222可以具有約0.1英寸的最小長(zhǎng)度。在其他方面，信號(hào)跡線204的長(zhǎng)度l1222可以不被要求具有最小長(zhǎng)度。在此類(lèi)方面，例如，信號(hào)跡線204的長(zhǎng)度l1222可以約為0。

能夠領(lǐng)會(huì)，上文描述的諸方面可以被應(yīng)用到輸出驅(qū)動(dòng)器將驅(qū)動(dòng)兩個(gè)以上輸入的配置。相應(yīng)地，圖3是解說(shuō)根據(jù)本公開(kāi)的各種方面的示例性信號(hào)跡線路由300的示圖。圖3示出了包括配置成驅(qū)動(dòng)三個(gè)或更多輸入(諸如，第一輸入318，第二輸入320，和第n輸入321)的輸出驅(qū)動(dòng)器302的pcb301。在一方面，輸出驅(qū)動(dòng)器302可以是芯片(例如soc)的地址線輸出，并且第一、第二和第n輸入318、320和321可以是存儲(chǔ)器芯片(例如，dram芯片)的相應(yīng)地址輸入。在其他方面，輸出驅(qū)動(dòng)器302可以是pcb上的用于控制信號(hào)的傳輸?shù)目刂凭€輸出，用于時(shí)鐘信號(hào)的傳輸?shù)臅r(shí)鐘線輸出，或者用于其他類(lèi)型的信號(hào)的傳輸?shù)妮敵觥?/p>

如圖3中所示，耦合到輸出驅(qū)動(dòng)器302的信號(hào)跡線304在匯接處308分支出去到第一信號(hào)跡線分支310、第二信號(hào)跡線分支312和第n信號(hào)跡線分支313。第一信號(hào)跡線分支310耦合到第一輸入318，第二信號(hào)跡線分支312耦合到第二輸入320，且第三信號(hào)跡線分支313耦合到第n輸入321。因此，信號(hào)跡線304可以是用作輸出驅(qū)動(dòng)器302與第一、第二和第n信號(hào)跡線分支310、312、313之間的互連的傳輸線。第一、第二和第n信號(hào)跡線分支310、312、312還可以被稱作傳輸線。相應(yīng)地，來(lái)自輸出驅(qū)動(dòng)器302的輸出信號(hào)可以經(jīng)由信號(hào)跡線304和第一、第二與第n信號(hào)跡線分支310、312、313被傳送到第一、第二和第n輸入318、320、321。應(yīng)當(dāng)注意，圖3的配置無(wú)論是在pcb上還是在dram318、320、321中都不包括任何電壓端接。

在圖3中，阻抗z1306表示信號(hào)跡線304的特性阻抗，阻抗z2314表示第一信號(hào)跡線分支310的特性阻抗，阻抗z3316表示第二信號(hào)跡線分支312的特性阻抗，以及阻抗zn317表示第n信號(hào)跡線分支313的特性阻抗。在一方面，阻抗z1306，z2314、z3316和zn317可以是相等的值。在另一方面，阻抗z1306，z2314、z3316和zn317可以是不同的值。在圖3中，長(zhǎng)度l1322表示信號(hào)跡線304的長(zhǎng)度，且長(zhǎng)度l2324表示第一、第二和第n信號(hào)跡線分支310、312、313的長(zhǎng)度。

在一方面，阻抗z1306，z2314、z3316和zn317可以是60歐姆，而輸入318、320和321的輸入阻抗各自可以是100k歐姆。相應(yīng)地，在此類(lèi)方面，第一、第二和第n信號(hào)跡線分支310、312和313的等效阻抗(例如，平行的)可以小于信號(hào)跡線304的阻抗z1306。在圖3的方面，由于匯接處308處的阻抗下降而在信號(hào)跡線304或第一、第二和第n信號(hào)跡線分支310、312、313中導(dǎo)致的信號(hào)反射可以通過(guò)將在匯接處308之前的信號(hào)跡線304的長(zhǎng)度l1322配置成盡可能短而被顯著減小。在一方面，第一、第二和第n信號(hào)跡線分支310、312和313的長(zhǎng)度l2324可以被配置成大于或等于信號(hào)跡線304的長(zhǎng)度l1322的10倍。

圖4是解說(shuō)根據(jù)本公開(kāi)的各種方面的信號(hào)路由的pcb400的示圖。如圖4中所示，pcb400包括芯片402、404和406。如圖4中進(jìn)一步所示，芯片402包括輸出驅(qū)動(dòng)器408，而芯片404和406包括各自相應(yīng)的輸入410和412。例如，芯片402可以是soc，而芯片404和406可以各自是存儲(chǔ)器芯片，諸如dram芯片。在此類(lèi)示例中，芯片402的輸出驅(qū)動(dòng)器408可以是配置成向芯片404、406的輸入410、412二者提供地址信號(hào)的地址線輸出(例如，地址線a0)。相應(yīng)地，以及如圖4中所示，用于攜帶來(lái)自輸出驅(qū)動(dòng)器408的輸出信號(hào)的信號(hào)跡線414被配置成在匯接處416分支出去，以使得信號(hào)跡線414的第一信號(hào)跡線分支(例如，信號(hào)跡線部分418a和420a)被路由到輸入410，且信號(hào)跡線414的第二信號(hào)跡線分支(例如，信號(hào)跡線部分418b和420b)被路由到輸入412，從而向芯片404和406二者提供該輸出信號(hào)。例如，信號(hào)跡線414以及第一和第二信號(hào)跡線分支可以各自具有大約60歐姆的特性阻抗，而第一和第二信號(hào)跡線分支的等效阻抗可以被認(rèn)為是30歐姆。因此，在圖4的示例配置中，沿從輸出驅(qū)動(dòng)器408到輸入410、412的信號(hào)路徑的阻抗在匯接處416從60歐姆下降至30歐姆。

在一方面，可能由于匯接處416處的阻抗改變而導(dǎo)致的信號(hào)反射可以通過(guò)將在匯接處416之前的信號(hào)跡線414的長(zhǎng)度l1422配置成盡可能短來(lái)減小。在一方面，第一和第二信號(hào)跡線分支的長(zhǎng)度可以大于或等于信號(hào)跡線414(也被稱作互連)的長(zhǎng)度l1422的10倍。例如，第一信號(hào)跡線分支的長(zhǎng)度(例如，信號(hào)跡線部分418a的長(zhǎng)度l2424和信號(hào)跡線部分420a的長(zhǎng)度l3426的總和)可以大于或等于信號(hào)跡線414的長(zhǎng)度l1422的10倍。在一方面，信號(hào)跡線414的長(zhǎng)度l1422可以配置成將來(lái)自輸出驅(qū)動(dòng)器402的輸出信號(hào)延遲小于輸出信號(hào)的上升時(shí)間的1/5。

應(yīng)當(dāng)理解，在圖4的示例配置中，可以維持足夠的輸出信號(hào)質(zhì)量而不使用電壓端接。因此，通常將在對(duì)信號(hào)跡線的電壓端接中使用的電阻器可以從pcb中省略，這節(jié)約了pcb上可觀的面積。此外，也可以避免這些電阻器的成本以及與在pcb上安裝此類(lèi)電阻器相關(guān)聯(lián)的成本。此外，當(dāng)?shù)谝恍盘?hào)跡線分支(例如，信號(hào)跡線部分418a和420a)的長(zhǎng)度和/或第二信號(hào)跡線分支(例如，信號(hào)跡線部分418b和420b)的長(zhǎng)度大于或等于互連(例如，信號(hào)跡線414)的長(zhǎng)度的10倍時(shí)，此互連相對(duì)較短的長(zhǎng)度可以減小該pcb上的信號(hào)跡線路由擁塞。最終，通過(guò)如先前所討論地省略電壓端接中使用的電阻器并由此節(jié)省pcb上的面積，pcb上的信號(hào)跡線路由擁塞便可以被顯著地減少。由此，可以使用較低成本的pcb(例如，具有四層的pcb)而非成本更高的pcb(例如，具有六層或更多層的pcb)。

在一方面，一種裝置包括pcb上的輸出驅(qū)動(dòng)器和多個(gè)芯片。例如，參照回圖4，pcb400包括輸出驅(qū)動(dòng)器408和芯片402、404、406。這些芯片包括第一芯片(諸如芯片404)和第二芯片(諸如芯片406)。該pcb包括連接到輸出驅(qū)動(dòng)器的第一傳輸線。例如，參照?qǐng)D2，第一傳輸線可以是耦合到輸出驅(qū)動(dòng)器408的信號(hào)跡線414。該pcb進(jìn)一步包括連接到第一傳輸線和第一芯片的第二傳輸線。例如，參照?qǐng)D2，第二傳輸線可以是第一信號(hào)跡線分支(例如，信號(hào)跡線部分418a和420a)。第二傳輸線具有大于或等于第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。pcb進(jìn)一步包括連接到第一傳輸線和第二芯片的第三傳輸線。例如，參照?qǐng)D2，第三傳輸線可以是第二信號(hào)跡線分支(例如，信號(hào)跡線部分418b和420b)。第三傳輸線具有大于或等于第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。在一方面，第二傳輸線連接到該第一芯片而不耦合到該pcb上的端接電阻器，且第三傳輸線連接到第二芯片而不耦合到該pcb上的端接電阻器。在一方面，輸出驅(qū)動(dòng)器配置成向諸芯片傳送相同的信號(hào)。在一方面，輸出驅(qū)動(dòng)器配置成在第一傳輸線上通過(guò)第二和第三傳輸線向諸芯片傳送信號(hào)，該信號(hào)是控制信號(hào)、時(shí)鐘信號(hào)或地址信號(hào)中的一者。在一方面，第一傳輸線的長(zhǎng)度配置成將信號(hào)延遲小于該信號(hào)的上升時(shí)間的1/5。在一方面，第二傳輸線和第三傳輸線的特性阻抗等于第一傳輸線的特性阻抗。在一方面，輸出驅(qū)動(dòng)器的輸出阻抗約等于并聯(lián)的第二和第三傳輸線的特性阻抗。在一方面，輸出驅(qū)動(dòng)器的輸出阻抗約等于第二傳輸線或第三傳輸線的特性阻抗的一半。

圖5是將信號(hào)從pcb上的輸出驅(qū)動(dòng)器傳播到該pcb上的多個(gè)芯片的方法的流程圖500。在步驟502，信號(hào)從輸出驅(qū)動(dòng)器通過(guò)連接到該輸出驅(qū)動(dòng)器的第一傳輸線傳播。例如，參照?qǐng)D2，輸出驅(qū)動(dòng)器可以是輸出驅(qū)動(dòng)器202，且第一傳輸線可以是信號(hào)跡線204。例如，該信號(hào)可以是控制信號(hào)、時(shí)鐘信號(hào)或地址信號(hào)。在一方面，該信號(hào)通過(guò)第一傳輸線被延遲達(dá)小于該信號(hào)的上升時(shí)間的1/5。

在步驟504，該信號(hào)從第一傳輸線傳播到連接到該第一傳輸線和該多個(gè)芯片中的第一芯片的第二傳輸線，該第二傳輸線具有大于或等于該第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。例如，參照?qǐng)D2，第二傳輸線可以是信號(hào)跡線分支210，且第一芯片可以是包括第一輸入218的第一存儲(chǔ)器芯片(例如，dram芯片)。相應(yīng)地，信號(hào)跡線分支210的長(zhǎng)度l2224可以大于或等于信號(hào)跡線204的長(zhǎng)度l1222的10倍。在一方面，第二傳輸線連接到第一芯片而不在pcb上耦合到端接電阻器。

在步驟506，該信號(hào)從第一傳輸線傳播到連接到該第一傳輸線和該多個(gè)芯片中的第二芯片的第三傳輸線，該第三傳輸線具有大于或等于該第一傳輸線的長(zhǎng)度10倍的長(zhǎng)度。例如，參照?qǐng)D2，第三傳輸線可以是信號(hào)跡線分支212，且第二芯片可以是包括第二輸入220的第二存儲(chǔ)器芯片(例如，dram芯片)。相應(yīng)地，信號(hào)跡線分支212的長(zhǎng)度l2224可以大于或等于信號(hào)跡線204的長(zhǎng)度l1222的10倍。在一方面，第三傳輸線連接到第二芯片而不在pcb上耦合到端接電阻器。在一方面，通過(guò)第二傳輸線的信號(hào)和通過(guò)第三傳輸線的信號(hào)攜帶與通過(guò)第一傳輸線的信號(hào)相同的信息。例如，通過(guò)第一傳輸線的信號(hào)可以配置成攜帶存儲(chǔ)器地址信息。在此類(lèi)示例中，通過(guò)第二傳輸線的信號(hào)和通過(guò)第三傳輸線的信號(hào)可以各自攜帶與通過(guò)第一傳輸線的信號(hào)相同的存儲(chǔ)器地址信息。在一方面，第二傳輸線和第三傳輸線的特性阻抗等于第一傳輸線的特性阻抗。在一方面，輸出驅(qū)動(dòng)器的輸出阻抗約等于并聯(lián)的第一和第二傳輸線的特性阻抗。

在一個(gè)配置中，用于在pcb上傳播信號(hào)的設(shè)備包括用于將信號(hào)驅(qū)動(dòng)到多個(gè)芯片的裝置。例如，參見(jiàn)圖2，用于驅(qū)動(dòng)信號(hào)的裝置可以是輸出驅(qū)動(dòng)器202。該設(shè)備進(jìn)一步包括用于傳播來(lái)自用于驅(qū)動(dòng)信號(hào)的裝置的信號(hào)的第一裝置，該第一裝置連接到用于驅(qū)動(dòng)信號(hào)的裝置。例如，用于傳播信號(hào)的第一裝置可以是第一傳輸線，諸如耦合到輸出驅(qū)動(dòng)器202的信號(hào)跡線204。該設(shè)備進(jìn)一步包括用于傳播來(lái)自第一裝置的信號(hào)的第二裝置，該第二裝置連接到該第一裝置和多個(gè)芯片中的第一芯片，該第二裝置具有大于或等于該第一裝置的長(zhǎng)度10倍的長(zhǎng)度。例如，用于傳播信號(hào)的第二裝置可以是第二傳輸線，諸如信號(hào)跡線分支210。在此類(lèi)示例中，信號(hào)跡線分支210的長(zhǎng)度l2224可以大于或等于信號(hào)跡線204的長(zhǎng)度l1222的10倍。該設(shè)備進(jìn)一步包括用于傳播來(lái)自第一裝置的信號(hào)的第三裝置，該第三裝置連接到該第一裝置和該多個(gè)芯片中的第二芯片，該第三裝置具有大于或等于該第一裝置的長(zhǎng)度10倍的長(zhǎng)度。例如，用于傳播信號(hào)的第三裝置可以是第三傳輸線，諸如信號(hào)跡線分支212。在此類(lèi)示例中，信號(hào)跡線分支212的長(zhǎng)度l2224可以大于或等于信號(hào)跡線204的長(zhǎng)度l1222的10倍。例如，該信號(hào)可以是控制信號(hào)、時(shí)鐘信號(hào)或地址信號(hào)。

該第二裝置連接到該第一芯片而不在pcb上耦合到端接電阻器，且該第三裝置連接到該第二芯片而不在pcb上耦合到端接電阻器。通過(guò)第二裝置的信號(hào)和通過(guò)第三裝置的信號(hào)可以攜帶與通過(guò)第一裝置的信號(hào)相同的信息。例如，通過(guò)第一裝置的信號(hào)可以配置成攜帶存儲(chǔ)器地址信息。在此類(lèi)示例中，通過(guò)第二裝置的信號(hào)和通過(guò)第三裝置的信號(hào)可以各自攜帶與通過(guò)第一裝置的信號(hào)相同的存儲(chǔ)器地址信息。該信號(hào)可以通過(guò)該第一裝置被延遲達(dá)小于該信號(hào)的上升時(shí)間的1/5。第二裝置和第三裝置的特性阻抗可以等于第一裝置的特性阻抗。在一方面，用于驅(qū)動(dòng)信號(hào)的裝置的輸出阻抗可以約等于并聯(lián)的第一和第二裝置的特性阻抗。在另一方面，用于驅(qū)動(dòng)信號(hào)的裝置的輸出阻抗約等于第一或第二裝置的特性阻抗的一半。

應(yīng)理解，所公開(kāi)的過(guò)程中各步驟的具體次序或?qū)哟问鞘纠赞k法的解說(shuō)。應(yīng)理解，基于設(shè)計(jì)偏好，可以重新編排這些過(guò)程中各步驟的具體次序或?qū)哟?。此外，一些步驟可被組合或被略去。所附方法權(quán)利要求以示例次序呈現(xiàn)各種步驟的要素，且并不意味著被限定于所給出的具體次序或?qū)哟巍?/p>

提供先前描述是為了使本領(lǐng)域任何技術(shù)人員均能夠?qū)嵺`本文中所描述的各種方面。對(duì)這些方面的各種修改將容易為本領(lǐng)域技術(shù)人員所明白，并且在本文中所定義的普適原理可被應(yīng)用于其他方面。因此，權(quán)利要求并非旨在被限定于本文中所示的方面，而是應(yīng)被授予與語(yǔ)言上的權(quán)利要求相一致的全部范圍，其中對(duì)要素的單數(shù)形式的引述除非特別聲明，否則并非旨在表示“有且僅有一個(gè)”，而是“一個(gè)或多個(gè)”。措辭“示例性”在本文中用于表示“用作示例、實(shí)例或解說(shuō)”。本文中描述為“示例性”的任何方面不必然被解釋為優(yōu)于或勝過(guò)其他方面。除非特別另外聲明，否則術(shù)語(yǔ)“某個(gè)”指的是一個(gè)或多個(gè)摂。諸如“a、b或c中的至少一個(gè)”、“a、b和c中的至少一個(gè)”以及“a、b、c或其任何組合”之類(lèi)的組合包括a、b和/或c的任何組合，并可包括多個(gè)a、多個(gè)b或多個(gè)c。具體地，諸如“a、b或c中的至少一個(gè)”、“a、b和c中的至少一個(gè)”以及“a、b、c或其任何組合”之類(lèi)的組合可以是僅有a、僅有b、僅有c、a和b、a和c、b和c，或a和b和c，其中任何這種組合可包含a、b或c的一個(gè)或多個(gè)成員。本公開(kāi)通篇描述的各種方面的要素為本領(lǐng)域普通技術(shù)人員當(dāng)前或今后所知的所有結(jié)構(gòu)上和功能上的等效方案通過(guò)引述被明確納入于此，且旨在被權(quán)利要求所涵蓋。此外，本文中所公開(kāi)的任何內(nèi)容都并非旨在貢獻(xiàn)給公眾，無(wú)論這樣的公開(kāi)是否在權(quán)利要求書(shū)中被顯式地?cái)⑹?。沒(méi)有任何權(quán)利要求元素應(yīng)被解釋為裝置加功能，除非該元素是使用短語(yǔ)“用于…的裝置”來(lái)明確敘述的。