本發(fā)明涉及一種固態(tài)儲存裝置及其控制方法，且特別涉及一種運用于固態(tài)儲存裝置的斷電期間(power-offperiod)估計方法。

背景技術(shù)：

眾所周知，固態(tài)儲存裝置(solidstatedevice)已經(jīng)非常廣泛的應(yīng)用于各種電子產(chǎn)品，例如sd卡、固態(tài)硬碟等等。請參照圖1，其所繪示為固態(tài)儲存裝置示意圖。固態(tài)儲存裝置10包括：界面控制電路101以及非揮發(fā)性記憶體(non-volatilememory)105。其中，非揮發(fā)性記憶體105中更包含記憶體陣列109和陣列控制電路111。

固態(tài)儲存裝置10經(jīng)由一外部總線12連接至主機(host)14，其中外部總線12可為usb總線、sata總線、pcie總線等等。再者，界面控制電路101經(jīng)由一內(nèi)部總線113連接至非揮發(fā)性記憶體105，用以根據(jù)主機14所發(fā)出的命令進一步操控陣列控制電路111，用以將主機14的寫入數(shù)據(jù)存入記憶體陣列109?；蛘?，根據(jù)主機14所發(fā)出的命令進一步操控陣列控制電路111，使得陣列控制電路111由記憶體陣列109中取得讀取數(shù)據(jù)，經(jīng)由界面控制電路101傳遞至主機14。

再者，記憶體陣列109是由多個記憶胞(memorycell)所組成。再者，根據(jù)每個記憶胞所儲存的數(shù)據(jù)量，可進一步區(qū)分為每個記憶胞儲存一位元的單層記憶胞(single-levelcell，簡稱slc記憶胞)、每個記憶胞儲存二位元的多層記憶胞(multi-levelcell，簡稱mlc記憶胞)以及每個記憶胞儲存三位元的三層記憶胞(triple-levelcell，簡稱tlc記憶胞)。

在記憶體陣列109里，每個記憶胞內(nèi)皆包括一浮柵晶體管(floatinggatetransistor)，而陣列控制電路111可控制熱載子(hotcarrier)注入浮柵極(floatinggate)的數(shù)量，即可控制浮柵晶體管的儲存狀態(tài)。換言之，一個記憶胞內(nèi)的浮柵晶體管可記錄二種儲存狀態(tài)即為slc記憶胞；一個記憶胞內(nèi)的浮 柵晶體管可記四種儲存狀態(tài)即為mlc記憶胞；一個記憶胞內(nèi)的浮柵晶體管可記錄八種儲存狀態(tài)即為tlc記憶胞。

再者，浮柵晶體管的浮柵極可以儲存熱載子，而根據(jù)熱載子儲存量的多寡可決定該浮柵晶體管的臨限電壓(thresholdvoltage，簡稱vth)。也就是說，具有較高的臨限電壓的浮柵晶體管需要較高的柵極電壓(gatevoltage)來開啟(turnon)浮柵晶體管；反之，具有較低的臨限電壓的浮柵晶體管則可以用較低的柵極電壓來開啟浮柵晶體管。

因此，于固態(tài)儲存裝置的編程周期(programcycle)時，界面控制電路101利用陣列控制電路111控制注入浮柵的熱載子量，即可改變浮柵晶體管的臨限電壓。而在讀取周期(readcycle)時，陣列控制電路111提供讀取電壓至浮柵晶體管，并根據(jù)浮柵晶體管是否能被開啟(turnon)來判斷其儲存狀態(tài)。

請參照圖2a，其所繪示為tlc記憶胞的儲存狀態(tài)示意圖。tlc記憶胞的一個記憶胞可以根據(jù)不同的熱載子的注入量而呈現(xiàn)八個儲存狀態(tài)“000”～“111”。在未注入熱載子時，記憶胞可視為儲存狀態(tài)“000”，而隨著熱載子注入的量的增加，可再區(qū)分為其他七種儲存狀態(tài)。舉例來說，儲存狀態(tài)“111”的記憶胞具有最高的臨限電壓準位，儲存狀態(tài)“000”的記憶胞具有最低的臨限電壓準位。再者，當記憶胞經(jīng)過抹除周期之后，皆會回復(fù)至未注入熱載子的儲存狀態(tài)“000”。

一般而言，于編程周期時，若將多個記憶胞編程為相同的儲存狀態(tài)時，并非每個記憶胞的臨限電壓都會相同，而是會呈現(xiàn)一分布曲線(distributioncurve)，且其分布曲線可對應(yīng)至一中位臨限電壓。由圖2a可知，儲存狀態(tài)“000”的中位臨限電壓為0v，儲存狀態(tài)“001”的中位臨限電壓為5v、儲存狀態(tài)“010”的中位臨限電壓為10v、儲存狀態(tài)“011”的中位臨限電壓為15v、儲存狀態(tài)“100”的中位臨限電壓為20v，儲存狀態(tài)“101”的中位臨限電壓為25v、儲存狀態(tài)“110”的中位臨限電壓為30v、儲存狀態(tài)“111”的中位臨限電壓為35v。舉例來說，在統(tǒng)計儲存狀態(tài)“001”的所有記憶胞的臨限電壓后，中位臨限電壓5v的記憶胞數(shù)目最多。

如圖2a所示，根據(jù)tlc快閃記憶體中各個儲存狀態(tài)的分布曲線即可據(jù)以產(chǎn)生七個讀取電壓vra～vrg作為一讀取電壓組(readvoltageset)。于讀取周期時，陣列控制電路111即可依序提供讀取電壓組的讀取電壓至字元線 (wordline)，用以檢測tlc快閃記憶體中的記憶胞的儲存狀態(tài)。

舉例來說，當陣列控制電路111提供讀取電壓vrd至記憶體陣列109后，可以決定記憶胞的最高位元(mostsignificantbit，msb)。假設(shè)記憶胞的臨限電壓小于讀取電壓vrd而被開啟，則陣列控制電路111將該記憶胞的msb判定為“0”；假設(shè)記憶胞的臨限電壓大于讀取電壓vrd而無法被開啟，則陣列控制電路111將該記憶胞的msb判定為“1”。

再者，當確定記憶胞的msb為“0”時，陣列控制電路111可再提供讀取電壓vra、vrb、vrc以確認記憶胞的另外二個位元?；蛘?，當確定記憶胞的msb為“1”時，陣列控制電路111可再提供讀取電壓vre、vrf、vrg以確認記憶胞的另外二個位元。換言之，讀取電壓組vra～vrg是用來決定tlc記憶胞儲存狀態(tài)的重要依據(jù)。

另外，非揮發(fā)性記憶體105的記憶體陣列109中更被區(qū)分為多個區(qū)塊(block)，而陣列控制電路111會利用對應(yīng)的讀取電壓組來讀取該區(qū)塊中的tlc記憶胞。舉例來說，假設(shè)由tlc記憶胞所組成的記憶體陣列109中具有1024個區(qū)塊，則界面控制電路101中可記錄1024個相對應(yīng)的讀取電壓組，再經(jīng)由陣列控制電路111來讀取對應(yīng)的區(qū)塊。

由于tlc記憶胞中的熱載子會隨著時間的增加而退出(eject)浮柵極，使得tlc記憶胞中每個儲存狀態(tài)的分布曲線改變且中位臨限電壓也會產(chǎn)生偏移。因此，當電源提供至固態(tài)儲存裝置10且主機14與固態(tài)儲存裝置10之間沒有數(shù)據(jù)存取時，界面控制電路101可以經(jīng)由陣列控制電路111對非揮發(fā)性記憶體105進行背景監(jiān)控動作(backgroundmonitoringaction)，用以監(jiān)測每個區(qū)塊所對應(yīng)的讀取電壓組的變化并且予以修正。

請參照圖2b，其所繪示為tlc記憶胞的儲存狀態(tài)的分布曲線偏移示意圖。當固態(tài)儲存裝置10斷電并放置一段時間之后，tlc記憶胞的每個儲存狀態(tài)分布曲線已經(jīng)改變。由于固態(tài)儲存裝置10斷電之后，界面控制電路101無法進行背景監(jiān)控動作。當固態(tài)儲存裝置10再次接收到電源時，界面控制電路101提供既有的讀取電壓組vra～vrg來操控陣列控制電路111讀取一個區(qū)塊的數(shù)據(jù)時，將會產(chǎn)生過多的錯誤位元(errorbit)，而無法獲得讀取數(shù)據(jù)。

為了要能夠獲得正確的讀取數(shù)據(jù)，界面控制電路101會啟動讀取重試流程(readretry)以獲得正確的讀取電壓組。于讀取重試流程時，界面控制電路 101會由重試表(retry)所提供的多個讀取電壓組(例如m個讀取電壓組)中提出一個讀取電壓組，經(jīng)陣列控制電路111用于讀取一個區(qū)塊中的tlc記憶胞。

如果發(fā)生讀取失敗，則界面控制電路101啟動另一次讀取重試流程。亦即，界面控制電路101再次由重試表中的m個讀取電壓組中提出另一個讀取電壓組，再經(jīng)陣列控制電路111用于讀取一個區(qū)塊中tlc記憶胞。如此反復(fù)進行直到特定的讀取電壓組vra’～vrg’能夠成功讀取一個區(qū)塊的tlc記憶胞為止。在最糟的情況之下，界面控制電路101可能會進行m次讀取重試流程才能正確地獲得一個區(qū)塊的讀取電壓組。

同理，如果非揮發(fā)性記憶體105中的記憶體陣列109有1024個區(qū)塊，則界面控制電路101在最差的情況下可能要進行1024×m次的讀取重試流程，才可能獲得1024個區(qū)塊所對應(yīng)的讀取電壓組。甚至當重試表中的m個讀取電壓組都無效時，得啟用特殊演算法來猜測讀取電壓，則需花費更長的時間，才能獲得數(shù)據(jù)。

由以上的說明可知，當現(xiàn)有固態(tài)儲存裝置10斷電并放置一段時間之后再次接收電源時。若tlc記憶胞每個儲存狀態(tài)的分布曲線已經(jīng)改變，界面控制電路101必須耗費大量的效能進行讀取重試流程，因此將造成固態(tài)儲存裝置10的存取速度(accessspeed)大幅下降，最糟的情況可能會剩下最高存取速度的5％～10％左右。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種固態(tài)儲存裝置的斷電期間(poweroffperiod)估計方法，該固態(tài)儲存裝置具有一非揮發(fā)性記憶體，該非揮發(fā)性記憶體中的一記憶體陣列內(nèi)包括多個區(qū)塊，該斷電期間估計方法包括下列步驟：于該固態(tài)儲存裝置斷電之前計算一第一區(qū)塊的一第一品質(zhì)參數(shù)，并于一第一時間計數(shù)值時，對該第一區(qū)塊進行一校正動作，獲得該第一區(qū)塊的一第一讀取電壓組，并記錄該第一時間計數(shù)值；于該固態(tài)儲存裝置接收電源之后，對該第一區(qū)塊進行該校正動作，獲得該第一區(qū)塊的一第二讀取電壓組；根據(jù)該第一品質(zhì)參數(shù)、該第一讀取電壓組、該第二讀取電壓組與該第一時間計數(shù)值，獲得一斷電期間。

以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。

附圖說明

圖1所繪示為現(xiàn)有固態(tài)儲存裝置示意圖；

圖2a與圖2b為tlc記憶胞的儲存狀態(tài)示意圖；

圖3為本發(fā)明固態(tài)儲存裝置示意圖；

圖4a與圖4b所繪示為固態(tài)儲存裝置中記憶胞的讀取電壓變化與時間的關(guān)系圖；

圖5所繪示為品質(zhì)參數(shù)方程式的建立示意圖；

圖6a與圖6b所繪示為本發(fā)明固態(tài)儲存裝置的運作流程示意圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明的結(jié)構(gòu)原理和工作原理作具體的描述：

本發(fā)明提出一種固態(tài)儲存裝置的斷電期間估計方法，用來估計固態(tài)儲存裝置的斷電期間，并且補償讀取電壓組。當固態(tài)儲存裝置再次接收到電源時，控制電路可估計出斷電期間，并且利用斷電期間的信息快速計算出所有區(qū)塊對應(yīng)的最佳讀取電壓組。

請參照圖3，其所繪示為本發(fā)明固態(tài)儲存裝置示意圖。固態(tài)儲存裝置30包括：界面控制電路301以及非揮發(fā)性記憶體305，其中，非揮發(fā)性記憶體305中更包含記憶體陣列309和陣列控制電路311。

再者，界面控制電路301中包括一計時器(timecounter)307。只要固態(tài)儲存裝置30接收電源，計時器307會在固定的時間之后將一計數(shù)值加1。舉例來說，當固態(tài)儲存裝置30接收電源后，計時器307每經(jīng)過一個小時會將計數(shù)值加1。換言之，根據(jù)計時器307的計數(shù)值可以得知固態(tài)儲存裝置30在接收電源之后大約的總運作小時數(shù)。

請參照圖4a與圖4b，其所繪示為固態(tài)儲存裝置中記憶胞的讀取電壓變化與時間的關(guān)系圖。如圖4a所示，由于tlc記憶胞的儲存狀態(tài)分布曲線會隨著時間的增加而偏移，因此tlc記憶胞的讀取電壓vrx也必須隨著時間增加而逐漸降低。再者，圖4a中的讀取電壓vrx是以讀取電壓組中一個讀取電壓(例如讀取電壓vrd)為例來進行說明，其他的讀取電壓變化亦有類似的趨勢，不再贅述。

圖4b是以對數(shù)座標來表示讀取電壓變化與時間的關(guān)系圖。明顯地，在對數(shù)座標中，讀取電壓vrx的變化與時間有線性的關(guān)系，其斜率m為：其中，vrx1為時間點t1的讀取電壓，vrx2為時間點t2的讀取電壓。再者，斜率m定義為品質(zhì)參數(shù)(qualityparameter)，且m為負值。

另外，并非所有的tlc記憶胞會有相同的品質(zhì)參數(shù)。一般來說，非揮發(fā)性記憶體的區(qū)塊抹除次數(shù)(blockerasecount)增加時，對應(yīng)區(qū)塊的特性會變糟。而區(qū)塊特性變糟時，區(qū)塊的錯誤位元(errorbit)也會增加。換句話說，當tlc記憶胞的特性變差時，品質(zhì)參數(shù)會越來越小，而根據(jù)抹除次數(shù)以及區(qū)塊的錯誤位元可以用來判斷品質(zhì)參數(shù)。

請參照圖5，其所繪示為品質(zhì)參數(shù)方程式的建立示意圖。于固態(tài)儲存裝置的制造商于出廠前，會先針對各種特性的區(qū)塊進行大量統(tǒng)計，并建立品質(zhì)參數(shù)方程式。舉例來說，圖5系統(tǒng)計抹除次數(shù)(erasecount)、錯誤位元(errorbit)與品質(zhì)參數(shù)(m)之間的關(guān)系。在取得大量的數(shù)據(jù)之后，利用線性回歸法來獲得品質(zhì)參數(shù)方程式，m(ec,eb)＝c1×ec+c2×eb。其中，c1、c2為常數(shù)，ec為抹除次數(shù)，eb為錯誤位元。

換言之，固態(tài)儲存裝置30的制造商將品質(zhì)參數(shù)方程式記錄于界面控制電路301中，當界面控制電路301進行背景監(jiān)控動作(backgroundmonitoringaction)時，除了可修正讀取電壓組之外，還可以根據(jù)非揮發(fā)性記憶體305中記憶體陣列309里各區(qū)塊的抹除次數(shù)ec與錯誤位元eb來獲得該區(qū)塊的品質(zhì)參數(shù)m。

于本發(fā)明的實施例中，品質(zhì)參數(shù)m為可為抹除次數(shù)(erasecount)與錯誤位元(errorbit)的函數(shù)。當然，本發(fā)明并不限定于此，在此領(lǐng)域的技術(shù)人員也可以加入?yún)^(qū)塊的編程時間(programtime)與區(qū)塊的抹除時間(erasetime)來進行判斷。一般來說，當非揮發(fā)性記憶體305特性變差之后，區(qū)塊的編程時間會縮短且抹除時間會增加。也就是說，在此領(lǐng)域的技術(shù)人員也可以利用抹除次數(shù)ec、錯誤位元eb、區(qū)塊的編程時間與區(qū)塊的抹除時間來獲得區(qū)塊的品質(zhì)參數(shù)m。除此之外，品質(zhì)參數(shù)m也可以僅為抹除次數(shù)的函數(shù)?；蛘?，品質(zhì)參數(shù)m僅為錯誤位元(errorbit)的函數(shù)。

請參照圖6a與圖6b，其所繪示為本發(fā)明固態(tài)儲存裝置的運作流程示意圖。當固態(tài)儲存裝置30運作時，界面控制電路301判斷是否接到主機14的指令(步驟s502)。當界面控制電路301接收到主機的指令(步驟s502)且該指令不是斷電指令時(步驟s504)，界面控制電路301執(zhí)行主機14的指令(步驟s506)。界面控制電路301執(zhí)行完主機14的指令之后，回到步驟s502。

基本上，當主機14的指令為寫入指令時，控界面控制電路301進一步操控陣列控制電路311，用以將主機14的寫入數(shù)據(jù)存入記憶體陣列309。當主機14的指令為讀取指令時，界面控制電路301進一步操控陣列控制電路311，使得陣列控制電路311由記憶體陣列309中取得讀取數(shù)據(jù)，經(jīng)由界面控制電路301傳遞至主機14。

另外，當界面控制電路301并未接收到主機的指令(步驟s502)時，固態(tài)儲儲存裝置30進入待機模式(idlemode)，且界面控制電路301可執(zhí)行背景監(jiān)控動作(步驟s508)。

根據(jù)本發(fā)明的實施例，界面控制電路301執(zhí)行背景監(jiān)控動作時，界面控制電路301會對非揮發(fā)性記憶體305中記憶體陣列309里各個區(qū)塊進行校正動作。當界面控制電路301對一個區(qū)塊進行校正動作時，會獲得該區(qū)塊的校正讀取電壓組，并且根據(jù)品質(zhì)參數(shù)方程式計算該區(qū)塊的品質(zhì)參數(shù)，并且將記時器307所輸出的計數(shù)值記錄為時間計數(shù)值(timecountingvalue)。換言之，當界面控制電路301對一個區(qū)塊進行校正動作之后，可獲得該區(qū)塊的校正讀取電壓組、品質(zhì)參數(shù)、以及時間計數(shù)值。再者，界面控制電路301進行區(qū)塊校正動作后，會將校正讀取電壓組、品質(zhì)參數(shù)m、以及時間計數(shù)值儲存于非揮發(fā)性記憶體305中。

基本上，于進行背景監(jiān)控動作時，如果界面控制電路301再次收到主機14的指令，則界面控制電路301會停止背景監(jiān)控動作(步驟s508)而執(zhí)行主機的指令。而當固態(tài)儲存裝置30再次進入待機模式時，界面控制電路301再次執(zhí)行背景監(jiān)控動作，并可繼續(xù)針對尚未校正的區(qū)塊繼續(xù)進行區(qū)塊校正動作。

根據(jù)本發(fā)明的實施例，當主機14的指令為斷電指令時(步驟s504)，界面控制電路301執(zhí)行圖6b的動作。如圖6b所示，界面控制電路301對一特定區(qū)塊進行區(qū)塊校正動作，以獲得該特定區(qū)塊的一第一讀取電壓組以及第一時間計數(shù)值(步驟s510)。并且，控制電路301將第一讀取電壓組、第一品質(zhì)參數(shù)、 以及第一時間計數(shù)值儲存于非揮發(fā)性記憶體305中。之后，固態(tài)儲存裝置30被斷電。另外，界面控制電路301可在尚未執(zhí)行圖6b的動作之前，于執(zhí)行背景監(jiān)控動作時獲得該特定區(qū)塊的第一品質(zhì)參數(shù)。或者，界面控制電路301執(zhí)行步驟s510時，也可以根據(jù)品質(zhì)參數(shù)方程式來獲得該特定區(qū)塊的第一品質(zhì)參數(shù)。

當該固態(tài)儲存裝置30再次接收電源時，界面控制電路301對該特定區(qū)塊再次進行區(qū)塊校正動作，以獲得該特定區(qū)塊的一第二讀取電壓組(步驟s512)。接著，控制電路301根據(jù)第一讀取電壓組、第二讀取電壓組、第一品質(zhì)參數(shù)與第一時間計數(shù)值計算出斷電期間(步驟s514)。

舉例來說，當控制電路301收到斷電指令時，控制電路301對非揮發(fā)性記憶體305中的一特定區(qū)塊進行區(qū)塊校正后，獲得第一讀取電壓組中的第一讀取電壓vrd1為15v，第一品質(zhì)參數(shù)m為-0.45，第一時間計數(shù)值t1為200。當固態(tài)儲存裝置30接收到電源后，控制電路301對該一特定區(qū)塊再次進行區(qū)塊校正后，獲得第二讀取電壓組中的第二讀取電壓vrd2為10v。

根據(jù)上述的說明可知，第一時間計數(shù)值t1為200時，第一讀取電壓vd1為15v；第二時間計數(shù)值t2時，第二讀取電壓vd2為10v。由于前述的關(guān)系，因此，可計算出t2＝492。所以斷電期間即為t2-t1＝492-200＝292(小時)。

最后，根據(jù)計算出的斷電期間，更新其他區(qū)塊對應(yīng)的讀取電壓組(步驟s516)。由于界面控制電路301執(zhí)行背景監(jiān)控動作時，已經(jīng)針對其他的區(qū)塊進行校正動作，因此所有的區(qū)塊皆有對應(yīng)的讀取電壓組、品質(zhì)參數(shù)、以及時間計數(shù)值。因此，當固態(tài)儲存裝置30再次接收到電源，且斷電期間已經(jīng)計算出來后，控制電路即可更新所有區(qū)塊的讀取電壓組。

舉例來說，界面控制電路301執(zhí)行背景監(jiān)控動作，于時間計數(shù)值為170時對第一區(qū)塊進行區(qū)塊校正動作，獲得讀取電壓vrx1為17v，品質(zhì)參數(shù)為-0.35。因此，當固態(tài)儲存裝置30再次接收到電源，且計算出斷電期間為292時，即可根據(jù)前述關(guān)系，因此，可計算出vrx2＝13.6v。換言之，第一區(qū)塊的更新 讀取電壓即為13.6v。

再者，當界面控制電路301更新完所有區(qū)塊的讀取電壓組之后，界面控制電路301即可進行圖6a的運作。

由以上的說明可知，本發(fā)明提出一種固態(tài)儲存裝置的斷電期間估計方法，用來估計固態(tài)儲存裝置10的斷電期間。再者，利用計算出的斷電期間，界面控制電路301可以據(jù)以更新非揮發(fā)性記憶體305中所有區(qū)塊的讀取電壓組。換言之，當固態(tài)儲存裝置再次接收到電源時，界面控制電路301可快速地更新所有區(qū)塊的讀取電壓組，使得固態(tài)儲存裝置30的存取速度不會大幅下降，并可以維持在高速的存取速度。

根據(jù)以上之說明，本發(fā)明主要的特征在于固態(tài)儲存裝置30獲得斷電期間的流程。亦即，固態(tài)儲存裝置30斷電之前界面控制電路301進行的區(qū)塊校正動作，以獲得特定區(qū)塊的第一讀取電壓組、品質(zhì)參數(shù)，并記錄計時器307的第一時間計數(shù)值。并且，于固態(tài)儲存裝置30再次接收電源后，控制電路301再次對該特定區(qū)塊進行區(qū)塊校正動作后，獲得第二讀取電壓組。而根據(jù)品質(zhì)參數(shù)、第一讀取電壓組、第一時間計數(shù)值、第二讀取電壓組，界面控制電路301即可計算出斷電區(qū)間。

當界面控制電路301計算出斷電區(qū)間之后，控制電路301即可對非揮發(fā)性記憶體305中所有的區(qū)塊計算出更新的讀取電壓組。并且運用于后續(xù)的讀取動作。

另外，本發(fā)明以tlc記憶胞為例來進行說明，但是并不限定于此，在此領(lǐng)域的技術(shù)人員也可以將本方法運用于其他的記憶胞。

另外，當界面控制電路301獲得固態(tài)儲存裝置30的斷電期間后，也可以累計所有斷電期間。而所有斷電期間的總合再加上計時器307的計數(shù)值即為固態(tài)儲存裝置30離開工廠的出廠累計時間。而利用此出廠累計時間的信息，可作為固態(tài)儲存裝置30廠商的保固依據(jù)，或者其他的應(yīng)用。舉例來說，出廠累計時間可作為搬動甚少存取記憶體陣列309里區(qū)塊的依據(jù)。

當然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。