內(nèi)容可尋址存儲器的制造方法
【專利摘要】本實(shí)用新型提供了一種內(nèi)容可尋址存儲器，包括CAM陣列、匹配度求大單元、匹配線讀出電路和地址編碼器，所述CAM陣列中位于同一行的所有CAM單元的尾線連接到匹配度求大單元；所述匹配度求大單元用于將CAM陣列的各行CAM單元中尾線電流最小的一行輸出為第一電平信號、其他各行輸出為第二電平信號；所述匹配線讀出電路用于對第一電平信號和第二電平信號分別進(jìn)行調(diào)整后輸出；所述地址編碼器用于將第一電平信號調(diào)整后的信號所對應(yīng)的存儲地址作為相似度最高的數(shù)據(jù)字的存儲地址輸出。本實(shí)用新型不僅可實(shí)現(xiàn)數(shù)據(jù)字的最大匹配度操作，而且相對于電壓型求大電路，其比較速度快、對整體CAM速度的影響小。
【專利說明】內(nèi)容可尋址存儲器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及存儲器領(lǐng)域，更具體地說，涉及一種內(nèi)容可尋址存儲器。
【背景技術(shù)】
[0002]內(nèi)容可尋址存儲器(Content Addressable Memory, CAM)是根據(jù)所存儲數(shù)據(jù)的內(nèi)容而不是存儲數(shù)據(jù)的位置來訪問和修改數(shù)據(jù)的存儲設(shè)備。由于CAM具有高速、并行、易擴(kuò)展和實(shí)現(xiàn)靈活等特點(diǎn)，目前已被可以廣泛地用于網(wǎng)絡(luò)應(yīng)用、高速數(shù)據(jù)處理等。在進(jìn)行數(shù)據(jù)搜索時，CAM將接收的搜索數(shù)據(jù)字與CAM中的所有實(shí)體進(jìn)行比較，以確定在搜索數(shù)據(jù)字和CAM中的實(shí)體之間存在單個匹配、多個匹配還是不匹配。在CAM的行中的每一個存儲位置與匹配線相連，該匹配線指示在所存儲的數(shù)據(jù)字和搜索字之間比較的的匹配或不匹配結(jié)果，并可由優(yōu)先編碼器來處理指示匹配狀態(tài)的所有匹配線，以確定作為CAM的輸出而提供的最高優(yōu)先級的匹配地址。
[0003]上述內(nèi)容可尋址存儲器可確定在搜索數(shù)據(jù)字和CAM中的實(shí)體之間存在單個匹配、多個匹配還是不匹配，其輸出結(jié)果是匹配或不匹配，這種匹配機(jī)制可應(yīng)用于網(wǎng)絡(luò)通信。但在許多其他需要進(jìn)行匹配的應(yīng)用領(lǐng)域，例如模式識別、人工智能，往往需要判斷搜索數(shù)據(jù)字與CAM中實(shí)體之間存在的匹配度或相似度，即兩個比較字中匹配位數(shù)的程度，匹配位數(shù)越多，說明這兩個比較字越相似，識別的準(zhǔn)確率就越高。
[0004]目前，在模式識別、人工智能中，進(jìn)行匹配度運(yùn)算都靠高速CPU或DSP進(jìn)行的，它的方式是將待搜索數(shù)據(jù)字與模式識別的字庫中的模板字一個一個串行比較，這樣整體匹配時間比較長，對于大模板庫難于進(jìn)行實(shí)時匹配。
[0005]此外，2014年I月8日公開的申請?zhí)枮椤?01310349930.3”、名稱為“一種內(nèi)容可
尋址存儲器系統(tǒng)、尋址方法及裝置”的中國專利申請揭露了一種通過電壓型求大電路實(shí)現(xiàn)相似度匹配的方案，但該方案中需要開關(guān)電容，將大大增加面積；并且開關(guān)電容的速度比較慢，限制了整體CAM的比較速度；此外，電壓型求大電路需要對輸入電壓先進(jìn)行鎖存，然后求大，時序復(fù)雜、延遲時間長。
實(shí)用新型內(nèi)容
[0006]本實(shí)用新型要解決的技術(shù)問題在于，針對上述內(nèi)容可尋址存儲器無法實(shí)現(xiàn)相似度匹配及匹配速度慢的問題，提供一種內(nèi)容可尋址存儲器。
[0007]本實(shí)用新型解決上述技術(shù)問題的技術(shù)方案是，提供一種內(nèi)容可尋址存儲器，包括由M行CAM單元構(gòu)成的CAM陣列、匹配度求大單元、匹配線讀出電路和地址編碼器，其中M為大于或等于2的整數(shù)，所述CAM陣列中位于同一行的所有CAM單元的尾線連接到匹配度求大單元；所述匹配度求大單元用于將CAM陣列的M行CAM單元中尾線電流最小的一行輸出為第一電平信號、其他各行輸出為第二電平信號；所述匹配線讀出電路用于對所述匹配度求大單元輸出的第一電平信號和第二電平信號分別進(jìn)行調(diào)整后輸出；所述地址編碼器用于將所述第一電平信號調(diào)整后的信號所對應(yīng)的存儲地址作為相似度最高的數(shù)據(jù)字的存儲地址輸出。
[0008]在本實(shí)用新型所述的內(nèi)容可尋址存儲器中，所述匹配度求大單元包括M個輸入子單元，且每一輸入子單元連接到CAM陣列的一路尾線并將相同大小的恒流源與接入的尾線的電流相減后輸出。
[0009]在本實(shí)用新型所述的內(nèi)容可尋址存儲器中，所述輸入子單元包括第一等比例電流鏡、第二等比例電流鏡、第三等比例電流鏡、恒流源、第一開關(guān)管以及第二開關(guān)管，其中:所述第一等比例電流鏡、第二等比例電流鏡、第三等比例電流鏡依次連接，且第三等比例電流鏡的輸出端為該輸入子單元的輸出端；所述恒流源的輸出端經(jīng)由第一開關(guān)管連接到第二等比例電流鏡的輸入端，第二開關(guān)管串接于第二等比例電流鏡、第三等比例電流鏡之間。
[0010]在本實(shí)用新型所述的內(nèi)容可尋址存儲器中，所述匹配度求大單元包括M個求大子單元，該M個求大子單元分別連接到一個輸入子單元的輸出端，且接入電流最大的一個求大子單元輸出高電平、其他求大子單元輸出低電平。
[0011]在本實(shí)用新型所述的內(nèi)容可尋址存儲器中，每一所述求大子單元包括M個N溝道MOS管，且M個求大子單元中的所有N溝道MOS管構(gòu)成MXM的MOS管陣列；同一求大子單元的M個N溝道MOS管位于所述MOS管陣列中的同一列且該M個N溝道MOS管的柵極分別連接對應(yīng)輸入子單元的輸出端；所述MOS管陣列中同一行的所有N溝道MOS管的漏極相連；所述MOS管陣列中每一行和每一列分別有且僅有一個N溝道MOS管的柵極與漏極連接。
[0012]在本實(shí)用新型所述的內(nèi)容可尋址存儲器中，所述匹配度求大單元包括M個非線性轉(zhuǎn)換子單元，且每一非線性轉(zhuǎn)換子單元用于將一個對應(yīng)的求大子單元輸出的高電平轉(zhuǎn)換為第一電平信號、低電平轉(zhuǎn)換為第二電平信號。
[0013]在本實(shí)用新型所述的內(nèi)容可尋址存儲器中，每一所述非線性轉(zhuǎn)換子單元包括第一N溝道MOS管、第二 N溝道MOS管、第一 P溝道MOS管以及第二 P溝道MOS管，其中:第一 P溝道MOS管的柵極連接偏置電壓、漏極連接第一 N溝道MOS管的漏極；所述第一 N溝道MOS管的柵極連接到對應(yīng)求大子單元的輸出端、漏極分別連接到第二 N溝道MOS管和第二 P溝道MOS管的柵極；所述第一 P溝道MOS管和第二 P溝道MOS管的源極相連并連接到高電平；所述第二 P溝道MOS管的漏極連接第二 N溝道MOS管的漏極并作為非線性轉(zhuǎn)換子單元的輸出端。
[0014]本實(shí)用新型的內(nèi)容可尋址存儲器，不僅可實(shí)現(xiàn)數(shù)據(jù)字的最大匹配度操作，而且相對于電壓型求大電路，其比較速度快、對整體CAM速度的影響小。
【專利附圖】

【附圖說明】
[0015]圖1是本實(shí)用新型內(nèi)容可尋址存儲器實(shí)施例的示意圖。
[0016]圖2是圖1中CAM單元的示意圖。
[0017]圖3是圖1中匹配度求大單元的具體實(shí)現(xiàn)的示意圖。
[0018]圖4是本實(shí)用新型內(nèi)容可尋址存儲器的各電壓信號時序圖。
【具體實(shí)施方式】
[0019]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0020]如圖1、2所示，是本實(shí)用新型內(nèi)容可尋址存儲器實(shí)施例的示意圖。本實(shí)施例中的內(nèi)容可尋址存儲器包括由M行CAM單元構(gòu)成的CAM陣列U、匹配度求大單元12、匹配線讀出電路13和地址編碼器14，其中M為大于或等于2的整數(shù)。
[0021 ] 上述CAM陣列中，每一行CAM單元包括N個CAM單元且每一 CAM單元包括一個存儲子單元111和一個比較子單元112,N為大于或等于2的整數(shù)。CAM單元通過存儲子單元111存儲數(shù)據(jù)字并通過比較子單元112進(jìn)行搜索字和存儲的數(shù)據(jù)字之間的比較(每一行CAM單元實(shí)現(xiàn)一個搜索字的比較)。特別地，上述CAM陣列11中位于同一行的所有CAM單元的尾線IL (該尾線IL從比較子單元112接出)連接到匹配度求大單元12。
[0022]匹配度求大單元12用于將CAM陣列的M行CAM單元中尾線電流最小的一行輸出為第一電平信號、其他各行輸出為第二電平信號。在具體實(shí)現(xiàn)時，上述第一電平信號為高電平信號且第二電平信號為低電平信號，或者第一電平信號為低電平信號且第二電平信號為聞電平?目號。
[0023]在CAM單元進(jìn)行比較時，其比較子單元112的匹配線ML被預(yù)先充電至高電平，當(dāng)來自搜索線SL和/SL的搜索字的比特位與存儲子單元111存儲的比特位匹配時，比較子單元112截止，從而使匹配線ML保持高電平且對應(yīng)的尾線IL中的電流為零；當(dāng)來自搜索線SL和/SL的搜索字的比特位與存儲子單元111的比特位不匹配時，比較子單元112形成放電通道，從而使匹配線ML拉低且尾線IL中具有放電電流。同一行CAM單元中搜索字與存儲的數(shù)據(jù)字的比特位匹配越少，處于放電狀態(tài)的比較子單元112的數(shù)量越多，該行CAM的尾線IL中的電流越大；相反地，同一行CAM單元中搜索字與存儲的數(shù)據(jù)字的比特位匹配越多，處于放電狀態(tài)的比較子單元112的數(shù)量越少，該行CAM的尾線電流越小。這樣，匹配度求大子單兀102就可選擇尾線電流最小的一行CAM單兀輸出第一電平信號，該行CAM單兀存儲的數(shù)據(jù)字與搜索字的相似度最大。
[0024]匹配線讀出電路13用于對匹配度求大單元12輸出的第一電平信號和第二電平信號分別進(jìn)行調(diào)整后輸出。地址編碼器14用于將第一電平信號調(diào)整后的信號所對應(yīng)的存儲地址作為相似度最高的數(shù)據(jù)字的存儲地址輸出。
[0025]上述內(nèi)容可尋址存儲器通過對各行CAM單元的尾線電流進(jìn)行采樣，并將尾線電流作為判斷數(shù)據(jù)字與搜索字相似度的依據(jù)，不僅可以實(shí)現(xiàn)相似度判斷，而且相較于采用匹配線電壓作為判斷依據(jù)的方式，無需鎖存輸入，具有時序簡單、延遲時間小的特點(diǎn)。
[0026]如圖3所示，圖1中的匹配度求大單元12具體可包括M個輸入子單元121 (圖中僅示出三個)，且每一輸入子單元121連接到CAM陣列的一路尾線的電流并將各路尾線的電流進(jìn)行大小反轉(zhuǎn)，也就是將尾線的電流最大的轉(zhuǎn)換為最小的比較電流輸出、將尾線電流最小的轉(zhuǎn)換為最大的比較電流輸出。
[0027]具體地，可通過將相同大小的恒流源分別與各路尾線電流相減，實(shí)現(xiàn)電流大小的反轉(zhuǎn)。例如，上述每一輸入子單元121可包括第一等比例電流鏡(由鏡像管Q11、Q12構(gòu)成)、第二等比例電流鏡(鏡像管Q13、Q14構(gòu)成)、第三等比例電流鏡(鏡像管Q17、Q18構(gòu)成)、恒流源、第一開關(guān)管Q16以及第二開關(guān)管Q15，其中第一等比例電流鏡、第二等比例電流鏡、第三等比例電流鏡依次連接，且第三等比例電流鏡的輸出端為該輸入子單元121的輸出端；恒流源的輸出端經(jīng)由第一開關(guān)管Q16連接到第二等比例電流鏡的輸入端，第二開關(guān)管Q15串接于第二等比例電流鏡、第三等比例電流鏡之間。通過控制第一開關(guān)管Q16以及第二開關(guān)管Q15可實(shí)現(xiàn)比較電流(即輸入子單元121的輸出端電流)的采樣:當(dāng)?shù)谝婚_關(guān)管Q16以及第二開關(guān)管Q15導(dǎo)通時,輸入子單兀121輸出比較電流；當(dāng)?shù)谝婚_關(guān)管Q16以及第二開關(guān)管Q15斷開時輸入子單元121輸出低電平。
[0028]上述匹配度求大單元12還包括M個求大子單元122，該M個求大子單元122分別連接到一個輸入子單元121的輸出端，且接入電流最大的一個求大子單元122輸出高電平、其他求大子單元122輸出低電平。
[0029]特別地,上述每一求大子單元122包括M個N溝道MOS管,且該M個求大子單元122中的所有N溝道MOS管構(gòu)成MXM的MOS管陣列(該MOS管陣列中所有N溝道MOS管的尺寸都相同，同一求大子單元122的M個N溝道MOS管位于該MOS管陣列中的同一列，且該M個N溝道MOS管的柵極分別連接同一比較電流)；上述MOS管陣列中同一行的所有N溝道MOS管的漏極相連且該MOS管陣列中每一行和每一列分別有且僅有一個N溝道MOS管的柵極與漏極連接，例如第一行的N溝道MOS管中第一個N溝道MOS的柵極與漏極連接，第二行的N溝道MOS管中第二個N溝道MOS的柵極與漏極連接，第三行的N溝道MOS管中第三個N溝道MOS的柵極與漏極連接(當(dāng)然，在實(shí)際應(yīng)用中，上述順序可以調(diào)整)。
[0030]上述M個求大子單元122構(gòu)成一種具有高精度、高速度的側(cè)向抑制互連網(wǎng)絡(luò)，在該網(wǎng)絡(luò)工作時，各輸入電流端(即比較電流)相互間都會有抑制作用，這將導(dǎo)致一種競爭機(jī)制，即對應(yīng)最大電流的輸入端(由于輸入子單元121中各鏡像管的導(dǎo)通電阻相對較小)，將把其它輸入端的電流吸引過來，從而將相應(yīng)節(jié)點(diǎn)抑制到低電平。當(dāng)然，在實(shí)際應(yīng)用中，匹配度求大單元也可采用其他類型的求大子單元，以代替上述舉例的求大子單元實(shí)現(xiàn)類似的求大輸出。
[0031]上述匹配度求大單元12還包括M個非線性轉(zhuǎn)換子單元123，且每一非線性轉(zhuǎn)換子單元123用于將一個對應(yīng)的求大子單元122輸出的高電平轉(zhuǎn)換為第一電平信號、或者將對應(yīng)的求大子單元122輸出的低電平轉(zhuǎn)換為第二電平信號。每一非線性轉(zhuǎn)換子單元包括第一N溝道MOS管Q41、第二 N溝道MOS管Q42、第一 P溝道MOS管Q31以及第二 P溝道MOS管Q32，其中:第一 P溝道MOS管Q31的柵極連接偏置電壓、漏極連接第一 N溝道MOS管Q41的漏極；第一 N溝道MOS管Q41的柵極連接到對應(yīng)求大子單元122的輸出端、漏極分別連接到第二 N溝道MOS管Q42和第二 P溝道MOS管Q32的柵極；所述第一 P溝道MOS管和第二 P溝道MOS管的源極相連并連接到高電平；第二 P溝道MOS管Q32的漏極連接第二 N溝道MOS管Q42的漏極并作為非線性轉(zhuǎn)換子單元123的輸出端。
[0032]如圖4所示，是上述匹配度求大單元12進(jìn)行相似度求大的時序圖。圖中SL為執(zhí)行搜索操作的電平信號，SL、/SL為搜索數(shù)據(jù)輸入的電平信號，Vp為非線性轉(zhuǎn)換子單元123設(shè)置偏置電壓的電平信號，Vct為執(zhí)行求大操作的控制信號，VML為輸出的求大結(jié)果電平信號。
[0033]在tl時刻，執(zhí)行搜索操作并輸入搜索數(shù)據(jù)，即向CAM陣列11中的各行CAM單元的比較子單元112分別輸入搜索字的比特位。通過CAM陣列11的搜索線對SL和/SL輸入搜索關(guān)鍵字，CAM陣列11開始將自身存儲的M個字和搜索關(guān)鍵字進(jìn)行比較，各匹配線開始放電，匹配度不同放電電流大小也不同。
[0034]在t2時刻，非線性轉(zhuǎn)換子單元123設(shè)置偏置電壓，VML輸出相應(yīng)的電平信號。[0035]在預(yù)設(shè)時間后的t3時刻，控制輸入子單元121的第一開關(guān)管Q16和第二開關(guān)管Q15閉合，執(zhí)行求大操作。此時，控制輸入子單元121將各個輸入的尾線電流反轉(zhuǎn)為比較電流，并通過求大子單元122執(zhí)行求大操作，使VML輸出一路第一電平信號和M-1路第二電平信號。
[0036]上述內(nèi)容可尋址存儲器無需開關(guān)電容，從而可大大減小整個裝置的面積，同時對整體CAM速度的影響小，且不需要鎖存輸入，時序簡單、延遲時間小。
[0037]以上所述，僅為本實(shí)用新型較佳的【具體實(shí)施方式】，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種內(nèi)容可尋址存儲器，包括由M行CAM單元構(gòu)成的CAM陣列、匹配度求大單元、匹配線讀出電路和地址編碼器，其中M為大于或等于2的整數(shù)，其特征在于:所述CAM陣列中位于同一行的所有CAM單元的尾線連接到匹配度求大單元；所述匹配度求大單元用于將CAM陣列的M行CAM單元中尾線電流最小的一行輸出為第一電平信號、其他各行輸出為第二電平信號；所述匹配線讀出電路用于對所述匹配度求大單元輸出的第一電平信號和第二電平信號分別進(jìn)行調(diào)整后輸出；所述地址編碼器用于將所述第一電平信號調(diào)整后的信號所對應(yīng)的存儲地址作為相似度最高的數(shù)據(jù)字的存儲地址輸出。
2.根據(jù)權(quán)利要求1所述的內(nèi)容可尋址存儲器，其特征在于:所述匹配度求大單元包括M個輸入子單元，且每一輸入子單元連接到CAM陣列的一路尾線并將相同大小的恒流源與接入的尾線的電流相減后輸出。
3.根據(jù)權(quán)利要求2所述的內(nèi)容可尋址存儲器，其特征在于:所述輸入子單元包括第一等比例電流鏡、第二等比例電流鏡、第三等比例電流鏡、恒流源、第一開關(guān)管以及第二開關(guān)管，其中:所述第一等比例電流鏡、第二等比例電流鏡、第三等比例電流鏡依次連接，且第三等比例電流鏡的輸出端為該輸入子單元的輸出端；所述恒流源的輸出端經(jīng)由第一開關(guān)管連接到第二等比例電流鏡的輸入端，第二開關(guān)管串接于第二等比例電流鏡、第三等比例電流鏡之間。
4.根據(jù)權(quán)利要求2或3所述的內(nèi)容可尋址存儲器，其特征在于:所述匹配度求大單元包括M個求大子單元，該M個求大子單元分別連接到一個輸入子單元的輸出端，且接入電流最大的一個求大子單元輸出高電平、其他求大子單元輸出低電平。
5.根據(jù)權(quán)利要求4所述的內(nèi)容可尋址存儲器，其特征在于:每一所述求大子單元包括M個N溝道MOS管，且M個求大子單元中的所有N溝道MOS管構(gòu)成MXM的MOS管陣列；同一求大子單元的M個N溝道MOS管位于所述MOS管陣列中的同一列且該M個N溝道MOS管的柵極分別連接對應(yīng)輸入子單元的輸出端；所述MOS管陣列中同一行的所有N溝道MOS管的漏極相連；所述MOS管陣列中每一行和每一列分別有且僅有一個N溝道MOS管的柵極與漏極連接。
6.根據(jù)權(quán)利要求5所述的內(nèi)容可尋址存儲器，其特征在于:所述匹配度求大單元包括M個非線性轉(zhuǎn)換子單元，且每一非線性轉(zhuǎn)換子單元用于將一個對應(yīng)的求大子單元輸出的高電平轉(zhuǎn)換為第一電平信號、低電平轉(zhuǎn)換為第二電平信號。
7.根據(jù)權(quán)利要求6所述的內(nèi)容可尋址存儲器，其特征在于:每一所述非線性轉(zhuǎn)換子單元包括第一 N溝道MOS管、第二 N溝道MOS管、第一 P溝道MOS管以及第二 P溝道MOS管，其中:第一 P溝道MOS管的柵極連接偏置電壓、漏極連接第一 N溝道MOS管的漏極；所述第一 N溝道MOS管的柵極連接到對應(yīng)求大子單元的輸出端、漏極分別連接到第二 N溝道MOS管和第二 P溝道MOS管的柵極；所述第一 P溝道MOS管和第二 P溝道MOS管的源極相連并連接到高電平；所述第二 P溝道MOS管的漏極連接第二 N溝道MOS管的漏極并作為非線性轉(zhuǎn)換子單元的輸出端。
【文檔編號】G11C15/04GK203721200SQ201420103121
【公開日】2014年7月16日 申請日期:2014年3月7日 優(yōu)先權(quán)日:2014年3月7日
【發(fā)明者】萬霞 申請人:寧波力芯科信息科技有限公司