半導體器件的制作方法
【專利摘要】本發(fā)明的實施例提供一種半導體，其包括：非易失性儲存單元，其適用于儲存一個或多個第一地址；地址儲存單元，其適用于在復位操作中儲存自非易失性儲存單元依序接收的所述第一地址作為第二地址，而刪除與所述第一地址的輸入地址相同的先前所儲存的第二地址；以及單元陣列，其適用于在存取操作中基于所述第二地址用一個或多個冗余單元來替代一個或多個正常單元。
【專利說明】半導體器件
[0001]相關(guān)申請的交叉引用
[0002]本申請請求在2013年5月28日提出申請的第10-2013-0060488號韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容以引用方式并入本文中。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明的例示性實施例涉及一種半導體器件和一種半導體系統(tǒng)，且具體而言是涉及一種用于當儲存于半導體器件的非易失性儲存單元中的數(shù)據(jù)被儲存于半導體器件的儲存單元中時防止數(shù)據(jù)被冗余地儲存的技術(shù)。

【背景技術(shù)】
[0004]圖1是說明已知半導體存儲器件中的修復操作的框圖。
[0005]參考圖1，半導體存儲器件包括:單元陣列110，其被配置為包括多個存儲器單元；行電路120，其被配置為響應于行地址R_ADD而激活字線；和列電路130，其被配置為存取(讀取或?qū)懭?響應于列地址C_ADD而選中的位線的數(shù)據(jù)。
[0006]行熔絲電路140儲存對應于單元陣列110內(nèi)的有缺陷存儲器單元的行地址作為修復行地址REPAIR_R_ADD。行比較單元150比較儲存于行熔絲電路140中的修復行地址REPAIR_R_ADD與自存儲器件的外部接收的行地址R_ADD。當修復行地址REPAIR_R_ADD與行地址R_ADD相同時，行比較單元150控制行電路120以激活由修復行地址REPAIR_R_ADD指定的冗余字線而非由行地址R_ADD指定的字線。
[0007]列熔絲電路160儲存對應于單元陣列110內(nèi)的有缺陷存儲器單元的列地址作為修復列地址REPAIR_C_ADD。列比較單元170比較儲存于列熔絲電路160中的修復列地址REPAIR_C_ADD與自存儲器件的外部接收的列地址C_ADD。當修復列地址REPAIR_C_ADD與列地址C_ADD相同時，列比較單元170控制列電路130以存取由修復列地址REPAIR_C_ADD指定的冗余位線而非由列地址C_ADD指定的位線。
[0008]激光熔絲用于圖1的熔絲電路140和160中。激光熔絲依據(jù)激光熔絲是否已被切斷而儲存“高”或“低”數(shù)據(jù)。激光熔絲可以在晶圓狀態(tài)中過程被編程但不可以在晶圓安裝于封裝體內(nèi)之后過程被編程。此外，由于節(jié)距的限制，不可能將激光熔絲設(shè)計得小?？梢杂糜诳朔巳秉c的熔絲是E熔絲。E熔絲可以由晶體管或電容器-電阻器形成。當E熔絲由晶體管形成時，通過改變晶體管的柵極與漏極/源極之間的電阻來儲存數(shù)據(jù)。
[0009]圖2是說明由操作為電阻器或電容器的晶體管形成的E熔絲的示意圖。
[0010]如圖2中所示，E熔絲包括晶體管T。當將晶體管T可以承受的電壓施加至晶體管T的柵極G時，E熔絲操作為電容器C。因此，電流不在晶體管T的柵極G與漏極/源極D/S之間流動。當將晶體管T不可以承受的高電壓施加至柵極G時，晶體管T的柵極氧化物被損壞且因此使柵極G和漏極/源極D/S短路。因此，E熔絲操作為電阻器R。因此，電流在柵極G與漏極/源極D/S之間流動。
[0011]基于E熔絲的柵極G與漏極/源極D/S之間的電阻值來識別E熔絲的數(shù)據(jù)。為識別E熔絲的數(shù)據(jù)，可以使用(I)在無額外感測操作的情況下通過增加晶體管T的大小來直接識別E熔絲的數(shù)據(jù)的第一方法或(2)通過使用放大器感測流入晶體管T中的電流來識別E熔絲的數(shù)據(jù)的第二方法。由電路面積看來，所述兩種方法具有限制，此乃因形成E熔絲的晶體管T的大小必須設(shè)計得大或必須在每一 E熔絲中提供用于放大數(shù)據(jù)的放大器。
[0012]由于上文所闡述的關(guān)于電路面積的問題，將E熔絲應用于圖1的熔絲電路140和160是困難的。因此，闡述一種以陣列形式配置E熔絲使得總面積因放大器可以被共享而可以減小和使用儲存于E熔絲陣列中的數(shù)據(jù)來執(zhí)行修復操作的方法。


【發(fā)明內(nèi)容】

[0013]在包括諸如E熔絲陣列的非易失性儲存單元半導體器件中，為了使用儲存于E熔絲陣列中的數(shù)據(jù)，儲存于E熔絲陣列中的數(shù)據(jù)是在復位時傳送至半導體器件中所包括的儲存單元(例如，寄存器)。當冗余數(shù)據(jù)儲被存于非易失性儲存單元中且冗余數(shù)據(jù)被傳送至儲存單元時，在半導體器件的操作中會發(fā)生錯誤。
[0014]本發(fā)明的實施例涉及提供一種半導體器件和一種半導體系統(tǒng)，其能夠防止在半導體器件的操作中發(fā)生錯誤，其中當儲存于半導體器件的非易失性儲存單元中的數(shù)據(jù)被傳送至半導體器件的儲存單元時不將冗余數(shù)據(jù)儲存于半導體器件的儲存單元中。
[0015]根據(jù)本發(fā)明的實施例，一種半導體器件可以包括:非易失性儲存單元，其適用于儲存一個或多個第一地址；地址儲存單元，其適用于在復位操作中儲存自非易失性儲存單元依序接收的所述第一地址作為第二地址而刪除與所述第一地址的輸入地址相同的先前所儲存的第二地址；以及單元陣列，其適用于在存取操作中基于所述第二地址用一個或多個冗余單元替代一個或多個正常單元。
[0016]根據(jù)本發(fā)明的另一實施例，一種半導體系統(tǒng)可以包括:半導體器件，其中半導體器件包括:非易失性儲存單元，其用于儲存一個或多個第一地址；地址儲存單元，其用于響應于復位命令而儲存自非易失性儲存單元依序接收的所述第一地址作為第二地址，而刪除與所述第一地址的輸入地址相同的先前所儲存的第二地址；以及單元陣列，其用于響應于存取命令而基于所述第二地址用一個或多個冗余單元替代一個或多個正常單元；以及控制器，其適用于將復位命令、存取命令和存取地址中的一個或多個信號輸出至半導體器件。
[0017]在存取操作中，半導體器件可以比較存取地址與所述第二地址，當所有所述第二地址與存取地址相同時存取對應于存取地址的所述正常單元，且當所述第二地址中的任一個與存取地址相同時存取替代對應于存取地址的所述正常單元的所述冗余單元。
[0018]地址儲存單元可以包括:第一至第N儲存單元，其各自適用于儲存所述第二地址中之一；以及第一至第N比較單元，其適用于比較所述第二地址與輸入地址和存取地址中之一且產(chǎn)生相應的第一至第N比較信號。
[0019]在復位操作中，所述第一至第N儲存單元可以被依序激活，且輸入地址被儲存于所述第一至第N儲存單元中的被激活儲存單元中。
[0020]在復位操作中，當輸入地址與所述第二地址相同時，所述第一至第N比較單元可以激活相應的第一至第N比較信號，且來自所述第一至第N儲存單元當中的對應于被激活比較信號的儲存單元被復位。
[0021]在存取操作中，所有所述第一至第N儲存單元可以被去激活，且當所述第二地址與存取地址相同時，所述第一至第N比較單元激活相應的第一至第N比較信號。
[0022]當所述第一至第N比較信號中的任一個被激活時，半導體器件可以存取對應于所述第一至第N比較信號中的被激活比較信號的所述冗余單元，但當所有所述第一至第N比較信號被去激活時存取對應于存取地址的所述正常單元。
[0023]根據(jù)本發(fā)明的又一實施例，一種半導體器件可以包括:非易失性儲存單元；第一至第N儲存單元，其被依序激活且適用于當所述第一至第N儲存單元被激活時儲存自非易失性儲存單元接收的輸入數(shù)據(jù)；以及第一至第N比較單元，其適用于比較儲存于相應的第一至第N儲存單元中的數(shù)據(jù)與輸入數(shù)據(jù)，其中來自所述第一至第N儲存單元當中的儲存與輸入數(shù)據(jù)相同的數(shù)據(jù)的儲存單元基于所述第一至第N比較單元的比較結(jié)果而被復位。
[0024]根據(jù)本發(fā)明的再一實施例，一種半導體器件可以包括:非易失性儲存單元，其適用于儲存一個或多個第一地址；地址儲存單元，其適用于在復位操作中儲存自非易失性儲存單元依序接收的所述第一地址，而當先前所儲存的第二地址中的任一個與所述第一地址的輸入地址相同時不儲存輸入地址；以及單元陣列，其適用于在存取操作中基于所述第二地址用一個或多個冗余單元替代一個或多個正常單元。
[0025]根據(jù)本發(fā)明的又一實施例，一種半導體系統(tǒng)可以包括:半導體器件，其中半導體器件可以包括:非易失性儲存單元，其用于儲存一個或多個第一地址；地址儲存單元，其用于響應于復位命令而儲存自非易失性儲存單元依序接收的所述第一地址作為第二地址，而當先前所儲存的第二地址中的任一個與所述第一地址的輸入地址相同時不儲存輸入地址；和單元陣列，其用于響應于存取命令而基于所述第二地址用一個或多個冗余單元替代一個或多個正常單元；以及控制器，其適用于將復位命令、存取命令和存取地址中的一個或多個信號輸出至半導體器件。

【專利附圖】

【附圖說明】
[0026]圖1是說明已知的存儲器件中的修復操作的框圖。
[0027]圖2是說明由操作為電阻器或電容器的晶體管形成的E熔絲的電路圖。
[0028]圖3是說明當冗余數(shù)據(jù)自非易失性儲存單元輸入至地址儲存單元時發(fā)生的問題的框圖。
[0029]圖4是說明根據(jù)本發(fā)明的例示性實施例的半導體器件的框圖。
[0030]圖5是說明根據(jù)本發(fā)明的例示性實施例的半導體系統(tǒng)的框圖。
[0031]圖6是說明根據(jù)本發(fā)明的另一例示性實施例的半導體器件的框圖。
[0032]圖7是說明根據(jù)本發(fā)明的另一例示性實施例的半導體系統(tǒng)的框圖。

【具體實施方式】
[0033]下文將參照隨附附圖更詳細地闡述本發(fā)明的例示性實施例。然而，本發(fā)明可以以不同形式體現(xiàn)且不應將其理解為局限于本文中所陳述的實施例。而是，提供此等實施例旨在使本發(fā)明透徹和完整并將向本領(lǐng)域技術(shù)人員全面?zhèn)鬟_本發(fā)明的范圍。在本發(fā)明通篇中，貫穿本發(fā)明的各種圖和實施例的相同附圖標記指相同部件。
[0034]下文中，用冗余單元R_CELL替代正常單元N_CELL意指:當在半導體器件的存取操作期間輸入地址與被替代的正常單元N_CELL的地址相同時，存取替代正常單元N_CELL的冗余單元R_CELL而非被替代的正常單元N_CELL。
[0035]圖3是說明當冗余數(shù)據(jù)自非易失性儲存單元310輸入至地址儲存單元320時發(fā)生的問題的框圖。
[0036]半導體存儲器件300可以包括非易失性儲存單元310、地址儲存單元320和單元陣列330。地址儲存單元320包括多個儲存單元321_1至321_N和多個比較單元322_1至322_N。
[0037]單元陣列330包括多個正常單元N_CELL和多個冗余單元R_CELL。正常單元N_CELL和冗余單元R_CELL與字線WL和RWLl至RWLN以及位線BL耦接。單元陣列330包括行控制單元331和列控制單元332用于控制正常單元N_CELL和冗余單元R_CELL。響應于存取命令ACC_CMD，行控制單元331激活響應于存取地址ACC_ADD或比較信號CMPl至CMPN而選中的字線，且列控制單元332存取選中的位線的數(shù)據(jù)。下文主要闡述行控制單元331的操作。
[0038]在存取操作期間，行控制單元331激活對應于存取地址ACC_ADD的正常字線WL且存取正常單元N_CELL，或激活對應于比較信號CMPl至CMPN的冗余字線RWL且存取冗余單元R_CELL。用于參考，存取操作可以是用于將數(shù)據(jù)寫入至存儲器單元中的寫入操作、用于自存儲器單元讀取數(shù)據(jù)的讀取操作以及用于刷新儲存于存儲器單元中的數(shù)據(jù)的刷新操作中的任一種。
[0039]非易失性儲存單元310儲存涉及單元陣列330的修復信息REPAIR_INF，亦即，待替代的正常單元的一個或多個地址。修復信息REPAIR_INF可以是通過對半導體器件執(zhí)行的測試操作而檢測到的有缺陷正常單元N_CELL的地址。
[0040]當半導體器件執(zhí)行復位操作時，地址儲存單元320儲存自非易失性儲存單元310接收的修復信息REPAIR_INF。第一至第N儲存單元321_1至321_N儲存包括于修復信息REPAIR_INF中的一個或多個地址。第一至第N比較單元322_1至322_N比較存取地址ACC_ADD與在存取操作中儲存于相應的儲存單元321_1至321_N中的地址，且分別激活第一至第N比較信號CMPl至CMPN。
[0041]下文基于以上說明來闡述當兩個或兩個以上冗余地址儲存于地址儲存單元320中時會發(fā)生的問題。下文中，儲存于非易失性儲存單元310中的地址是指需要被替代的字線的地址。第一至第N比較信號CMPl至CMPN分別對應于第一至第N冗余字線RWLl至RWLN。
[0042]半導體器件在制造過程中被歷數(shù)個測試，且在每一測試階段中所檢測到的有缺陷字線的地址被儲存于非易失性儲存單元310中。此處，假定在兩個不同測試階段中檢測到對應于有缺陷字線DEFECT_WL的地址，且相同地址冗余儲存于非易失性儲存單元310中。
[0043]當復位半導體器件時，將非易失性儲存單元310的修復信息REPAIR_INF輸入至地址儲存單元320并儲存于其中。修復信息REPAIR_INF包括有缺陷字線DEFECT_WL的兩個地址。自非易失性儲存單元310接收的一個或多個地址被儲存于地址儲存單元320的相應的第一至第N儲存單元321_1至321_N中。舉例而言，假定有缺陷字線DEFECT_WL的兩個地址被儲存于第一儲存單元321_1和第K儲存單元321_K中。
[0044]為在半導體器件的復位操作完成之后對半導體器件執(zhí)行存取操作，將存取命令ACC_CMD和存取地址ACC_ADD自外部輸入至半導體器件。第一至第N比較單元322_1至322_N分別比較存取地址ACC_ADD與儲存于儲存單元321_1至321_N中的地址。當存取地址ACC_ADD與所述地址相同時，第一至第N比較單元322_1至322_N激活相應的比較信號CMPl至CMPN。當?shù)谝恢恋贜比較信號CMPl至CMPN所有都被去激活時，行控制單元331激活對應于存取地址ACC_ADD的正常字線。當?shù)谝恢恋贜比較信號CMPl至CMPN中的任一個被激活時，行控制單元331激活對應于被激活比較信號的冗余字線。
[0045]當對應于有缺陷字線DEFECT_WL的地址連同用于存取半導體器件的存取命令ACC_CMD被接收時，同時激活第一比較信號CMPl和第K比較信號CMPK，此乃因儲存于第一儲存單元321_1和第K儲存單元321_K中的地址與有缺陷字線DEFECT_WL的地址相同。因此，存在在單元陣列330中第一冗余字線RWLl和第K冗余字線RWLK被同時激活的問題。
[0046]圖4是說明根據(jù)本發(fā)明的例示性實施例的半導體器件的框圖。
[0047]參考圖4，半導體器件包括:非易失性儲存單元410，其用于儲存一個或多個第一地址；地址儲存單元420，其用于在復位操作中儲存自非易失性儲存單元410依序接收的第一地址作為第二地址ST0_ADD1至ST0_ADD8，而刪除與待儲存的第一地址的當前輸入地址IN_ADD相同的先前所儲存的第二地址；以及單元陣列430，其用于在存取操作時利用儲存于地址儲存單元420中的第二地址ST0_ADD1至ST0_ADD8以一個或多個冗余單元R_CELL替代一個或多個正常單元N_CELL。
[0048]下文參考圖4闡述半導體器件。下文闡述其中半導體器件是半導體存儲器件的實例。
[0049]用圖4的非易失性儲存單元410替代圖1的熔絲電路140和160，非易失性儲存單元410儲存對應于單元陣列430的修復信息，例如待替代的正常單元的地址。非易失性儲存單元410可以包括E熔絲陣列或各種類型的非易失性存儲，諸如閃存和EEPR0M。非易失性儲存單元410在復位操作中將修復信息REPAIR_INF(其經(jīng)由傳送線TRANSFER_LINE接收且儲存于其中)輸出至地址儲存單元420。修復信息REPAIR_INF包括第一地址，且第一地址是在復位操作中依序輸入至地址儲存單元420。
[0050]同時，非易失性儲存單元410可以儲存用于控制行冗余操作的行地址和用于控制列冗余操作的列地址。為闡述半導體器件的操作，下文中假定，在行冗余操作的情形中，行地址儲存于非易失性儲存單元410中，且行地址在復位操作中輸入至地址儲存單元420且儲存于其中作為修復信息REPAIR_INF。下文省略列冗余操作的詳細說明。
[0051]地址儲存單元420在復位操作中儲存自非易失性儲存單元410依序接收的第一地址作為第二地址ST0_ADD1至ST0_ADD8，且刪除先前所儲存的第二地址，先前所儲存的第二地址與第一地址的當前輸入地址IN_ADD相同。此處，第一和第二地址可以對應于行地址，且先前所儲存的第二地址是指在復位操作中于當前輸入地址IN_ADD之前接收并儲存的地址。
[0052]地址儲存單元420包括:第一至第N儲存單元421_1至421_8，其用于一對一儲存第一地址作為第二地址；和第一至第N比較單元422_1至422_8，其用于比較第二地址與輸入地址IN_ADD和存取地址ACC_ADD中之一且分別產(chǎn)生相應的第一至第N比較信號CMPl至CMP8。比較結(jié)果信號CMP_SUM是當?shù)谝恢恋贜比較信號CMPl至CMP8中的任一個被激活時被激活的信號。
[0053]當?shù)谝恢恋贜儲存單元421_1至421_8被激活時，他們儲存第一地址的輸入地址IN_ADD。第一至第N儲存單元421_1至421_8在復位操作中被依序激活。舉例而言,第一儲存單元421_1至第N儲存單元421_N可以被依序激活。所有第一至第N儲存單元421_1至421_8在存取操作中被去激活。復位信號INIT指示半導體器件是否是在復位操作中。當半導體器件是在復位操作中時，復位信號INIT被激活，且當半導體器件是在存取操作中時被去激活。當復位信號INIT被激活時第一至第N儲存單元421_1至421_8可以被依序激活，且當復位信號INIT被去激活時可以被去激活。
[0054]用于參考，第二地址ST0_ADD1至ST0_ADD8儲存于相應的第一至第N儲存單元421_1至421_8中且自其輸出。此外，第一至第N使能信號ENl至EN8對應于相應的第一至第N儲存單元421_1至421_8，且當相應的使能信號被激活時，第一至第N儲存單元421_1至421_8可以被激活。第一至第N使能信號ENl至EN8可以依序被激活，使得在其中復位信號INIT已被激活的區(qū)段中激活區(qū)段不彼此重迭。
[0055]在復位操作中，將來自第一至第N儲存單元421_1至421_8當中的其中儲存了與輸入地址IN_ADD相同的地址的儲存單元復位。復位儲存單元意指刪除儲存于儲存單元中的值且儲存單元變?yōu)槌跏紶顟B(tài)。針對此操作，當相應的第一至第N比較信號CMPl至CMP8被激活時，將第一至第N儲存單元421_1至421_8復位，而不管他們是否被激活。
[0056]在復位操作中，當儲存于相應的第一至第N儲存單元421_1至421_8中的第二地址與輸入地址IN_ADD相同時，第一至第N比較單元422_1至422_8激活相應的第一至第N比較信號CMPl至CMP8。在存取操作中，當儲存于相應的第一至第N儲存單元421_1至421_8中的第二地址與存取地址ACC_ADD相同時，第一至第N比較單元422_1至422_8激活相應的第一至第N比較信號CMPl至CMP8。
[0057]亦即，當復位信號INIT被激活時，第一至第N比較單元422_1至422_8比較儲存于相應的第一至第N儲存單元421_1至421_8中的第二地址與輸入地址IN_ADD。當復位信號INIT被去激活時，第一至第N比較單元422_1至422_8比較儲存于相應的第一至第N儲存單元421_1至421_8中的第二地址與存取地址ACC_ADD。用于參考，存取地址ACC_ADD可以是自半導體器件的外部接收的輸入地址或可以是在半導體器件內(nèi)產(chǎn)生的地址。
[0058]單元陣列430可以包括第一至第M子單元陣列431至434 (舉例而言，圖4中示出M = 4)。第一至第M子單元陣列431至434中的每一個可以包括多個正常單元N_CELL和多個冗余單元R_CELL。第一至第M子單元陣列431至434分別包括第一至第M行控制單元431_1至434_1且分別包括第一至第M列控制單元431_2至434_2。第一至第M行控制單元431_1至434_1響應于存取命令ACC_CMD而激活響應于存取地址ACC_ADD或比較信號CMPl至CMP8而選中的字線或冗余字線，且第一至第M列控制單元431_2至434_2在存取操作中存取儲存于選中的位線中的數(shù)據(jù)。下文主要闡述第一至第M行控制單元431_1至434_1的操作。依據(jù)設(shè)計，單元陣列430可以包括一個或多個子單元陣列。用于參考，子單元陣列可以是諸如動態(tài)隨機存取存儲器(DRAM)、靜態(tài)RAM(SRAM)或磁性RAM(MRAM)的單元陣列。
[0059]在存取操作中，第一至第M行控制單元431_1至434_1在儲存于地址儲存單元420中的所有第二地址ST0_ADD1至ST0_ADD8與存取地址ACC_ADD不相同時激活對應于存取地址ACC_ADD的字線WL，且存取正常單元N_CELL。當儲存于地址儲存單元420中的第二地址ST0_ADD1至ST0_ADD8中的任一個與存取地址ACC_ADD相同時，第一至第M行控制單元431_1至434_1激活對應于來自第一至第N比較信號CMPl至CMP8(舉例而言，圖4中示出N = 8)當中的被激活比較信號的冗余字線RWL，且存取冗余單元R_CELL。此處，對應于被激活比較信號的冗余單元R_CELL是替代對應于存取地址ACC_ADD的正常單元N_CELL的單
J Li ο
[0060]下文中，闡述這一實例，其中儲存于非易失性儲存單元410中的第一地址假定是待替代的字線WL的地址、第一至第N比較信號CMPl至CMP8對應于相應的第一至第N冗余字線RWLl至RWL8且第一至第M子單元陣列431至434中的每一個包括兩個冗余字線的。
[0061]用于參考，在半導體器件是半導體存儲器件的情形中，存取操作可以是用于將數(shù)據(jù)寫入至一個或多個正常單元N_CELL或者一個或多個冗余單元R_CELL中的寫入操作、用于自一個或多個正常單元N_CELL或者一個或多個冗余單元R_CELL讀取數(shù)據(jù)的讀取操作和用于刷新一個或多個正常單元N_CELL或者一個或多個冗余單元R_CELL的數(shù)據(jù)的刷新操作中之一。
[0062]在存取操作中，第一至第M子單元陣列431至434的第一至第M行控制單元431_1至434_1在所有第一至第N比較信號CMPl至CMP8被去激活時激活對應于存取地址ACC_ADD的字線WL，但在第一至第N比較信號CMPl至CMP8中的一個或多個被激活時激活對應于一個或多個被激活比較信號的冗余字線。
[0063]用于參考，在圖4中，第一比較信號CMPl和第五比較信號CMP5對應于第一子單元陣列431的第一冗余字線RWLl和第五冗余字線RWL5，第二比較信號CMP2和第六比較信號CMP6對應于第二子單元陣列432的第二冗余字線RWL2和第六冗余字線RWL6，第三比較信號CMP3和第七比較信號CMP7對應于第三子單元陣列433的第三冗余字線RWL3和第七冗余字線RWL7，且第四比較信號CMP4和第八比較信號CMP8對應于第四子單元陣列434的第四冗余字線RWL4和第八冗余字線RWL8。
[0064]半導體器件的操作可以基本上劃分成⑴復位操作和(2)存取操作。半導體器件的總體操作劃分成(I)復位操作和(2)存取操作，下文予以闡述。
[0065](I)復位操作
[0066]當復位信號INIT被激活時，一個或多個第一地址自非易失性儲存單元410依序輸入至地址儲存單元420。第一至第N儲存單元421_1至421_8被依序激活且第一地址的輸入地址IN_ADD被儲存于被激活儲存單元421_1至421_8中。此時，第一至第N比較單元422j至422_8比較儲存于對應儲存單元中的第二地址ST0_ADD1至ST0_ADD8與輸入地址IN_ADD且產(chǎn)生第一至第N比較信號CMPl至CMP8。當?shù)谝恢恋贜比較信號CMPl至CMP8中的任一個被激活時，復位對應于被激活比較信號的儲存單元，即，刪除所儲存的地址。根據(jù)此操作，兩個或兩個以上冗余地址不儲存于地址儲存單元420中，但冗余地址儲存于非易失性儲存單元410中。
[0067](2)存取操作
[0068]當復位信號INIT被去激活時，非易失性儲存單元410不輸出第一地址。所有第一至第N儲存單元421_1至421_8被去激活，且因此儲存于第一至第N儲存單元421_1至421_8中的第二地址保持不動。當存取地址ACC_ADD連同存取命令ACC_CMD被接收時，第一至第N比較單元422_1至422_8比較儲存于第一至第N儲存單元421_1至421_8中的第二地址ST0_ADD1至ST0_ADD8與存取地址ACC_ADD，且產(chǎn)生第一至第N比較信號CMPl至CMP8。當所有第一至第N比較信號CMPl至CMP8被去激活時，第一至第M行控制單元431_1至434_1響應于存取命令ACC_CMD而激活對應于存取地址ACC_ADD的字線WL。當?shù)谝恢恋贜比較信號CMPl至CMP8中的任一個被激活時，第一至第M行控制單元431_1至434_1響應于存取命令ACC_CMD而激活對應于被激活比較信號的冗余字線。用于參考，存取命令ACC_CMD可以是寫入命令、讀取命令和刷新命令中的任一個。當比較結(jié)果信號CMP_SUM被激活時，第一至第M行控制單元431_1至434_1不激活字線WL。
[0069]當將來自非易失性儲存單元410的地址儲存至地址儲存單元420時，根據(jù)例示性實施例的半導體器件刪除地址儲存單元420中的冗余地址，但冗余地址儲存于非易失性儲存單元410中。因此，不產(chǎn)生參考圖3所闡述的問題，此乃因冗余地址不儲存于地址儲存單元420中ο
[0070]在圖4的說明中，已闡述了其中儲存于非易失性儲存單元410中的地址是對應于字線的地址(即，行地址)的實例。然而，依據(jù)設(shè)計，儲存于非易失性儲存單元410中的地址可以是對應于位線的地址，即，列地址。在前一情形中，半導體器件將來自非易失性儲存單元410的地址儲存至地址儲存單元420，且在執(zhí)行行冗余操作時使用所儲存的地址。在后一情形中，半導體器件將來自非易失性儲存單元410的地址儲存至地址儲存單元420且在執(zhí)行列冗余操作時使用所儲存的地址。冗余操作是指用于用冗余電路替代單元陣列430內(nèi)的有缺陷部分的操作。
[0071]下文參考圖4來闡述根據(jù)本發(fā)明的另一實施例的半導體器件。
[0072]參考圖4，半導體器件包括:非易失性儲存單元410 ;第一至第N儲存單元421_1至421_8，其被依序激活并且被配置以在其被激活時儲存自非易失性儲存單元410接收的數(shù)據(jù)；以及第一至第N比較單元422_1至422_8，其被配置為比較儲存于相應的第一至第N儲存單元421_1至421_8中的數(shù)據(jù)與輸入數(shù)據(jù)。
[0073]非易失性儲存單元410將數(shù)據(jù)連續(xù)輸出至第一至第N儲存單元421_1至421_8，且輸入數(shù)據(jù)儲存于第一至第N儲存單元421_1至421_8中的被激活儲存單元中。響應于自第一至第N比較單元422_1至422_8輸出的第一至第N比較信號CMPl至CMP8而復位來自第一至第N儲存單元421_1至421_8當中的其中儲存了與輸入數(shù)據(jù)相同的數(shù)據(jù)的儲存單元。
[0074]輸入數(shù)據(jù)對應于參考圖4所闡述的輸入地址IN_ADD，且儲存于儲存單元中的數(shù)據(jù)對應于儲存于參考圖4所闡述的儲存單元中的第二地址ST0_ADD1至ST0_ADD8。半導體器件的詳細操作與參考圖4所闡述的詳細操作相同，省略其說明。
[0075]根據(jù)例示性實施例的半導體器件在將來自非易失性儲存單元410的數(shù)據(jù)發(fā)送至第一至第N儲存單元421_1至421_8的過程中刪除冗余數(shù)據(jù)，但冗余數(shù)據(jù)儲存于非易失性儲存單元410中，使得冗余數(shù)據(jù)不儲存于第一至第N儲存單元421_1至421_8中。
[0076]圖5說明根據(jù)本發(fā)明的例示性實施例的半導體系統(tǒng)的框圖。
[0077]如圖5中所示，半導體系統(tǒng)包括半導體器件510和控制器520。半導體器件510包括:非易失性儲存單元410，其用于儲存一個或多個第一地址；地址儲存單元420，其用于響應于復位命令I(lǐng)NIT_CMD而儲存自非易失性儲存單元410依序接收的第一地址作為第二地址，而刪除與待儲存的第一地址的當前輸入地址IN_ADD相同的先前所儲存的第二地址；以及單元陣列430，其用于響應于存取命令ACC_CMD而利用儲存于地址儲存單元420中的第二地址以一個或多個冗余單元R_CELL替代一個或多個正常單元N_CELL。在復位操作中，控制器520將復位命令I(lǐng)NIT_CMD輸出至半導體器件510，且在存取操作中，控制器520將存取命令ACC_CMD和存取地址ACC_ADD輸出至半導體器件510。圖5所述的半導體器件510進一步包括:命令輸入單元511，其用于接收命令I(lǐng)NIT_CMD和ACC_CMD ;地址輸入單元512，其用于接收存取地址ACC_ADD ;以及模式設(shè)定單元513，其用于設(shè)定半導體器件510的模式。
[0078]下文參考圖4和圖5來闡述半導體系統(tǒng)。
[0079]控制器520將復位命令I(lǐng)NIT_CMD輸出至半導體器件510，使得半導體器件510執(zhí)行復位操作，且將存取命令ACC_CMD、存取地址ACC_ADD以及數(shù)據(jù)DATA輸出至半導體器件510，使得半導體器件510執(zhí)行存取操作。
[0080]半導體器件510的命令輸入單元511自控制器520接收復位命令I(lǐng)NIT_CMD和存取命令ACC_CMD。半導體器件510的地址輸入單元512自控制器520接收存取地址ACC_ADD。
[0081]模式設(shè)定單元513響應于自命令輸入單元511接收的復位命令I(lǐng)NIT_CMD和存取命令ACC_CMD而設(shè)定半導體器件510，使得半導體器件510執(zhí)行復位操作或存取操作。模式設(shè)定單元513可以響應于復位命令I(lǐng)NIT_CMD而激活復位信號INIT且可以響應于存取命令ACC_CMD而去激活復位信號INIT。
[0082]當執(zhí)行復位操作和存取操作時，半導體器件510的操作與參考圖4所闡述的操作相同，省略其說明。
[0083]圖6說明根據(jù)本發(fā)明的另一例示性實施例的半導體器件的框圖。
[0084]如圖6中所示，半導體器件包括:非易失性儲存單元610，其用于儲存一個或多個第一地址；地址儲存單元620，其用于在復位操作中儲存自非易失性儲存單元610依序接收的第一地址作為第二地址ST0_ADD1至ST0_ADD8，而當先前所儲存的第二地址中的任一個與第一地址的當前輸入地址IN_ADD相同時不儲存該輸入地址IN_ADD ;以及單元陣列630，其用于在存取操作中利用儲存于地址儲存單元620中的第二地址ST0_ADD1至ST0_ADD8以一個或多個冗余單元R_CELL替代一個或多個正常單元N_CELL。
[0085]下文參考圖6來闡述半導體器件。
[0086]用非易失性儲存單元610替代圖1的熔絲電路140和160。對應于單元陣列630的修復信息(例如，待替代的正常單元的地址)儲存于非易失性儲存單元610中。非易失性儲存單元610可以包括E熔絲陣列或各種類型的非易失性存儲，諸如閃存和EEPR0M。非易失性儲存單元610在復位操作中將經(jīng)由傳送線TRANSFER_LINE接收的修復信息REPAIR_INF輸出至地址儲存單元620。修復信息REPAIR_INF包括第一地址，且第一地址在復位操作中依序輸入至地址儲存單元620。
[0087]同時，非易失性儲存單元610可以儲存用于控制行冗余操作的行地址和用于控制列冗余操作的列地址兩者。舉例而言，在行冗余操作的情形中，為闡述半導體器件的操作，假定行地址儲存于非易失性儲存單元610中且在復位操作中行地址輸入至地址儲存單元620并儲存于其中作為修復信息REPAIR_INF。下文省略列冗余操作的詳細說明。
[0088]在復位操作中，地址儲存單元620儲存自非易失性儲存單元610依序接收的第一地址作為第二地址ST0_ADD1至ST0_ADD8，但當先前所儲存的第二地址中的任一個與當前輸入地址IN_ADD相同時不儲存當前輸入地址IN_ADD。此處，第一和第二地址可以對應于行地址，且先前所儲存的第二地址是指在復位操作中于當前輸入地址IN_ADD之前接收并儲存的地址。
[0089]地址儲存單元620包括:第一至第N儲存單元621_1至621_8，其用于一對一儲存第一地址作為第二地址；和第一至第N比較單元622_1至622_8，其用于比較第二地址與輸入地址IN_ADD和存取地址ACC_ADD中之一且分別產(chǎn)生第一至第N比較信號CMPl至CMP8。
[0090]當?shù)谝恢恋贜儲存單元621_1至621_8被激活時，其儲存輸入地址IN_ADD。第一至第N儲存單元621_1至621_8在復位操作中被依序激活。舉例而言，第一儲存單元621_1至第N儲存單元621_N可以被依序激活。所有第一至第N儲存單元621_1至621_8在存取操作中被去激活。復位信號INIT指示半導體器件是否是在復位操作中。當半導體器件是在復位操作中時，復位信號INIT被激活，且當半導體器件是在存取操作中時被去激活。當復位信號INIT被激活時第一至第N儲存單元621_1至621_8可以被依序激活，且當復位信號INIT被去激活時可以被去激活。
[0091]用于參考，第二地址ST0_ADD1至ST0_ADD8和第一至第N使能信號ENl至EN8的說明與參考圖4所給出的說明相同。
[0092]在復位操作中，當其中儲存了與輸入地址IN_ADD相同的地址的儲存單元存在于第一至第N儲存單元621_1至621_8中時，被激活儲存單元不儲存輸入地址IN_ADD。針對此操作，盡管當比較結(jié)果信號CMP_SUM被激活時第一至第N儲存單元421_1至421_8被激活，但第一至第N儲存單元421_1至421_8不儲存輸入地址IN_ADD。當?shù)谝恢恋贜比較信號CMPl至CMP8中的任一個被激活時，比較結(jié)果信號CMP_SUM被激活。
[0093]第一至第N比較單元622_1至622_8和單元陣列630的構(gòu)造和操作與圖4的第一至第N比較單元422_1至422_8和單元陣列430的構(gòu)造和操作相同，省略其說明。
[0094]半導體器件的操作可以基本上劃分成⑴復位操作和(2)存取操作。半導體器件的總體操作劃分成(I)復位操作和(2)存取操作，下文予以闡述。
[0095](I)復位操作
[0096]當復位信號INIT被激活時，一個或多個第一地址自非易失性儲存單元610依序輸入至地址儲存單元620。第一至第N儲存單元621_1至621_8被依序激活，且第一地址的輸入地址IN_ADD儲存于被激活儲存單元中。此時，第一至第N比較單元622_1至622_8比較儲存于對應儲存單元中的第二地址ST0_ADD1至ST0_ADD8與輸入地址IN_ADD且產(chǎn)生第一至第N比較信號CMPl至CMP8。當?shù)谝恢恋贜比較信號CMPl至CMP8中的任一個被激活時，對應于被激活比較信號的儲存單元不儲存輸入地址IN_ADD。根據(jù)此操作，兩個或兩個以上冗余地址不儲存于地址儲存單元620中，但所述冗余地址儲存于非易失性儲存單元610中。
[0097](2)存取操作
[0098]在存取操作中，半導體器件像參考圖4所闡述的那樣操作。
[0099]盡管冗余地址儲存于非易失性儲存單元610中，但當將來自非易失性儲存單元610的地址儲存至地址儲存單元620時，根據(jù)例示性實施例的半導體器件不將冗余地址儲存于地址儲存單元620中。因此，不產(chǎn)生參考圖3所闡述的問題，此乃因冗余地址不儲存于地址儲存單元620中。
[0100]在圖6的說明中，已闡述其中儲存于非易失性儲存單元610中的地址是對應于字線的地址(即，行地址)的實例。然而，儲存于非易失性儲存單元610中的地址可以是對應于位線的地址，即，列地址。在前一情形中，半導體器件將來自非易失性儲存單元610的地址儲存至地址儲存單元620，且在執(zhí)行行冗余操作時使用所儲存的地址。在后一情形中，半導體器件將來自非易失性儲存單元610的地址儲存至地址儲存單元620且在執(zhí)行列冗余操作時使用所儲存的地址。
[0101]下文參考圖6來闡述根據(jù)本發(fā)明的另一實施例的半導體器件。
[0102]參考圖6，半導體器件包括:非易失性儲存單元610 ;第一至第N儲存單元621_1至621_8，其被依序激活并且被配置以在被激活時儲存自非易失性儲存單元610接收的輸入數(shù)據(jù)；以及第一至第N比較單元622_1至622_8，其被配置為比較儲存于相應的第一至第N儲存單元621_1至621_8中的數(shù)據(jù)與輸入數(shù)據(jù)。
[0103]非易失性儲存單元610將數(shù)據(jù)連續(xù)輸出至第一至第N儲存單元621_1至621_8，且輸入數(shù)據(jù)儲存于第一至第N儲存單元621_1至621_8中的被激活儲存單元中。當?shù)谝恢恋贜比較信號CMPl至CMP8中的任一個被激活以便激活比較結(jié)果信號CMP_SUM時，盡管第一至第N儲存單元421_1至421_8被激活，但第一至第N儲存單元421_1至421_8不儲存輸入數(shù)據(jù)。
[0104]輸入數(shù)據(jù)對應于參考圖6所闡述的輸入地址IN_ADD，且儲存于儲存單元中的數(shù)據(jù)對應于儲存于參考圖6所闡述的儲存單元中的第二地址ST0_ADD1至ST0_ADD8。半導體器件的詳細操作與參考圖6所闡述的詳細操作相同。
[0105]根據(jù)例示性實施例的半導體器件在將來自非易失性儲存單元610的數(shù)據(jù)發(fā)送至第一至第N儲存單元621_1至621_8的過程中僅將冗余數(shù)據(jù)儲存一次，但冗余數(shù)據(jù)儲存于非易失性儲存單元610中，使得冗余數(shù)據(jù)不儲存于第一至第N儲存單元621_1至621_8中。
[0106]圖7說明根據(jù)本發(fā)明的另一例示性實施例的半導體系統(tǒng)的框圖。
[0107]如圖7中所示，半導體系統(tǒng)包括半導體器件710和控制器720。半導體器件710包括:非易失性儲存單元610，其用于儲存一個或多個第一地址；地址儲存單元620，其用于響應于復位命令I(lǐng)NIT_CMD而儲存自非易失性儲存單元610依序接收的第一地址作為第二地址，而當先前所儲存的第二地址中的任一個與第一地址的當前輸入地址IN_ADD相同時不儲存該當前輸入地址IN_ADD ；以及單元陣列630，其用于響應于存取命令ACC_CMD而利用儲存于地址儲存單元620中的第二地址以一個或多個冗余單元R_CELL替代一個或多個正常單元N_CELL。在復位操作中，控制器720將復位命令I(lǐng)NIT_CMD輸出至半導體器件710，且在存取操作中，控制器720將存取命令ACC_CMD和存取地址ACC_ADD輸出至半導體器件710。圖7所述的半導體器件710進一步包括:命令輸入單元711，其用于接收命令I(lǐng)NIT_CMD和ACC_CMD ;地址輸入單元712，其用于接收存取地址ACC_ADD ;以及模式設(shè)定單元713，其用于設(shè)定半導體器件710的模式。
[0108]下文參考圖6和圖7來闡述半導體系統(tǒng)。
[0109]控制器720將復位命令I(lǐng)NIT_CMD輸出至半導體器件710，使得半導體器件710執(zhí)行復位操作，且將存取命令ACC_CMD、存取地址ACC_ADD以及數(shù)據(jù)DATA輸出至半導體器件710，使得半導體器件710執(zhí)行存取操作。
[0110]半導體器件710的命令輸入單元711自控制器720接收復位命令I(lǐng)NIT_CMD和存取命令ACC_CMD。半導體器件710的地址輸入單元712自控制器720接收存取地址ACC_ADD。
[0111]模式設(shè)定單元713響應于輸入至命令輸入單元711的復位命令I(lǐng)NIT_CMD和存取命令ACC_CMD而設(shè)定半導體器件710的模式，使得半導體器件710執(zhí)行復位操作或存取操作。模式設(shè)定單元713可以響應于復位命令I(lǐng)NIT_CMD而激活復位信號INIT且可以響應于存取命令ACC_CMD而去激活復位信號INIT。
[0112]當執(zhí)行復位操作和存取操作時，半導體器件710的操作與參考圖6所闡述的操作相同，省略其說明。
[0113]根據(jù)本發(fā)明的例示性實施例，當數(shù)據(jù)/地址自半導體器件的非易失性儲存單元傳送至半導體器件的儲存單元時，冗余數(shù)據(jù)/地址僅儲存一次。因此，盡管冗余數(shù)據(jù)/地址儲存于非易失性儲存單元中，但冗余數(shù)據(jù)/地址不儲存于儲存單元中。
[0114]雖然已關(guān)于具體實施例闡述了本發(fā)明，但本領(lǐng)域技術(shù)人員將明了，可以在不背離如以下權(quán)利要求所界定的本發(fā)明的精神和范圍的情況下做出各種改變和修改。
[0115]通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0116]技術(shù)方案1.一種半導體器件，其包括:
[0117]非易失性儲存單元，其適用于儲存一個或多個第一地址；
[0118]地址儲存單元，其適用于:在復位操作中，儲存自所述非易失性儲存單元依序接收的所述第一地址作為第二地址，且刪除與所述第一地址的輸入地址相同的先前所儲存的第二地址；以及
[0119]單元陣列，其適用于在存取操作中基于所述第二地址用一個或多個冗余單元來替代一個或多個正常單元。
[0120]技術(shù)方案2.如技術(shù)方案I所述的半導體器件，其中，在所述存取操作中，當所有所述第二地址與存取地址不相同時，所述單元陣列存取對應于所述存取地址的所述正常單元，且當所述第二地址中的任一個與所述存取地址相同時，所述單元陣列存取替代對應于所述存取地址的所述正常單元的所述冗余單元。
[0121]技術(shù)方案3.如技術(shù)方案I所述的半導體器件，其中所述地址儲存單元包括:
[0122]第一至第N儲存單元，其各自適用于儲存所述第二地址中之一；以及
[0123]第一至第N比較單元，其適用于比較所述第二地址與所述輸入地址和存取地址中之一且產(chǎn)生相應的第一至第N比較信號。
[0124]技術(shù)方案4.如技術(shù)方案3所述的半導體器件，其中，在所述復位操作中，所述第一至第N儲存單元被依序激活，且所述輸入地址被儲存于所述第一至第N儲存單元中的被激活儲存單元中。
[0125]技術(shù)方案5.如技術(shù)方案4所述的半導體器件，其中，在所述復位操作中，當所述輸入地址與所述第二地址相同時，所述第一至第N比較單元激活相應的第一至第N比較信號，且來自所述第一至第N儲存單元當中的對應于被激活比較信號的儲存單元被復位。
[0126]技術(shù)方案6.如技術(shù)方案3所述的半導體器件，其中，在所述存取操作中，所有所述第一至第N儲存單元被去激活，且當所述第二地址與所述存取地址相同時，所述第一至第N比較單元激活相應的第一至第N比較信號。
[0127]技術(shù)方案7.如技術(shù)方案6所述的半導體器件，其中，當所述第一至第N比較信號中的任一個被激活時，所述單元陣列存取對應于所述第一至第N比較信號中的被激活比較信號的所述冗余單元，但當所有所述第一至第N比較信號被去激活時，所述單元陣列存取對應于所述存取地址的所述正常單元。
[0128]技術(shù)方案8.如技術(shù)方案6所述的半導體器件，其中所述單元陣列包括:
[0129]第一至第M子單元陣列，其對應于所述第一至第N儲存單元中的一個或多個，每一子單元陣列包括多個正常單元和多個冗余單元。
[0130]技術(shù)方案9.如技術(shù)方案8所述的半導體器件，其中，在所述存取操作中，當來自所述第一至第N比較信號當中的對應于每一子單元陣列的比較信號被激活時，所述第一至第M子單元陣列中的每一個存取被包括于每一子單元陣列中的所述冗余單元，但當所有所述第一至第N比較信號被去激活時，所述第一至第M子單元陣列中的每一個響應于所述存取地址而存取被包括于每一子單元陣列中的所述正常單元。
[0131]技術(shù)方案10.如技術(shù)方案I所述的半導體器件，其中，當所述半導體器件是半導體存儲器件時，所述存取操作是以下之一:用于將數(shù)據(jù)寫入至所述正常單元或所述冗余單元中的寫入操作、用于自所述正常單元或所述冗余單元讀取所述數(shù)據(jù)的讀取操作、以及用于刷新所述正常單元或所述冗余單元的所述數(shù)據(jù)的刷新操作。
[0132]技術(shù)方案11.如技術(shù)方案I所述的半導體器件，其中:
[0133]所述非易失性儲存單元包括E熔絲陣列，以及
[0134]所述單元陣列包括動態(tài)隨機存取存儲器DRAM單元陣列。
[0135]技術(shù)方案12.—種半導體器件,其包括:
[0136]非易失性儲存單元；
[0137]第一至第N儲存單元，其被依序激活且適用于當所述第一至第N儲存單元被激活時儲存自所述非易失性儲存單元接收的輸入數(shù)據(jù)；以及
[0138]第一至第N比較單元，其適用于比較儲存于相應的第一至第N儲存單元中的數(shù)據(jù)與所述輸入數(shù)據(jù)，
[0139]其中，來自所述第一至第N儲存單元當中的儲存了與所述輸入數(shù)據(jù)相同的數(shù)據(jù)的儲存單元基于所述第一至第N比較單元的比較結(jié)果而被復位。
[0140]技術(shù)方案13.如技術(shù)方案12所述的半導體器件，其中所述非易失性儲存單元將數(shù)據(jù)連續(xù)輸出至所述第一至第N儲存單元。
[0141]技術(shù)方案14.一種半導體器件,其包括:
[0142]非易失性儲存單元，其適用于儲存一個或多個第一地址；
[0143]地址儲存單元，其適用于:在復位操作中，儲存自所述非易失性儲存單元依序接收的所述第一地址，而當先前所儲存的第二地址中的任一個與所述第一地址的輸入地址相同時則不儲存所述輸入地址；以及
[0144]單元陣列，其適用于在存取操作中基于所述第二地址用一個或多個冗余單元來替代一個或多個正常單元。
[0145]技術(shù)方案15.如技術(shù)方案14所述的半導體器件，其中，在所述存取操作中，當所有所述第二地址與存取地址相同時，所述單元陣列存取對應于所述存取地址的所述正常單元，且當所述第二地址中的任一個與所述存取地址相同時，所述單元陣列存取替代對應于所述存取地址的所述正常單元的所述冗余單元。
[0146]技術(shù)方案16.如技術(shù)方案14所述的半導體器件，其中所述地址儲存單元包括:
[0147]第一至第N儲存單元，其各自適用于儲存所述第二地址中之一；以及
[0148]第一至第N比較單元，其適用于:比較所述第二地址與所述輸入地址和存取地址中之一，且產(chǎn)生相應的第一至第N比較信號。
[0149]技術(shù)方案17.如技術(shù)方案16所述的半導體器件，其中，在所述復位操作中，所述第一至第N儲存單元被依序激活，且所述輸入地址被儲存于所述第一至第N儲存單元中的被激活儲存單元中。
[0150]技術(shù)方案18.如技術(shù)方案17所述的半導體器件，其中，在所述復位操作中，當所述輸入地址與所述第二地址相同時，所述第一至第N比較單元激活相應的第一至第N比較信號，且來自所述第一至第N儲存單元當中的對應于被激活比較信號的儲存單元不儲存所述輸入地址。
【權(quán)利要求】
1.一種半導體器件，其包括: 非易失性儲存單元，其適用于儲存一個或多個第一地址； 地址儲存單元，其適用于:在復位操作中，儲存自所述非易失性儲存單元依序接收的所述第一地址作為第二地址，且刪除與所述第一地址的輸入地址相同的先前所儲存的第二地址；以及 單元陣列，其適用于在存取操作中基于所述第二地址用一個或多個冗余單元來替代一個或多個正常單元。
2.如權(quán)利要求1所述的半導體器件，其中，在所述存取操作中，當所有所述第二地址與存取地址不相同時，所述單元陣列存取對應于所述存取地址的所述正常單元，且當所述第二地址中的任一個與所述存取地址相同時，所述單元陣列存取替代對應于所述存取地址的所述正常單元的所述冗余單元。
3.如權(quán)利要求1所述的半導體器件，其中所述地址儲存單元包括: 第一至第N儲存單元，其各自適用于儲存所述第二地址中之一；以及 第一至第N比較單元，其適用于比較所述第二地址與所述輸入地址和存取地址中之一且產(chǎn)生相應的第一至第N比較信號。
4.如權(quán)利要求3所述的半導體器件，其中，在所述復位操作中，所述第一至第N儲存單元被依序激活，且所述輸入地址被儲存于所述第一至第N儲存單元中的被激活儲存單元中。
5.如權(quán)利要求4所述的半導體器件，其中，在所述復位操作中，當所述輸入地址與所述第二地址相同時，所述第一至第N比較單元激活相應的第一至第N比較信號，且來自所述第一至第N儲存單元當中的對應于被激活比較信號的儲存單元被復位。
6.如權(quán)利要求3所述的半導體器件，其中，在所述存取操作中，所有所述第一至第N儲存單元被去激活，且當所述第二地址與所述存取地址相同時，所述第一至第N比較單元激活相應的第一至第N比較信號。
7.如權(quán)利要求6所述的半導體器件，其中，當所述第一至第N比較信號中的任一個被激活時，所述單元陣列存取對應于所述第一至第N比較信號中的被激活比較信號的所述冗余單元，但當所有所述第一至第N比較信號被去激活時，所述單元陣列存取對應于所述存取地址的所述正常單元。
8.如權(quán)利要求6所述的半導體器件，其中所述單元陣列包括: 第一至第M子單元陣列，其對應于所述第一至第N儲存單元中的一個或多個，每一子單元陣列包括多個正常單元和多個冗余單元。
9.一種半導體器件，其包括: 非易失性儲存單元； 第一至第N儲存單元，其被依序激活且適用于當所述第一至第N儲存單元被激活時儲存自所述非易失性儲存單元接收的輸入數(shù)據(jù)；以及 第一至第N比較單元，其適用于比較儲存于相應的第一至第N儲存單元中的數(shù)據(jù)與所述輸入數(shù)據(jù)， 其中，來自所述第一至第N儲存單元當中的儲存了與所述輸入數(shù)據(jù)相同的數(shù)據(jù)的儲存單元基于所述第一至第N比較單元的比較結(jié)果而被復位。
10.一種半導體器件，其包括: 非易失性儲存單元，其適用于儲存一個或多個第一地址； 地址儲存單元，其適用于:在復位操作中，儲存自所述非易失性儲存單元依序接收的所述第一地址，而當先前所儲存的第二地址中的任一個與所述第一地址的輸入地址相同時則不儲存所述輸入地址；以及 單元陣列，其適用于在存取操作中基于所述第二地址用一個或多個冗余單元來替代一個或多個正常單元。
【文檔編號】G11C17/18GK104183275SQ201410174263
【公開日】2014年12月3日 申請日期:2014年4月28日 優(yōu)先權(quán)日:2013年5月28日
【發(fā)明者】宋清基 申請人:愛思開海力士有限公司