待測(cè)裝置、測(cè)試器及用于測(cè)試待測(cè)裝置的方法
【專利摘要】本發(fā)明公開了一種待測(cè)裝置、測(cè)試器及用于測(cè)試所述待測(cè)裝置的方法。所述待測(cè)裝置具有一連接接口、一控制器以及一功能區(qū)塊。所述連接接口是用以接收以一第一時(shí)鐘速率所傳送的一測(cè)試型樣并且輸出一功能測(cè)試結(jié)果。所述控制器是用以通過使用一第二時(shí)鐘速率來對(duì)所述測(cè)試型樣進(jìn)行取樣并據(jù)以產(chǎn)生一取樣后測(cè)試型樣，其中所述第二時(shí)鐘速率高于所述第一時(shí)鐘速率。所述功能區(qū)塊是用以對(duì)所述取樣后測(cè)試型樣執(zhí)行一特定功能并據(jù)以產(chǎn)生所述功能測(cè)試結(jié)果。通過本發(fā)明，可達(dá)到用一低速測(cè)試器來對(duì)一待測(cè)裝置進(jìn)行一實(shí)速功能測(cè)試的目的，進(jìn)而降低測(cè)試成本。
【專利說明】待測(cè)裝置、測(cè)試器及用于測(cè)試待測(cè)裝置的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明所公開的實(shí)施例是關(guān)于對(duì)半導(dǎo)體產(chǎn)品的測(cè)試，尤指一種用于以一低速(lower-speed)測(cè)試器來應(yīng)用實(shí)速(at-speed)功能測(cè)試的方法以及裝置。
【背景技術(shù)】
[0002]掃描煉(scan chain)是一種用在電路設(shè)計(jì)中用來進(jìn)行掃描測(cè)試的技術(shù)，確切來說，掃描煉提供一簡單的方式以設(shè)定及觀察電路設(shè)計(jì)中的每一正反器(flip-flop)。一頻率信號(hào)是于一轉(zhuǎn)移階段(shift phase)與一擷取階段(capture phase)的期間控制在掃描煉中所有的正反器，因此，一測(cè)試型樣(test pattern)可被輸入至由上述正反器所組成的掃描煉，且每一正反器的狀況可被讀出以判斷此電路設(shè)計(jì)是否通過(pass)掃描測(cè)試。
[0003]小型制程技術(shù)中增加的邏輯閘數(shù)量(gate count)以及增加的時(shí)序缺陷(timingdefect)逼使測(cè)試質(zhì)量的提升，以維持在測(cè)試后出貨給客戶的芯片的質(zhì)量層級(jí)(qualitylevel)，因此，基于掃描煉的實(shí)速測(cè)試可用以維持采用先進(jìn)(advanced)制程的更大、更復(fù)雜的芯片的測(cè)試質(zhì)量。為實(shí)現(xiàn)基于掃描煉的實(shí)速測(cè)試，有需要一高速測(cè)試器(high-speedtester)來傳送(feed)具有一高時(shí)鐘速率的測(cè)試型樣，以在一待測(cè)裝置(device undertest，DUT)上用操作在所述高時(shí)鐘速率的掃描煉來運(yùn)行掃描測(cè)試。然而，使用高速測(cè)試器將無可避免地增加測(cè)試成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的實(shí)施例公開了一種用低速測(cè)試器(lower-speed tester)來應(yīng)用一實(shí)速功能測(cè)試的裝置以及方法。
[0005]本發(fā)明的一第一實(shí)施例公開了一種待測(cè)裝置，所述待測(cè)裝置包括一連接接口、一控制器以及一功能區(qū)塊(functional block)。所述連接接口是用以接收以一第一時(shí)鐘速率傳送來的一測(cè)試型樣并且輸出一功能測(cè)試結(jié)果。所述控制器是用以通過使用一第二時(shí)鐘速率來對(duì)所述測(cè)試型樣進(jìn)行取樣并據(jù)以產(chǎn)生一取樣后測(cè)試型樣，其中所述第二時(shí)鐘速率高于所述第一時(shí)鐘速率。所述功能區(qū)塊是用以在所述取樣后測(cè)試型樣執(zhí)行一特定功能并據(jù)以產(chǎn)生所述功能測(cè)試結(jié)果。
[0006]在一實(shí)施例中，所述待測(cè)裝置是一閃存控制器芯片。
[0007]在一實(shí)施例中，所述功能區(qū)塊是一錯(cuò)誤檢查及校正(error checking andcorrection, ECC)電路，所述特定功能是一 ECC譯碼操作，且所述ECC電路是設(shè)置來使用一共享電路(shared circuitry)來執(zhí)行一 ECC編碼操作以及所述ECC譯碼操作。
[0008]在一實(shí)施例中，所述待測(cè)裝置還包括一頻率產(chǎn)生器。所述頻率產(chǎn)生器是用以產(chǎn)生一內(nèi)部(internal)參考頻率至所述控制器以及所述功能區(qū)塊，其中所述內(nèi)部參考頻率具有所述第二時(shí)鐘速率。
[0009]本發(fā)明的一第二實(shí)施例公開了一種測(cè)試器，所述測(cè)試器包括一測(cè)試型樣產(chǎn)生器以及一連接接口。所述測(cè)試型樣產(chǎn)生器是用以產(chǎn)生至少一測(cè)試型樣。所述連接接口是用以傳送所述至少一測(cè)試型樣至一待測(cè)裝置以進(jìn)行一實(shí)速功能測(cè)試(at-speed functionaltest)，以及自所述測(cè)試裝置接收至少一功能測(cè)試結(jié)果，其中所述至少一測(cè)試型樣是由所述連接接口以一第一時(shí)鐘速率傳送，所述第一時(shí)鐘速率是低于所述待測(cè)裝置進(jìn)行所述實(shí)速功能測(cè)試所用的一第二時(shí)鐘速率。
[0010]在一實(shí)施例中，由所述連接接口所傳來的每一測(cè)試型樣包括被一前一(preceding)單一周期全為零的(one-cycle non-all zero)位型樣以及一后一(following)單周期全為零的位型樣所包夾的一單一周期并非全為零(one-cyclenon-all-zero)的位型樣。舉例來說,所述至少一測(cè)試型樣包括一第一測(cè)試型樣以及一第二測(cè)試型樣，包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣與包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣相同，且包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣以及包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣是同位置的(co-located)位型樣。還舉例來說,所述至少一測(cè)試型樣包括一第一測(cè)試型樣以及一第二測(cè)試型樣，且包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣與包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣不同。此外，包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣以及包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣具有不同數(shù)量的I。
[0011]根據(jù)本發(fā)明的一第三實(shí)施例公開一種用于測(cè)試一待測(cè)裝置的方法，所述方法包括:產(chǎn)生至少一測(cè)試型樣；以一第一時(shí)鐘速率將所述至少一測(cè)試型樣傳送至所述待測(cè)裝置；使用一第二時(shí)鐘速率來對(duì)所述測(cè)試型樣進(jìn)行取樣并據(jù)以產(chǎn)生至少一取樣后測(cè)試型樣，其中所述第二時(shí)鐘速率高于所述第一時(shí)鐘速率；對(duì)所述至少一取樣后測(cè)試型樣執(zhí)行一特定功能并及據(jù)以產(chǎn)生至少一功能測(cè)試結(jié)果；以及輸出所述至少一功能測(cè)試結(jié)果。
[0012]在一實(shí)施例中，每一測(cè)試型樣包括被一前一單周期全為零的位型樣以及一下一單周期全為零的位型樣所包夾的一單周期并非全為零的位型樣。舉例來說，產(chǎn)生所述至少一功能測(cè)試結(jié)果的步驟包括:產(chǎn)生一第一測(cè)試型樣以及一第二測(cè)試型樣，其中包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣與包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣相同，且包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣以及包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位圖是并非同位置的(co-located)位型樣。還舉例來說,產(chǎn)生所述至少一功能測(cè)試結(jié)果的步驟包括:產(chǎn)生一第一測(cè)試型樣以及一第二測(cè)試型樣，其中包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣與包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣不同。此外，包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣以及包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣具有不同數(shù)量的I。
[0013]在一實(shí)施例中，所述待測(cè)裝置是一閃存控制器芯片。
[0014]在一實(shí)施例中，執(zhí)行所述特定功能的步驟包括:利用一錯(cuò)誤檢查及校正電路來執(zhí)行所述特定功能。所述特定功能是一 ECC譯碼操作，且所述ECC電路是用以使用共享電路(shared circuitry)來執(zhí)行一 ECC編碼操作以及所述ECC譯碼操作。
【專利附圖】

【附圖說明】
[0015]圖1是根據(jù)本發(fā)明的一實(shí)施例的測(cè)試系統(tǒng)的示意圖。[0016]圖2是測(cè)試型樣產(chǎn)生器所產(chǎn)生的一測(cè)試型樣以及被控制器所取得的一取樣后測(cè)試型樣的一實(shí)施例的示意圖。
[0017]圖3是圖1所示的測(cè)試型樣產(chǎn)生器所產(chǎn)生的不同測(cè)試型樣的第一范例的示意圖。
[0018]圖4是圖1所示的測(cè)試型樣產(chǎn)生器所產(chǎn)生的不同測(cè)試型樣的第二范例的示意圖。
[0019]圖5是圖1所示的測(cè)試型樣產(chǎn)生器所產(chǎn)生的不同測(cè)試型樣的第三范例的示意圖。
[0020]圖6是圖1所示的錯(cuò)誤檢查及校正電路的一范例的示意圖。
[0021]圖7是根據(jù)本發(fā)明的一實(shí)施例而用于對(duì)一待測(cè)裝置進(jìn)行測(cè)試的方法的流程圖。
[0022]其中，附圖標(biāo)記說明如下:
[0023]
【權(quán)利要求】
1.一種待測(cè)裝置，其特征在于包括: 一連接接口，用以接收以一第一時(shí)鐘速率所傳送的一測(cè)試型樣并且輸出一功能測(cè)試結(jié)果; 一控制器，用以通過使用一第二時(shí)鐘速率來對(duì)所述測(cè)試型樣進(jìn)行取樣并據(jù)以產(chǎn)生一取樣后測(cè)試型樣，其中所述第二時(shí)鐘速率高于所述第一時(shí)鐘速率； 一功能區(qū)塊，用以對(duì)所述取樣后測(cè)試型樣執(zhí)行一特定功能并據(jù)以產(chǎn)生所述功能測(cè)試結(jié)果O
2.如權(quán)利要求1所述的待測(cè)裝置，其特征在于，所述待測(cè)裝置是一閃存控制器芯片。
3.如權(quán)利要求1所述的待測(cè)裝置，其特征在于，所述功能區(qū)塊是一錯(cuò)誤檢查及校正電路。
4.如權(quán)利要求3所述的待測(cè)裝置，其特征在于，所述特定功能是一錯(cuò)誤檢查及校正譯碼操作。
5.如權(quán)利要求4所述的待測(cè)裝置，其特征在于，所述錯(cuò)誤檢查及校正電路是設(shè)置來使用一共享電路以執(zhí)行一錯(cuò)誤檢查及校正編碼操作以及所述錯(cuò)誤檢查及校正譯碼操作。
6.如權(quán)利要求1所述的待測(cè)裝置，其特征在于還包括: 一頻率產(chǎn)生器，用以產(chǎn)生 一內(nèi)部參考頻率至所述控制器以及所述功能區(qū)塊，其中所述內(nèi)部參考頻率具有所述第二時(shí)鐘速率。
7.—種測(cè)試器，其特征在于包括: 一測(cè)試型樣產(chǎn)生器，用以產(chǎn)生至少一測(cè)試型樣；以及 一連接接口，用以傳送所述至少一測(cè)試型樣至一待測(cè)裝置以進(jìn)行一實(shí)速功能測(cè)試，以及自所述測(cè)試裝置接收至少一功能測(cè)試結(jié)果，其中所述至少一測(cè)試型樣是由所述連接接口以一第一時(shí)鐘速率傳送，所述第一時(shí)鐘速率是低于所述待測(cè)裝置進(jìn)行所述實(shí)速功能測(cè)試所用的一第二時(shí)鐘速率。
8.如權(quán)利要求7所述的測(cè)試器，其特征在于，由所述連接接口所傳送的每一測(cè)試型樣包括被一前一單一周期全為零的位型樣以及一下一單一周期全為零的位型樣所包夾的一單一周期并非全為零的位型樣。
9.如權(quán)利要求8所述的測(cè)試器，其特征在于，所述至少一測(cè)試型樣包括一第一測(cè)試型樣以及一第二測(cè)試型樣，包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣與包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣相同，且包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣以及包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣是同位置的位型樣。
10.如權(quán)利要求8所述的測(cè)試器，其特征在于，所述至少一測(cè)試型樣包括一第一測(cè)試型樣以及一第二測(cè)試型樣，且包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣與包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣不同。
11.如權(quán)利要求10所述的測(cè)試器，其特征在于，包括于所述第一測(cè)試型樣的所述單一周期并非全為零的位型樣以及包括于所述第二測(cè)試型樣的所述單一周期并非全為零的位型樣具有不同數(shù)量的I。
12.一種用于測(cè)試一待測(cè)裝置的方法，其特征在于包括: 產(chǎn)生至少一測(cè)試型樣；以一第一時(shí)鐘速率將所述至少一測(cè)試型樣傳送至所述待測(cè)裝置； 使用一第二時(shí)鐘速率來對(duì)所述測(cè)試型樣進(jìn)行取樣并據(jù)以產(chǎn)生至少一取樣后測(cè)試型樣，其中所述第二時(shí)鐘速率高于所述第一時(shí)鐘速率； 對(duì)所述至少一取樣后測(cè)試型樣執(zhí)行一特定功能并及據(jù)以產(chǎn)生至少一功能測(cè)試結(jié)果；以及 輸出所述至少一功能測(cè)試`結(jié)果。
【文檔編號(hào)】G11C29/42GK103854703SQ201310631890
【公開日】2014年6月11日 申請(qǐng)日期:2013年11月29日 優(yōu)先權(quán)日:2012年11月30日
【發(fā)明者】楊宗杰 申請(qǐng)人:慧榮科技股份有限公司