讀出電路及半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明將讀出電路構(gòu)成為：在讀出期間在第1鎖存電路和第2鎖存電路保持相反的數(shù)據(jù)，并能夠利用由于靜電等噪聲導(dǎo)致該數(shù)據(jù)沿相同方向反轉(zhuǎn)的情況來檢測所保持的數(shù)據(jù)的異常。從而提供能夠?qū)λ３值臄?shù)據(jù)因靜電等噪聲而反轉(zhuǎn)的情況進(jìn)行檢測的讀出電路。
【專利說明】讀出電路及半導(dǎo)體裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及讀出并保持半導(dǎo)體存儲(chǔ)元件的數(shù)據(jù)的讀出電路及半導(dǎo)體裝置，更詳細(xì)而言涉及具備對(duì)由于靜電等噪聲導(dǎo)致保持的數(shù)據(jù)反轉(zhuǎn)的情況進(jìn)行檢測的功能的讀出電路。
【背景技術(shù)】
[0002]圖3中示出現(xiàn)有的讀出半導(dǎo)體存儲(chǔ)元件的數(shù)據(jù)的讀出電路的電路圖?，F(xiàn)有的讀出電路具備第I開關(guān)32、第2開關(guān)33和鎖存電路34。存儲(chǔ)元件31例如是非易失性半導(dǎo)體存儲(chǔ)器。
[0003]第I開關(guān)32連接于存儲(chǔ)元件31和讀出端子OUT之間，受控制信號(hào)Φ I控制。第2開關(guān)33連接于讀出端子OUT和接地端子之間，受控制信號(hào)Φ2控制。鎖存電路34連接于讀出端子OUT。
[0004]現(xiàn)有的讀出電路如以下那樣將存儲(chǔ)元件31的數(shù)據(jù)讀出至讀出端子OUT并在鎖存電路34保持該數(shù)據(jù)。
[0005]首先，通過第2開關(guān)33，初始化讀出端子OUT的電壓和鎖存電路34的數(shù)據(jù)。接著，第I開關(guān)32導(dǎo)通，由此存儲(chǔ)元件31的數(shù)據(jù)輸出至讀出端子OUT。同時(shí)，鎖存電路34保持存儲(chǔ)元件31的數(shù)據(jù)。而且，第I開關(guān)32斷開后，存儲(chǔ)元件31的數(shù)據(jù)也輸出至讀出端子OUT(例如，參照專利文獻(xiàn)I)。
[0006]專利文獻(xiàn)1:日本特開2010-192039號(hào)公報(bào)。

【發(fā)明內(nèi)容】

[0007]然而，在現(xiàn)有的讀出電路中存在著這一課題，即:在鎖存電路34保持存儲(chǔ)元件31的數(shù)據(jù)之后，在由于靜電等噪聲導(dǎo)致數(shù)據(jù)反轉(zhuǎn)的情況下，沒有檢測該情況的手段，從而錯(cuò)誤的數(shù)據(jù)繼續(xù)從讀出端子OUT輸出。
[0008]本發(fā)明是為了解決以上那樣的課題而設(shè)計(jì)的，提供即使在由于靜電等噪聲導(dǎo)致鎖存電路34的數(shù)據(jù)反轉(zhuǎn)的情況下，也不繼續(xù)從讀出端子OUT輸出錯(cuò)誤數(shù)據(jù)的讀出電路及半導(dǎo)體裝置。
[0009]為了解決上述課題，本發(fā)明以如下方式構(gòu)成讀出電路:在讀出期間在第I鎖存電路和第2鎖存電路保持相反的數(shù)據(jù)，并能夠利用由于靜電等噪聲導(dǎo)致該數(shù)據(jù)沿相同方向反轉(zhuǎn)來檢測保持的數(shù)據(jù)的異常。
[0010]依據(jù)本發(fā)明的讀出電路，即使在由于靜電等噪聲導(dǎo)致鎖存電路的數(shù)據(jù)反轉(zhuǎn)的情況下，也能夠?qū)υ撉闆r進(jìn)行檢測，因此錯(cuò)誤數(shù)據(jù)不繼續(xù)從輸出端子OUT輸出，從而能夠提供可靠性高的半導(dǎo)體裝置。
【專利附圖】

【附圖說明】
[0011]圖1是示出本實(shí)施方式的讀出電路的電路圖。
[0012]圖2是示出本實(shí)施方式的讀出電路的動(dòng)作的時(shí)間圖。[0013]圖3是現(xiàn)有的讀出電路的電路圖。
[0014]附圖標(biāo)記說明
11、12鎖存電路；31存儲(chǔ)元件；34鎖存電路。
【具體實(shí)施方式】
[0015]圖1是示出本實(shí)施方式的讀出電路的電路圖。本實(shí)施方式的讀出電路I具備第I鎖存電路11、第2鎖存電路12、第I開關(guān)13、第2開關(guān)14、反相器15a、15b、15c、NOR電路
16、第3開關(guān)17、第4開關(guān)18和XNOR電路20。
[0016]第I鎖存電路11連接于第I節(jié)點(diǎn)NI。第I開關(guān)13連接于第I節(jié)點(diǎn)NI和輸入端子IN之間，受控制信號(hào)Φ I控制。第2開關(guān)14連接于第I節(jié)點(diǎn)NI和接地端子之間，受控制信號(hào)Φ2控制。反相器15a的輸入端子連接于第I節(jié)點(diǎn)NI。在反相器15b的輸入端子連接有反相器15a的輸出端子,反相器15b的輸出端子連接于輸出鎖存電路11的數(shù)據(jù)的輸出端子OUT。在NOR電路16的一個(gè)輸入端子連接有反相器15a的輸出端子，在NOR電路16的另一個(gè)輸入端子輸入控制信號(hào)Φ1。第3開關(guān)17連接于第2節(jié)點(diǎn)N2和電源端子之間，受控制信號(hào)Φ2的反轉(zhuǎn)控制信號(hào)Φ2Χ控制。第4開關(guān)18連接于第2節(jié)點(diǎn)N2和接地端子之間，受NOR電路16的輸出端子(第3節(jié)點(diǎn)N3)的信號(hào)控制。反相器15c的輸入端子連接于第2節(jié)點(diǎn)N2。在作為檢測電路的XN0R20的一個(gè)輸入端子連接有反相器15b的輸出端子(第4節(jié)點(diǎn)N4)，在XN0R20的另一個(gè)輸入端子連接有反相器15c的輸出端子，XN0R20的輸出端子連接于檢測端子DET。檢測端子DET是將表示鎖存電路的數(shù)據(jù)異常的檢測信號(hào)進(jìn)行輸出的端子。
[0017]本實(shí)施方式的讀出電路I在輸入端子IN連接有例如非易失性半導(dǎo)體存儲(chǔ)器，通過控制信號(hào)Φ1及Φ 2將其數(shù)據(jù)讀入至第I鎖存電路11及第2鎖存電路12，并將其數(shù)據(jù)輸出至連接于輸出端子OUT的后級(jí)電路。另外，讀出電路I對(duì)讀入至第I鎖存電路11的數(shù)據(jù)由于靜電等噪聲導(dǎo)致反轉(zhuǎn)的情況進(jìn)行檢測，將該檢測信號(hào)從檢測端子DET輸出至后級(jí)電路。在此，檢測信號(hào)為低(Low)時(shí)表示鎖存電路的數(shù)據(jù)異常。為了可靠性，后級(jí)電路以定期將半導(dǎo)體存儲(chǔ)器的數(shù)據(jù)讀出至讀出電路I的方式進(jìn)行控制。而且，當(dāng)后級(jí)電路通過檢測端子DET的檢測信號(hào)檢測出鎖存電路的數(shù)據(jù)異常時(shí)，能以將半導(dǎo)體存儲(chǔ)器的數(shù)據(jù)讀出至讀出電路I的方式進(jìn)行控制。
[0018]圖2是示出本實(shí)施方式的讀出電路的動(dòng)作的時(shí)間圖。
[0019]在此，在輸入端子IN輸入有高(High)的數(shù)據(jù)的狀態(tài)下，對(duì)讀出電路的動(dòng)作進(jìn)行說明。
[0020]在時(shí)間TO處，全部信號(hào)維持前次的定期讀出的狀態(tài)。時(shí)間Tl至?xí)r間T4是定期讀出期間。然后，在時(shí)間T5示出對(duì)半導(dǎo)體裝置施加靜電等噪聲，第I鎖存電路11的數(shù)據(jù)反轉(zhuǎn)的狀態(tài)。
[0021]到時(shí)間Tl時(shí)，控制信號(hào)Φ1變?yōu)楦撸?開關(guān)14閉合使第I節(jié)點(diǎn)NI初始化(低)，第I鎖存電路11的數(shù)據(jù)也變?yōu)榈?。第I節(jié)點(diǎn)NI變?yōu)榈蜁r(shí)，反相器15a輸出高，反相器15b輸出低，輸出端子OUT輸出低。由于輸入的控制信號(hào)Φ2和反相器15a的輸出信號(hào)都為高，所以NOR電路16在輸出端子(第3節(jié)點(diǎn)N3)輸出低。因此，第4開關(guān)18斷開。由于控制信號(hào)Φ2Χ是控制信號(hào)Φ2的反轉(zhuǎn)信號(hào)所以其為低，第3開關(guān)17閉合使第2節(jié)點(diǎn)N2初始化(高)，第2鎖存電路12的數(shù)據(jù)也變?yōu)楦摺５?節(jié)點(diǎn)N2變?yōu)楦邥r(shí)，反相器15c的輸出(第4節(jié)點(diǎn)N4)變?yōu)榈汀Ｓ捎谳敵龆俗覱UT和第4節(jié)點(diǎn)N4都為低，所以XNOR電路20從輸出端子輸出高，檢測端子DET的檢測信號(hào)維持高。
[0022]在時(shí)間T2處，控制信號(hào)Φ 2變?yōu)榈?，控制信?hào)Φ2Χ變?yōu)楦邥r(shí)，第2開關(guān)14和第3開關(guān)17斷開。由于第I鎖存電路11，第I節(jié)點(diǎn)NI保持低。另外，由于第2鎖存電路12，第2節(jié)點(diǎn)N2保持高。
[0023]到時(shí)間T3時(shí)，控制信號(hào)Φ I變?yōu)榈停贗開關(guān)13閉合，讀出電路I將連接于輸入端子IN的半導(dǎo)體存儲(chǔ)器的數(shù)據(jù)讀出至第I鎖存電路11。在此，由于輸入至輸入端子IN的數(shù)據(jù)為高，所以第I節(jié)點(diǎn)NI變?yōu)楦?，第I鎖存電路11的數(shù)據(jù)也變?yōu)楦摺５贗節(jié)點(diǎn)NI變?yōu)楦邥r(shí)，反相器15a輸出低，反相器15b輸出高，輸出端子OUT輸出高。由于輸入的控制信號(hào)Φ2和反相器15a的輸出信號(hào)都為低，所以NOR電路16在輸出端子(第3節(jié)點(diǎn)N3)輸出高。因此，第4開關(guān)18閉合，使第2節(jié)點(diǎn)N2和第2鎖存電路12的數(shù)據(jù)為低。第2節(jié)點(diǎn)N2變?yōu)榈蜁r(shí)，反相器15c的輸出(第4節(jié)點(diǎn)N4)變?yōu)楦?。由于輸出端子OUT和第4節(jié)點(diǎn)N4都為高，所以XNOR電路20從輸出端子輸出高，檢測端子DET的檢測信號(hào)維持高。
[0024]到時(shí)間T4時(shí)，控制信號(hào)Φ1變?yōu)楦?，第I開關(guān)13斷開。由于第I鎖存電路11，第I節(jié)點(diǎn)NI保持高。另外，由于NOR電路16的輸出變?yōu)榈?，所以?開關(guān)18斷開，然而由于第2鎖存電路12，第2節(jié)點(diǎn)N2保持低。
[0025]以上說明的時(shí)間Tl至?xí)r間T4是讀出電路I的讀出期間的動(dòng)作。
[0026]對(duì)在時(shí)間T5施加靜電等噪聲而鎖存電路的數(shù)據(jù)反轉(zhuǎn)時(shí)的動(dòng)作進(jìn)行說明。
[0027]由于靜電等噪聲，第I鎖存電路11和第2鎖存電路12存在數(shù)據(jù)反轉(zhuǎn)的可能性。在此，由于第I鎖存電路11和第2鎖存電路12由相同的電路構(gòu)成，所以如果數(shù)據(jù)反轉(zhuǎn)則反轉(zhuǎn)為相同的值。因此，在第I鎖存電路11的數(shù)據(jù)從高反轉(zhuǎn)為低的情況下，第2鎖存電路12的數(shù)據(jù)不反轉(zhuǎn)，而是保持低。
[0028]第I鎖存電路11的數(shù)據(jù)反轉(zhuǎn)為低時(shí),反相器15a輸出高,反相器15b輸出低，輸出端子OUT輸出錯(cuò)誤的數(shù)據(jù)低。此時(shí)，由于第2鎖存電路12的數(shù)據(jù)保持為低，所以第4節(jié)點(diǎn)N4為高。由于輸出端子OUT的數(shù)據(jù)為低并且第4節(jié)點(diǎn)N4為高，所以XNOR電路20從輸出端子輸出低，檢測端子DET的檢測信號(hào)變?yōu)榈汀?br> [0029]如以上說明的那樣，本實(shí)施方式的讀出電路I能對(duì)鎖存電路的數(shù)據(jù)反轉(zhuǎn)的情況進(jìn)行檢測，并輸出檢測端子DET的檢測信號(hào)(低)。因此，連接于后級(jí)的電路能夠檢測鎖存電路的異常，所以能通過對(duì)控制信號(hào)Φ1、Φ2進(jìn)行控制，以將半導(dǎo)體存儲(chǔ)器的數(shù)據(jù)讀出至讀出電路I的方式進(jìn)行控制。
[0030]此外，在本實(shí)施方式中，雖然對(duì)輸入至輸入端子IN的數(shù)據(jù)為高的情況進(jìn)行了說明，但即使在數(shù)據(jù)為低或者為高阻(H1-Z)的情況下，讀出電路I也同樣能夠檢測鎖存電路的異常。
[0031]另外，在本實(shí)施方式的讀出電路I中，優(yōu)選第I鎖存電路11和第2鎖存電路12使用相同的電源線并且鄰接配置，這是為了使其因靜電等噪聲而沿相同方向反轉(zhuǎn)。另外，優(yōu)選鎖存電路和各開關(guān)的結(jié)構(gòu)、配置相同。
[0032]另外，本實(shí)施方式的讀出電路I的電路結(jié)構(gòu)是一個(gè)示例，只要構(gòu)成電路以使在讀出期間在第I鎖存電路11和第2鎖存電路12保持相反的數(shù)據(jù)、并能夠利用由于靜電等噪聲導(dǎo)致該數(shù)據(jù)沿相同方向反轉(zhuǎn)的情況來檢測所保持的數(shù)據(jù)的異常即可，而不限于該電路結(jié)構(gòu)。
【權(quán)利要求】
1.一種讀出電路，具備:讀出輸入端子的數(shù)據(jù)的第I開關(guān)、保持所述第I開關(guān)所讀出的數(shù)據(jù)的第I鎖存電路、初始化所述第I鎖存電路的數(shù)據(jù)的第2開關(guān)、以及輸出所述第I鎖存電路的數(shù)據(jù)的輸出端子，其特征在于，所述讀出電路還具備: 第2鎖存電路，保持對(duì)所述第I鎖存電路的數(shù)據(jù)進(jìn)行過反轉(zhuǎn)的數(shù)據(jù)；以及 檢測電路，檢測所述第I鎖存電路的數(shù)據(jù)和所述第2鎖存電路的數(shù)據(jù)中的哪一個(gè)反轉(zhuǎn)的數(shù)據(jù)異常， 其中，當(dāng)所述檢測電路檢測到數(shù)據(jù)異常時(shí)，從檢測端子輸出檢測信號(hào)。
2.如權(quán)利要求1所述的讀出電路，其特征在于，具備: 第3開關(guān)，將所述第2鎖存電路初始化為對(duì)所述第I鎖存電路的初始數(shù)據(jù)進(jìn)行過反轉(zhuǎn)的數(shù)據(jù)；以及 第4開關(guān)，在所述第I鎖存電路所保持的數(shù)據(jù)和所述第2鎖存電路的初始數(shù)據(jù)相同的情況下，對(duì)所述第2鎖存電路的數(shù)據(jù)進(jìn)行反轉(zhuǎn)。
3.如權(quán)利要求1所述的讀出電路，其特征在于，所述第I鎖存電路和所述第2鎖存電路使用相同的電源線并且鄰接配置。
4.如權(quán)利要求2所述的讀出電路，其特征在于，所述第I鎖存電路和所述第2鎖存電路使用相同的電源線并且鄰接配置。
5.一種半導(dǎo)體裝置，具備: 存儲(chǔ)元件，連接于所述輸入端子；以及 如權(quán)利要求1至4的任一項(xiàng)所述的讀出電路，保持從所述存儲(chǔ)元件讀出的數(shù)據(jù)，并且檢測所述保持的數(shù)據(jù)的異常。
【文檔編號(hào)】G11C16/26GK103680630SQ201310443051
【公開日】2014年3月26日 申請(qǐng)日期:2013年9月26日 優(yōu)先權(quán)日:2012年9月26日
【發(fā)明者】渡邊考太郎, 見谷真 申請(qǐng)人:精工電子有限公司