具有冗余單元的半導體存儲器件和系統(tǒng)及其方法
【專利摘要】在一個實施例中，存儲器件包括存儲單元陣列、數(shù)據(jù)線選擇電路和選擇控制邏輯。存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組。第一存儲單元組包括與第一數(shù)據(jù)線相關聯(lián)的多個第一存儲單元，冗余存儲單元組包括與冗余數(shù)據(jù)線相關聯(lián)的多個冗余存儲單元。選擇控制邏輯配置為檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且配置為控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用所述多個冗余存儲單元之一來替換第一存儲單元組中檢測到的帶缺陷存儲單元。
【專利說明】具有冗余單元的半導體存儲器件和系統(tǒng)及其方法
[0001]相關申請的交叉引用
[0002]本申請要求2012年11月7日在美國專利商標局遞交的美國專利申請13/670, 822和13/670，792以及2012年8月27日在韓國知識產(chǎn)權局遞交的韓國專利申請10-2012-0093879和10-2012-0093883的權益，其公開全部合并在此作為參考。
【技術領域】
[0003]本發(fā)明構思涉及一種半導體存儲器件，更具體地，涉及一種具有冗余單元的半導體存儲器件和/或系統(tǒng)和/或與其相關聯(lián)的方法。
【背景技術】
[0004]半導體存儲器尺寸的不斷增加已經(jīng)導致了帶缺陷單元出現(xiàn)概率的逐漸增加。根據(jù)修復這種帶缺陷單元的現(xiàn)有方法，當帶缺陷單元出現(xiàn)概率增加時，由于修復單元靈活性的限制，限制了冗余資源。此外，由于存儲器密度增加，如果替換的單位冗余單元組是恒定的，那么替換的冗余單元的數(shù)目增加，導致了芯片尺寸的增加。

【發(fā)明內(nèi)容】

[0005]至少一個實施例涉及存儲器件。
[0006]在一個實施例中，存儲器件包括存儲單元陣列、數(shù)據(jù)線選擇電路和選擇控制邏輯。存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組。第一存儲單元組包括與第一數(shù)據(jù)線相關聯(lián)的多個第一存儲單元，冗余存儲單元組包括與冗余數(shù)據(jù)線相關聯(lián)的多個冗余存儲單元。選擇控制邏輯配置為檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且配置為用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用所述多個冗余存儲單元之一來替換第一存儲單元組中檢測到的帶缺陷存儲單元。選擇控制邏輯包括存儲裝置，配置為存儲針對帶缺陷存儲單元的地址信息。地址信息包括對第一存儲單元組中包括帶缺陷存儲單元的行和列進行標識的行地址信息和列地址信息。選擇控制邏輯還包括控制信號產(chǎn)生邏輯，配置為基于地址信息和接收到的地址來產(chǎn)生用于控制數(shù)據(jù)線選擇電路的控制信號。接收到的地址標識存儲單元陣列中正被訪問的至少一個存儲單元。
[0007]在一個實施例中，控制信號產(chǎn)生邏輯包括比較器，比較器配置為將地址信息和接收到的地址進行比較，并且控制信號產(chǎn)生邏輯配置為基于比較產(chǎn)生控制信號。
[0008]在一個實施例中，比較器包括行比較器和列比較器。行比較器配置為將行地址信息與接收到的地址所表示的接收行地址進行比較。列比較器配置為將列地址信息與接收到的地址所表示的接收列地址進行比較。
[0009]在一個實施例中，行比較器包括行地址存儲單元。行地址存儲單元配置為從存儲裝置接收行地址信息，并且存儲行地址信息。
[0010]在一個實施例中，列比較器包括列地址存儲單元。列地址存儲單元配置為從存儲裝置接收列地址信息，并且存儲列地址信息。[0011]在一個實施例中，存儲裝置是非易失性存儲器件，并且行和列地址存儲單元是易失性存儲器件。例如，易失性存儲器件可以是內(nèi)容可尋址存儲器。
[0012]在一個實施例中，比較器配置為基于比較產(chǎn)生選擇信號。選擇信號表示是否存在帶缺陷存儲單元，并且標識包括帶缺陷存儲單元的存儲單元組，并且控制信號產(chǎn)生邏輯配置為基于選擇信號產(chǎn)生控制信號。
[0013]在一個實施例中，控制信號產(chǎn)生邏輯還包括代碼產(chǎn)生器，配置為基于選擇信號產(chǎn)生控制信號。例如，控制信號包括用于控制數(shù)據(jù)線選擇電路中的每一個選擇單元的操作的比特。
[0014]在一個實施例中，存儲單元陣列包括第一至第η存儲單元組，其中η大于等于2。第一至第η存儲單元組分別與第一至第η數(shù)據(jù)線相關聯(lián)。這里，數(shù)據(jù)線選擇電路配置為在(i)冗余數(shù)據(jù)線和第一至第η數(shù)據(jù)線以及(ii)第一至第η輸入/輸出節(jié)點之間提供數(shù)據(jù)路徑。
[0015]在一個實施例中，數(shù)據(jù)線選擇電路包括第一至第η選擇單元。第一至第η選擇單元中的每一個與第一至第η輸入/輸出節(jié)點中的相應節(jié)點相關聯(lián)。第一至第η選擇單元中的每一個具有與第一至第η數(shù)據(jù)線中的相應數(shù)據(jù)線相關聯(lián)的第一節(jié)點，并且具有與冗余數(shù)據(jù)線和第一至第η數(shù)據(jù)線之一相關聯(lián)的第二節(jié)點。第一至第η選擇單元中的每一個配置為基于控制信號，提供從第一和第二節(jié)點之一到第一至第η輸入/輸出節(jié)點中的相關聯(lián)節(jié)點的數(shù)據(jù)路徑。在一個實施例中，第一至第η選擇單元中的每一個包括復用器。在一個實施例中，第一至第η輸入/輸出節(jié)點中的每一個是DQ焊盤(pad)。在一個實施例中，控制信號產(chǎn)生邏輯包括比較器，配置為將地址信息和接收到的地址進行比較，并且控制信號產(chǎn)生邏輯配置為基于比較產(chǎn)生控制信號。
[0016]在一個實施例中，比較器配置為基于比較產(chǎn)生選擇信號。選擇信號表示是否存在帶缺陷存儲單元，標識第一至第η存儲單元組中包括所述帶缺陷存儲單元的存儲單元組，并且控制信號產(chǎn)生邏輯配置為基于選擇信號產(chǎn)生控制信號。
[0017]在一個實施例中，控制信號產(chǎn)生邏輯還包括代碼產(chǎn)生器，配置為基于選擇信號產(chǎn)生所述控制信號?？刂菩盘柊ㄅc第一至第η選擇單元中的每一個相關聯(lián)的比特，控制信號的每一個比特表示第一至第η選擇單元中的相關聯(lián)選擇單元的第一和第二節(jié)點中的哪一個耦合至第一至第η輸入/輸出節(jié)點中的相關聯(lián)節(jié)點。
[0018]在一個實施例中，第一至第(η-1)選擇單元的第二節(jié)點與針對第二至第η存儲單元組的數(shù)據(jù)線相關聯(lián)；第η選擇單元的第二節(jié)點與冗余數(shù)據(jù)線相關聯(lián)；并且控制信號產(chǎn)生邏輯配置為產(chǎn)生控制信號，使得如果檢測到的帶缺陷存儲單元在第m存儲單元組中，則第一至第m選擇單元提供包括第二節(jié)點在內(nèi)的數(shù)據(jù)路徑，并且第(m+1)至第η選擇單元提供包括第一節(jié)點在內(nèi)的數(shù)據(jù)路徑。
[0019]在一個實施例中，控制信號產(chǎn)生邏輯配置為產(chǎn)生控制信號，使得由數(shù)據(jù)線選擇電路提供的數(shù)據(jù)路徑不包括與第一至第η存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的存儲單元組相關聯(lián)的第一至第η數(shù)據(jù)線之一。
[0020]在一個實施例中，第一至第η數(shù)據(jù)線中的至少一個與沿存儲單元陣列的長度方向設置的讀出放大器相連，并且冗余數(shù)據(jù)線與沿存儲單元陣列的寬度方向設置的讀出放大器相連。[0021]在一個實施例中，存儲裝置配置為存儲地址信息，使得用冗余存儲單元組替換第一至第η存儲單元組中包括帶缺陷存儲單元的存儲單元組。
[0022]在一個實施例中，存儲裝置配置為存儲地址信息，使得用單一的冗余存儲單元替換帶缺陷存儲單元。在一個實施例中，選擇控制邏輯配置為不替換包括帶缺陷存儲單元在內(nèi)的列中的無缺陷存儲單元，使得無缺陷存儲單元仍然可訪問。
[0023]在一個實施例中，存儲裝置配置為存儲地址信息，使得用冗余存儲單元的列替換包括帶缺陷存儲單元的存儲單元的列。
[0024]在一個實施例中，存儲裝置配置為存儲地址信息，使得只有包括帶缺陷存儲單元在內(nèi)的存儲單元列的一部分被冗余存儲單元列的一部分替換。在一個實施例中，選擇控制邏輯配置為不替換包括帶缺陷存儲單元在內(nèi)的列中的其余部分中的無缺陷存儲單元，使得所述其余部分中的無缺陷存儲單元仍然可訪問。
[0025]在一個實施例中，第一存儲單元組包括用于替換第一存儲單元組中帶缺陷存儲單元的至少一列內(nèi)部冗余存儲單元。
[0026]在一個實施例中，存儲器件包括存儲單元陣列、數(shù)據(jù)線選擇電路和選擇控制邏輯。存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組。第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)。冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)。選擇控制邏輯配置為檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且配置為控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用多個冗余存儲單元的列的一部分替換第一存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的多個第一存儲單兀的列的一部分。
[0027]在一個實施例中，所述多個第一存儲單元的列的一部分包括無缺陷存儲單元。在一個實施例中，選擇控制邏輯配置為不替換包括帶缺陷存儲單元在內(nèi)的列的其余部分中的無缺陷存儲單元，使得其余部分中的無缺陷存儲單元仍然可訪問。
[0028]在一個實施例中，存儲器件包括存儲單元陣列、數(shù)據(jù)線選擇電路和選擇控制邏輯。存儲單元陣列具有第一至第η存儲單元組和冗余存儲單元組，其中η大于等于2。第一至第η存儲單元組分別與第一至第η數(shù)據(jù)線相關聯(lián)。第一至第η存儲單元組包括沿列和行設置的第一至第η多個存儲單元，冗余存儲單元組包括沿列和行設置的多個冗余存儲單元。所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)。選擇控制邏輯配置為檢測是否正在訪問第一至第η存儲單元組之一中的帶缺陷存儲單元，并且配置為控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一至第η數(shù)據(jù)線之一的訪問，使得用冗余存儲單元組來替換第一至第η存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的存儲單元組。
[0029]在一個實施例中，存儲器件包括存儲單元陣列、數(shù)據(jù)線選擇電路和選擇控制邏輯。存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組。第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)。冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)。選擇控制邏輯配置為檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且配置為控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得根據(jù)所需替換方案，用所述多個冗余存儲單元之一替換第一存儲單元組中檢測到的帶缺陷存儲單元。所需替換方案是選擇控制邏輯的可編程特征。
[0030]在一個實施例中，所需替換方案使選擇控制邏輯用冗余存儲單元組替換第一至第η存儲單元組中包括帶缺陷存儲單元的存儲單元組。
[0031]在一個實施例中，所需替換方案使選擇控制邏輯用單一的冗余存儲單元替換帶缺陷存儲單元。
[0032]在一個實施例中，所需替換方案使選擇控制邏輯不替換包括帶缺陷存儲單元在內(nèi)的列中的無缺陷存儲單元，使得無缺陷存儲單元仍然可訪問。
[0033]在一個實施例中，所需替換方案使選擇控制邏輯用冗余存儲單元的列替換包括帶缺陷存儲單元在內(nèi)的存儲單元的列。
[0034]在一個實施例中，所需替換方案使選擇控制邏輯將包括帶缺陷存儲單元在內(nèi)的存儲單元列的僅一部分用冗余存儲單元列的一部分替換。在一個實施例中，所需替換方案使選擇控制邏輯不替換包括帶缺陷存儲單元在內(nèi)的列的其余部分中的無缺陷存儲單元，使得其余部分中的無缺陷存儲單元仍然可訪問。
[0035]在一個實施例中，選擇控制邏輯包括存儲裝置，存儲裝置配置為根據(jù)所需替換方案、用針對帶缺陷存儲單元的地址信息進行編程。地址信息包括行地址信息和列地址信息，行地址信息和列地址信息標識第一至第η存儲單元組中包括帶缺陷存儲單元的行和列?？刂菩盘柈a(chǎn)生邏輯配置為基于地址信息和接收到的地址來產(chǎn)生用于控制數(shù)據(jù)線選擇電路的控制信號。接收到的地址標識存儲單元陣列中正被訪問的的至少一個存儲單元。
[0036]至少一個實施例涉及包括根據(jù)示例實施例之一的存儲器件在內(nèi)的系統(tǒng)，例如計算機系統(tǒng)、存儲卡、電子設備、無線電話等。
[0037]至少一個實施例涉及替換帶缺陷存儲單元的方法。
[0038]在一個實施例中，該方法應用于至少具有第一存儲單元組和冗余存儲單元組的存儲單元陣列，第一存儲單元組包括與第一數(shù)據(jù)線相關聯(lián)的多個第一存儲單元，冗余存儲單元組包括與冗余數(shù)據(jù)線相關聯(lián)的多個冗余存儲單元。該方法包括:檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用多個冗余存儲單元之一來替換第一存儲單元組中檢測到的帶缺陷存儲單元。所述控制包括在存儲裝置中存儲針對帶缺陷存儲單元的地址信息。地址信息包括對第一存儲單元組中包括帶缺陷存儲單元的行和列進行標識的行地址信息和列地址信息。所述控制還包括基于地址信息和接收到的地址來產(chǎn)生用于控制數(shù)據(jù)線選擇電路的控制信號。接收到的地址標識存儲單元陣列中正被訪問的至少一個存儲單元。
[0039]在另一實施例中，該方法應用于至少具有第一存儲單元組和冗余存儲單元組的存儲單元陣列，第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)，冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)。該方法包括檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且通過選擇控制邏輯控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用多個冗余存儲單元的列的一部分替換第一存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的多個第一存儲單元的列的一部分。
[0040]在一個實施例中，該方法應用于具有第一至第η存儲單元組和冗余存儲單元組的存儲單元陣列，其中η大于等于2。第一至第η存儲單元組分別與第一至第η數(shù)據(jù)線相關聯(lián)。第一至第η存儲單元組包括沿列和行設置的第一至第η多個存儲單元，冗余存儲單元組包括沿列和行設置的多個冗余存儲單元。所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)。該方法包括檢測是否正在訪問第一至第η存儲單元組之一中的帶缺陷存儲單元，并且通過選擇控制邏輯控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一至第η數(shù)據(jù)線之一的訪問，使得用冗余存儲單元組來替換第一至第η存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的存儲單元組。
[0041]在一個實施例中，該方法應用于至少具有第一存儲單元組和冗余存儲單元組的存儲單元陣列，第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)，冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)。該方法包括檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且通過選擇控制邏輯控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得根據(jù)所需替換方案，用多個冗余存儲單元之一替換第一存儲單元組中檢測到的帶缺陷存儲單元。所需替換方案是選擇控制邏輯的可編程特征。
【專利附圖】

【附圖說明】
[0042]根據(jù)以下結(jié)合附圖進行的詳細描述，將更加清楚地理解本發(fā)明構思的示例實施例，附圖中:
[0043]圖1是根據(jù)本發(fā)明構思實施例的半導體存儲器件的方框圖；
[0044]圖2是圖1的半導體存儲器件中的第一存儲單元組的電路圖；
[0045]圖3Α至3F是描述用冗余單元替換帶缺陷單元的方法的圖；
[0046]圖4是根據(jù)本發(fā)明構思另一實施例的存儲陣列的方框圖；
[0047]圖5是根據(jù)另一實施例的半導體存儲器件的方框圖，詳細示出了替換控制體系結(jié)構；
[0048]圖6Α至6D是更加詳細地描述數(shù)據(jù)線選擇電路的半導體存儲器件的方框圖；
[0049]圖7Α至7C是描述用于控制數(shù)據(jù)線選擇模塊的控制信號的產(chǎn)生的方框圖和表；
[0050]圖7D示出了數(shù)據(jù)線替換的示例；
[0051]圖7Ε是示出了為冗余存儲單元組安裝解復用器的示例的方框圖；
[0052]圖7F和7G是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件的方框圖；
[0053]圖7Η是對圖7F和7G的半導體存儲器件的設計進行改進的示例的方框圖；
[0054]圖8是示出了根據(jù)本發(fā)明構思實施例的與各種數(shù)據(jù)寬度選項相應的修復操作的電路圖；
[0055]圖9Α至9C是描述圖8的半導體存儲器件的操作的電路圖；
[0056]圖10是描述半導體存儲器件按照Χ16數(shù)據(jù)寬度操作選項的操作的電路圖；
[0057]圖11是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件的方框圖；
[0058]圖12是圖11的半導體存儲器件的電路圖；
[0059]圖13Α至13C是描述圖12的半導體存儲器件按照Χ8和Χ4數(shù)據(jù)寬度選項的操作的電路圖；
[0060]圖14是描述圖12的半導體存儲器件按照Χ16數(shù)據(jù)寬度選項的操作的方框圖；
[0061]圖15是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件的方框圖；[0062]圖16、17A和17B是描述圖15的半導體存儲器件的操作的電路圖；
[0063]圖18是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件的方框圖；
[0064]圖19A至19C是描述圖18的半導體存儲器件的操作的電路圖；
[0065]圖20是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件的方框圖；
[0066]圖21A至21D是描述圖20的半導體存儲器件的電路圖和方框圖；
[0067]圖22是根據(jù)本發(fā)明構思實施例的半導體存儲器件的詳細方框圖；
[0068]圖23是根據(jù)本發(fā)明構思實施例的存儲器系統(tǒng)的方框圖；
[0069]圖24是根據(jù)本發(fā)明構思實施例的半導體存儲系統(tǒng)的方框圖；
[0070]圖25是根據(jù)本發(fā)明構思實施例的網(wǎng)絡系統(tǒng)的方框圖；以及
[0071]圖26是應用根據(jù)本發(fā)明構思實施例的半導體存儲器件的另一存儲器系統(tǒng)的方框圖。
【具體實施方式】
[0072]現(xiàn)在將參考附圖更加全面地描述示例實施例。然而，示例實施例可以表現(xiàn)為很多不同的形式，并且不應該被解釋為局限于在此闡述的示例實施例。示例實施例用來使本公開變得充分，并且向本領域技術人員全面?zhèn)鬟_這些示例實施例的范圍。在一些示例實施例中，將不再詳細描述公知工藝、公知器件結(jié)構和公知技術，以避免造成對示例實施例的不清楚解讀。貫穿說明書，附圖中相同的附圖標記表示相同的元件。
[0073]應該理解，當將一個元件或?qū)臃Q作在另一元件或?qū)印吧稀被蚺c另一元件或?qū)印斑B接”或“耦接”時，其可以直接位于該另一元件或?qū)由?、或者與該另一元件或?qū)又苯舆B接或耦接，或者可以存在中間元件或?qū)印Ｏ喾?，當將一個元件稱作“直接”在另一元件或?qū)印吧稀被蛘吲c另一元件或?qū)印爸苯舆B接”或“直接耦接”時，可以不存在中間元件或?qū)?。這里所使用的術語“和/或”包括一個或多個相關列舉項目的任意和所有組合。
[0074]應該理解，盡管在這里可以使用術語第一、第二、第三等來描述不同元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分并不應該受限于這些術語。這些術語可能僅僅是用來將一個元件、部件、區(qū)域、層或部分與另一區(qū)域、層或部分相區(qū)分。因此，在不背離示例實施例的教導的情況下，可以將下述第一元件、部件、區(qū)域、層或部分稱作第二元件、部件、區(qū)域、層或部分。
[0075]諸如“下面”、“之下”、“下”、“上方”、“上”之類的空間相對術語在這里可以用于簡化描述，以描述如圖所示的一個元件或特征與另一元件或特征的關系。應該理解，空間相對術語旨在包含除了圖中所示朝向之外器件在使用或操作中的不同朝向。例如，如果將圖中的器件翻轉(zhuǎn)，那么描述為在其他元件或特征“之下”或“下面”的元件將朝向為在所述其他元件或特征的“上方”。因此，示例術語“之下”可以包含上、下兩種朝向。器件可以另外地朝向(旋轉(zhuǎn)90°或其他朝向)，并且相應地解釋這里使用的空間相對描述。
[0076]本文使用的術語僅僅是為了描述具體實施例的目的，而并非是限制性的。本文所使用的單數(shù)形式的“一”、“一種(個)”和“該”還旨在包括復數(shù)形式，除非文中另外明確指出。還應理解，術語“包括”和/或“包含”在本文說明書使用時表示存在所陳述的特征、整數(shù)、步驟、操作、元件和/或部件，但并不排除存在或添加一個或多個其他特征、整數(shù)、步驟、操作、元件、部件和/或其組合。[0077]還應注意，在一些備選實現(xiàn)中，所指出的功能/動作可以不按照圖中說明的順序進行。例如，依賴于所涉及的功能/動作，連續(xù)示出的兩幅圖實際上可以實質(zhì)上同時執(zhí)行，或者有時可以按照相反的順序執(zhí)行。
[0078]除非另外定義，這里使用的所有術語(包括技術和科學術語)具有由本領域普通技術人員通常所理解的相同意義。還應理解，術語，例如常用字典中定義的術語，應該被解釋為具有與在相關領域中的意義一致的含義，而不應解釋為理想化或過于刻板的含義，除非在此明確如此定義。
[0079]參考圖1，半導體存儲器件100可以包括存儲單元陣列110、列解碼器120、行解碼器130、地址控制器140和替換控制體系結(jié)構150。
[0080]半導體存儲器件100可以是動態(tài)隨機存取存儲器(DRAM)器件。然而，半導體存儲器件100不局限于此，并且可以包括不同類型的多種存儲器，例如隨機存取存儲器(RAM)、只讀存儲器(ROM)、同步動態(tài)隨機存取存儲器(SDRAM)、NAND閃存、NOR閃存、相變隨機存取存儲器(PRAM)、磁隨機存取存儲器(MRAM)、電阻隨機存取存儲器(ReRAM)和鐵電隨機存取存儲器(FRAM)，這些半導體存儲器件可以設置為計算機或其他電子設備中的內(nèi)部半導體集成電路。
[0081]存儲單元陣列110可以包括多個存儲單元組。例如，存儲單元陣列110可以包括第一存儲單元組111、第二存儲單元組112、第三存儲單元組113和第四存儲單元組114。存儲單元陣列HO還可以包括冗余單元組115。
[0082]在第一至第四存儲單元組111、112、113和114中包括的至少一個存儲單元中可能出現(xiàn)故障。在說明書中，帶缺陷單元可以稱作單一比特或弱單元。第一至第四存儲單元組111、112、113和114中的弱單元可以通過替換控制體系結(jié)構150以冗余單元組115中包括的冗余單元來替換。
[0083]第一至第四存儲單元組111、112、113和114中每一個可以按照各種方式限定。例如，存儲單元陣列110可以包括多個存儲體(memory bank)或存儲塊(memory block),其中第一至第四存儲單元組111、112、113和114中每一個可以定義為存儲體或存儲塊。備選地，第一至第四存儲單元組111、112、113和114中每一個可以定義為通過不同數(shù)據(jù)線輸入和輸出數(shù)據(jù)的區(qū)域。具體地，第一至第四存儲單元組111、112、113和114的每一個中包括的存儲單元可以通過位線(未示出)和局部數(shù)據(jù)線(未示出)與全局數(shù)據(jù)線相連。例如，第一存儲單元組111中包括的存儲單元中的數(shù)據(jù)可以通過第一組中的第一至第四全局數(shù)據(jù)線⑶L [I，I]、⑶L [I，2]、⑶L [I，3]和⑶L [I，4]傳輸。同樣地，第二存儲單元組112中包括的存儲單元中的數(shù)據(jù)可以通過第二組中的第一至第四全局數(shù)據(jù)線⑶L[2，I]、⑶L[2，2]、GDL [2，3]和GDL [2，4]傳輸，第三存儲單元組113中包括的存儲單元中的數(shù)據(jù)可以通過第三組中的第一至第四全局數(shù)據(jù)線⑶L [3，I]、⑶L [3，2]、⑶L [3，3]和GDL [3，4]傳輸，以及第四存儲單元組114中包括的存儲單元中的數(shù)據(jù)可以通過第四組中的第一至第四全局數(shù)據(jù)線GDL [4，I]、⑶L [4，2]、⑶L [4，3]和 GDL [4，4]傳輸。
[0084]冗余單元組115中包括的冗余單元中的數(shù)據(jù)也可以通過位線(例如冗余位線(未示出))、局部數(shù)據(jù)線(例如，冗余局部數(shù)據(jù)線(未示出))和全局數(shù)據(jù)線(例如，第一至第四冗余全局數(shù)據(jù)線RGDL[1]、RGDL[2]、RGDL[3]和RGDL[4])傳輸。經(jīng)由冗余全局數(shù)據(jù)線RGDL訪問與所訪問的存儲單元組相同的行和相應的列。圖1示出了這樣的示例:第一至第四冗余全局數(shù)據(jù)線RGDL[I]、RGDL[2]、RGDL[3]和RGDL[4]設置為與對應于每一個存儲單元組111、112、113或114的全局數(shù)據(jù)線的數(shù)目相對應。然而，全局數(shù)據(jù)線的數(shù)目和冗余全局數(shù)據(jù)線的數(shù)目只是示例性的，并且全局數(shù)據(jù)線的數(shù)目也可以與屬于每一個存儲單元組111、112、113或114的列的數(shù)目相應地改變。例如，第一存儲單元組111可以與1、2、8或更多全局數(shù)據(jù)線相連。相應地，冗余單元組115可以與1、2、8或更多冗余全局數(shù)據(jù)線相連。
[0085]圖2是圖1的半導體存儲器件100中第一存儲單元組111的電路圖。第二至第四存儲單元組112、113和114可以按照與圖2所示的第一存儲單元組111相同或類似的方式來配置。冗余單元組115也可以按照與圖2所示的第一存儲單元組111相同或類似的方式來配置。
[0086]參考圖2，第一存儲單元組111可以包括與第一至第P字線WL[1]、WL[2]、WL [3]、...、WL[p]以及第一至第q位線BL [I]、BL [2]、BL [3]、…、BL [q]相連的存儲單元?？梢允褂猛ㄓ冒雽w存儲器件寫入或讀取方法來執(zhí)行第一存儲單元組111的寫入或讀取。例如，行解碼器130對從地址控制器140輸入的行地址RA進行解碼。解碼的行地址RA可以使能存儲單元陣列110中的第一至第P字線WL[I]至WL[p]。列解碼器120對從地址控制器140輸入的列地址CA進行解碼。解碼的列地址CA可以通過列選擇線使能存儲單元陣列110中的第一至第q位線BL[I]至BL[q]的選擇操作。
[0087]可以通過使能第一至第P字線WL[I]至WL[p]和第一至第q位線BL[I]至BL[q]來寫入或讀取數(shù)據(jù)。響應于列選擇操作，將施加至第一至第q位線BL[1]至BL[q]的數(shù)據(jù)傳送至第一至第q局部數(shù)據(jù)線LDL[I]、LDL[2]、LDL[3]、…、LDL[q]，并且將由第一至第q局部讀出放大器LSA[I]、LSA[2] > LSA[3] >…、LSA[q]放大的數(shù)據(jù)傳送至第一至第q全局數(shù)據(jù)線 GDL[I]、GDL[2]、GDL[3]、...、GDL[q]。
[0088]用于在冗余單元組115中傳輸數(shù)據(jù)的數(shù)據(jù)線也可以具有局部數(shù)據(jù)線和全局數(shù)據(jù)線結(jié)構。再參考圖1，冗余單元組115中的數(shù)據(jù)可以經(jīng)與冗余單元相連的位線和冗余局部數(shù)據(jù)線，通過第一至第四冗余全·局數(shù)據(jù)線RGDL[1]、RGDL[2]、RGDL[3]和RGDL[4]來傳輸。連接到第一存儲單元組111的局部數(shù)據(jù)線可以與連接到冗余單元組115的冗余局部數(shù)據(jù)線相分離，并且連接到第一存儲單元組111的第一組中第一至第四全局數(shù)據(jù)線⑶L[l，I]至⑶L[l，4]可以與連接到冗余單元組115的第一至第四冗余全局數(shù)據(jù)線RGDL[1]至RGDL[4]相分離。根據(jù)本發(fā)明構思的實施例，在出現(xiàn)弱單元時，可以相對于單一單元修復和單元組修復之間的范圍來靈活地調(diào)整修復單位，而不是修復整個位線或整個字線。
[0089]例如，如圖1所示，當在字線WL[i]和位線BL[j]的交叉處出現(xiàn)弱單元WeakCell [I]時,弱單元Weak Cell [I]可以用冗余單元Redundancy Cell[l]來替換。也就是說，要向弱單元Weak Cell[l]寫入或要從弱單元Weak Cell [I]讀取的數(shù)據(jù)可以寫入到冗余單元Redundancy Cell [I]中或從冗余單元Redundancy Cell [I]讀取。根據(jù)本發(fā)明構思的實施例，通過與冗余單元組115相應地設置分離的局部數(shù)據(jù)線和全局數(shù)據(jù)線、并且用與冗余單元相連的數(shù)據(jù)線替換與弱單元相連的數(shù)據(jù)線，來執(zhí)行弱單元的修復操作。例如，可以通過全局數(shù)據(jù)線的替換來執(zhí)行修復。這樣，可以只有一個冗余單元組115與第一至第四存儲單元組111、112、113和114相應地設置，并且可以通過使用冗余單元組115來執(zhí)行比特單位修復和組單位修復。
[0090]圖3A至3F是描述用Redundancy Cell [I]替換Weak Cell [I]的方法的圖。為便于描述，只描述了在第一存儲單元組111中出現(xiàn)弱單元的情況。在描述圖3A-3F的替換方案之后，將詳細描述用于實現(xiàn)圖3A-3F的替換方案的替換控制體系結(jié)構150。
[0091]圖3A是描述存儲單元組之間的替換的圖。例如，當在第一存儲單元組111中出現(xiàn)弱單元CELL [I，3]時，可以用冗余單元組115替換第一存儲單元組111。也就是說，當在第一存儲單元組111中出現(xiàn)弱單元CELL [I，3]時，可以通過將針對第一存儲單元組111的地址確定為針對冗余單元組115的地址來處理針對包括弱單元CELL [I，3]在內(nèi)的第一存儲單元組111的地址。應該理解，在這種替換方案中，正?；驘o缺陷存儲單元可以與帶缺陷存儲單元一起被冗余存儲單元替換。
[0092]圖3B是描述位線之間的替換的圖。例如，當在與第一存儲單元組111中的第三位線BL[3]相連的單元CELL[1，3]中出現(xiàn)故障時，與第三位線BL[3]相連的單元可以用與連接到冗余單元組115的第一至第q冗余位線RBL[I]至RBL[q]之一(例如,第三冗余位線RBL[3])相連的單元來替換。也就是說，可以通過將針對第三位線BL[3]的列地址CA確定為針對與冗余單元組115相連的第一至第q位線RBL[I]至RBL[q]之一的列地址CA,來處理針對第三位線BL[3]的列地址CA。應該理解，在這種替換方案中，正?；驘o缺陷存儲單元可以與帶缺陷存儲單元一起被冗余存儲單元替換。
[0093]圖3C是描述位線的部分(例如位線的段)之間的替換的圖?？梢詫我晃痪€劃分為兩個或更多個段，每一段與至少一個存儲單元相連。例如，在與第一存儲單元組111中的第三位線BL[3]相連的單元的段中出現(xiàn)弱單元CELL[1，3]時，包括弱單元CELL[1，3]在內(nèi)的與第三位線BL [3]相連的單元的段可以用與連接到冗余單元組115的第一至第q冗余位線RBL[1]至RBL[q]之一相連的單元的段來替換。此外，當在第一存儲單元組111中的第三位線BL[3]的特定段中出現(xiàn)弱單元CELL[1，3]時，已經(jīng)出現(xiàn)弱單元CELL[1，3]的該段可以用與連接到冗余單元組115的第一至第q位線RBL[I]至RBL[q]之一相連的相應段來替換。也就是說，可以通過將針對第三位線BL[3]的列地址CA確定為針對與冗余單元組115相連的第一至第q位線RBL[1]至RBL[q]之一的列地址CA、并且將行地址RA的至少一些比特確定為與冗余單元組115相連的字線，來處理針對第三位線BL[3]的列地址CA。例如，當將行地址RA的所有比特用于比較時，一段可以包括一個存儲單元，而當忽略(不關心)最高有效位(MSB)時，一段可以包括與單一位線相連的存儲單元的一半相對應的存儲單元。應該理解，在這種替換方案中，正常或無缺陷存儲單元可以與帶缺陷存儲單元一起被冗余存儲單元替換。還應理解，列中并不屬于該段的存儲單元可以按照正常方式訪問(讀取和寫入)。
[0094]圖3D是描述存儲單元之間的替換的圖。例如，當在第一存儲單元組111中出現(xiàn)弱單元CELL[1，3]時，弱單元CELL[1，3]可以用冗余單元來替換。也就是說，可以通過將針對弱單元CELL [I，3]的列地址CA和行地址RA確定和處理為針對冗余單元的列地址CA和行地址RA，以單一存儲單元為單位執(zhí)行修復。還應理解，該列中并未選擇來替換的存儲單元可以按照正常方式訪問(讀取和寫入)。
[0095]根據(jù)本發(fā)明構思的另一實施例，在半導體存儲器件100中，第一至第四存儲單元組111、112、113和114中可以包括用于在第一至第四存儲單元組111、112、113和114的每一個中內(nèi)部執(zhí)行修復的內(nèi)部冗余存儲單元組，并且分離的冗余存儲單元組115可以設置用于針對第一至第四存儲單元組111、112、113和114進行修復。例如，如圖3E所示，第一存儲單元組111可以包括內(nèi)部冗余存儲單元組111_1，并且第一至第r冗余位線IRBL[I]至IRBL[r]可以與內(nèi)部冗余存儲單元組111_1相應地設置。因此，第一存儲單元組111中的弱單元首先可以使用第一存儲單元組111中包括的內(nèi)部冗余存儲單元組111_1來修復，并且當出現(xiàn)附加的弱單元時，可以執(zhí)行使用冗余存儲單元組115的修復。
[0096]類似地，如圖3F所示，第一存儲單元組111可以包括內(nèi)部冗余存儲單元組111_2，并且內(nèi)部冗余存儲單元組111_2可以包括與單一冗余位線IRBL[r]相連的冗余單元。
[0097]可以按照各種方式執(zhí)行如圖3E和3F所示的弱單元的修復操作。例如，在圖3E中，內(nèi)部冗余存儲單元組111_1中的第一至第r冗余位線IRBL[1]至IRBL[r]可以與第一存儲單元組111中的第一至第q位線BL[1]至BL[q]連接至相同的數(shù)據(jù)線(例如，局部數(shù)據(jù)線)，并且可以通過以一條或多條位線的組為單位進行替換來執(zhí)行修復。此外，冗余存儲單元組115可以與分離的數(shù)據(jù)線(例如，局部數(shù)據(jù)線和全局數(shù)據(jù)線)相連，并且可以通過與第一存儲單元組111以數(shù)據(jù)線(例如全局數(shù)據(jù)線)為單位進行替換來執(zhí)行修復。然而，這只是示例性的，并且分離的數(shù)據(jù)線可以與內(nèi)部冗余存儲單元組111_1相應地設置，并且可以通過以數(shù)據(jù)線為單位進行替換來執(zhí)行修復。
[0098]對于上述替換方案，應該理解，示例實施例不限于如圖1所示的具有四個存儲單元組的存儲單元陣列。事實上，存儲單元陣列中可以包括多于或少于四個存儲單元組。
[0099]圖4是根據(jù)本發(fā)明構思另一實施例的存儲陣列的方框圖，其可以與這里所述的任意實施例相結(jié)合。如圖4所示，存儲單元陣列310具有多個存儲單元組，例如第一至第四存儲單元組311至314，以及冗余存儲單元組315。
[0100]參考圖4，第一至第四存儲單元組311至314的每一個可以與至少一條全局數(shù)據(jù)線相連，例如，第一存儲單元組311與第一和第二全局數(shù)據(jù)線⑶LI和⑶L2相連，第二存儲單元組312與第三和第四全局數(shù)據(jù)線⑶L3和⑶L4相連，第三存儲單元組313與第五和第六全局數(shù)據(jù)線⑶L5和⑶L6相連，并且第四存儲單元組314與第七和第八全局數(shù)據(jù)線⑶L7和⑶L8相連。第一至第八全局數(shù)據(jù)線⑶LI至⑶L8經(jīng)由局部讀出放大器(LSA)與局部數(shù)據(jù)線(未示出)相連。多個水平LSA(H-LSA)316可以沿存儲單元陣列310的長度方向(例如，圖4中的寬度方向)水平設置，并且第一至第八全局數(shù)據(jù)線⑶LI和⑶L8可以與多個H-LSA316 相連。
[0101]冗余存儲單元組315可以與至少一條冗余全局數(shù)據(jù)線相連，例如，圖4示出了第一至第八冗余全局數(shù)據(jù)線RGDLl至RGDL8與冗余存儲單元組315相連。根據(jù)本實施例，冗余局部數(shù)據(jù)線和冗余全局數(shù)據(jù)線可以與冗余存儲單元組315相應地設置，因此，可以設置與第一至第八冗余全局數(shù)據(jù)線RGDLl至RGDL8相對應的LSA。
[0102]因為冗余存儲單元組315具有比其他存儲單元組311至314小的面積，所以用于設置LSA的面積可能受限。因此，與冗余存儲單元組315相應，除了 H-LSA316之夕卜，還可以沿存儲單元陣列310的寬度方向(例如圖4的豎直方向)設置至少一個豎直LSA (V-LSA) 317。因此，可以將用于設置LSA的空間開銷最小化。
[0103]圖5是根據(jù)另一實施例的半導體存儲器件的方框圖，詳細地示出了替換控制體系結(jié)構。
[0104]參考圖5，半導體存儲器件200可以包括存儲單元陣列210、列解碼器220、行解碼器230、地址控制器240和替換控制體系結(jié)構250。沒有示出半導體存儲器件200中可能包括的其他部件。
[0105]存儲單元陣列210可以按照與圖1所示的存儲單元陣列110相同或類似的方式配置。例如，存儲單元陣列210可以包括η個存儲單元組211，并且還可以包括冗余存儲單元組215,用于對在η個存儲單元組211中出現(xiàn)的弱單元進行修復。這里，η可以是I或者大于 I (例如，4、8、16、32、64...)。
[0106]地址控制器240從外部接收地址Addr，并且基于接收的地址Addr輸出行地址RA和列地址CA。行解碼器230對行地址RA進行解碼以激活存儲單元陣列210的字線。列解碼器220對列地址CA進行解碼以將存儲單元組211和冗余存儲單元組215的數(shù)據(jù)線與相應的全局數(shù)據(jù)線和冗余全局數(shù)據(jù)線相連。
[0107]替換控制體系結(jié)構250包括數(shù)據(jù)線選擇電路260和選擇控制邏輯270。數(shù)據(jù)線選擇電路260提供(I)全局數(shù)據(jù)線和冗余全局數(shù)據(jù)線與(2)存儲器件的輸入/輸出節(jié)點之間的數(shù)據(jù)路徑。輸入/輸出節(jié)點DQ可以是如圖5所示的公知輸入/輸出焊盤DQOuAQm。這里，m可以是I或者大于1(例如，2、4、8、16、32、64等)。此外，m可以等于η或者與η不同。下面將更加詳細地描述數(shù)據(jù)線選擇電路260的示例實施例。
[0108]選擇控制邏輯270包括非易失性存儲器272和控制信號產(chǎn)生邏輯280。非易失性存儲器272存儲針對存儲陣列210中帶缺陷單元的地址信息以及模式信息。模式信息表示存儲器件200的操作模式，例如數(shù)據(jù)寬度(Χ8、Χ4偶數(shù)、Χ4奇數(shù)等等)。地址信息包括行地址信息和列地址信息，用于標識存儲單元組211中包括帶缺陷存儲單元的行和列。例如，對于如圖3D所示的單一帶缺陷單元替換，可以存儲該帶缺陷存儲單元的行地址和列地址。對于如圖3C所示的部分列替換方案，可以從存儲的行地址中丟棄行地址的比特，以擴展被尋址的行的數(shù)目。例如，丟棄行地址最高有效位可以指定包括帶缺陷存儲單元的列的一半。對于如圖3Β所示的列替換，存儲“不關注”行地址。而對于組替換，將存儲組中的列和“不關注”行地址。因此，通過用地址信息對非易失性存儲器進行編程，替換方案是可編程的，并且可以靈活地改變。例如，單一單元替換可以用于一個存儲單元組，而部分列替換用于另一存儲單元組。盡管將非易失性存儲器272示出為是選擇控制邏輯270的一部分，但是非易失性存儲器272可以在半導體存儲器件200的外部(例如，半導體存儲器件200所安裝在的模塊板)。此外，非易失性存儲器272可以包括非易失性存儲裝置，例如熔絲陣列和反熔絲陣列。
[0109]如圖5所示，控制信號產(chǎn)生邏輯280包括比較器282和代碼產(chǎn)生器284。比較器282包括行比較器286和列比較器288。行比較器286包括行地址內(nèi)容可尋址存儲器CAM_R，所述行地址內(nèi)容可尋址存儲器可以是一個或多個寄存器。例如，在存儲器件的啟動期間，非易失性存儲器272將行地址信息FAIL_RA加載到行地址內(nèi)容可尋址存儲器CAM_R中。行比較器286將來自地址控制器240的行地址與行地址信息進行比較，以確定來自地址控制器240的所尋址的行是否包括在行地址信息中。如果得到肯定的確定，則行比較器286使能列比較器288的操作。
[0110]列比較器288包括列地址內(nèi)容可尋址存儲器CAM_C，所述列地址內(nèi)容可尋址存儲器可以是一個或多個寄存器。例如，在存儲器件的啟動期間，非易失性存儲器272將列地址信息FAIL_CA加載到列地址內(nèi)容可尋址存儲器CAM_C中。非易失性存儲器272也將模式信息加載到列地址內(nèi)容可尋址存儲器CAM_C中。如果行比較器286進行了肯定的確定，則列比較器288將來自地址控制器240的列地址與列地址信息進行比較，以確定來自地址控制器240的所尋址的列是否包括在列地址信息中。如果得到肯定的確定，則列比較器288產(chǎn)生與其相關聯(lián)的選擇信號SEL。下面將在描述數(shù)據(jù)線選擇電路260之后，更加詳細地描述選擇信號及其產(chǎn)生?？刂拼a產(chǎn)生器284基于選擇信號產(chǎn)生控制信號或代碼。下面將在描述數(shù)據(jù)線選擇電路260之后，更加詳細地描述控制代碼產(chǎn)生器284。
[0111]現(xiàn)在將參考圖6A至6D更加詳細地描述數(shù)據(jù)線選擇電路260。
[0112]參考圖6A，只是為了解釋的目的，將半導體存儲器件200描述為具有包括第一至第八存儲單元組211_1至211_8的存儲單元陣列210。應該理解，描述同樣適用于少于8個存儲單元組(例如4個)以及多于8個存儲單元組(例如16個)。存儲單元陣列210還包括冗余存儲單元組215，用于替換在第一至第八存儲單元組211_1至211_8中出現(xiàn)的帶缺陷單元。此外，圖6A-6D示出了數(shù)據(jù)線選擇電路260可以包括在列解碼器220中的備選方案，但是仍然將其看作是選擇控制邏輯270的一部分。盡管在圖6A中列解碼器220包括數(shù)據(jù)線選擇電路260，但是數(shù)據(jù)線選擇電路260可以設置在列解碼器220的外部。下文中將不再贅述。
[0113]半導體存儲器件200基于數(shù)據(jù)線選擇電路260中的數(shù)據(jù)線選擇操作來執(zhí)行修復。數(shù)據(jù)線選擇電路260與第一至第八存儲單元組211_1至211_8的全局數(shù)據(jù)線以及冗余存儲單元組215的冗余全局數(shù)據(jù)線相連，并且經(jīng)由第一至第八輸入/輸出節(jié)點DQO至DQ7與輸入和輸出相連。例如，如果要訪問的數(shù)據(jù)存儲在正常單元中，則數(shù)據(jù)線選擇電路260正常地輸出第一至第八存儲單元組211_1至211_8中的數(shù)據(jù)，否則如果訪問帶缺陷單元中的數(shù)據(jù)，則數(shù)據(jù)線選擇電路260控制輸出冗余存儲單元組215中的數(shù)據(jù)，而不是輸出帶缺陷單元中的數(shù)據(jù)。
[0114]可以基于控制信號CS執(zhí)行上述的數(shù)據(jù)線選擇操作，下面將更加詳細地進行描述。
[0115]現(xiàn)在將描述半導體存儲器件200中的數(shù)據(jù)線選擇操作的示例。在本實施例的描述中假設執(zhí)行全局數(shù)據(jù)線的選擇操作。
[0116]如果訪問正常單元中存儲的數(shù)據(jù)，則通過數(shù)據(jù)線選擇電路260將第一至第八存儲單元組211_1至211_8中的數(shù)據(jù)輸出至第一至第八輸入/輸出節(jié)點DQO至DQ7。否則，如果訪問例如第三存儲單元211_3中的帶缺陷單元，則數(shù)據(jù)線選擇電路260執(zhí)行全局數(shù)據(jù)線和冗余全局數(shù)據(jù)線的選擇操作，例如分別在第一和第二輸入/輸出節(jié)點DQO和DQl處輸出第一和第二存儲單元組211_1和211_2中的數(shù)據(jù)，并且分別在第三至第八輸入/輸出節(jié)點DQ2至DQ7處輸出第四至第八存儲單元組211_4至211_8和冗余存儲單元組215中的數(shù)據(jù)。
[0117]圖6B是圖6A的數(shù)據(jù)線選擇電路260的示例的方框圖。如圖6B所示，數(shù)據(jù)線選擇電路260可以包括與存儲單元組211_1至211_8相對應的第一至第八選擇單元430_1至430_8。
[0118]根據(jù)第一至第八選擇單元430_1至430_8的選擇操作來執(zhí)行全局數(shù)據(jù)線的移位操作。例如，在正常操作中，通過第四存儲單元組211_4的全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)通過第四選擇單元430_4在第四輸入/輸出節(jié)點DQ3處輸出。在用于修復帶缺陷存儲單元的數(shù)據(jù)線移位操作期間，假設帶缺陷單元不在第四存儲單元組211_4中，通過第四存儲單元組211_4的全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)通過第三選擇單元430_3在第三輸入/輸出節(jié)點DQ2處輸出。此外，阻斷帶缺陷單元的數(shù)據(jù)輸出，而代之以通過冗余全局數(shù)據(jù)線和第八選擇單元430_8在第八輸入/輸出節(jié)點DQ7處輸出冗余存儲單元組215中的數(shù)據(jù)。基于移位操作，即使第一至第八存儲單元211_1至211_8的任一個中的任意單元帶缺陷，也可以通過單一的冗余存儲單元組215來執(zhí)行修復。
[0119]半導體存儲器件的新近規(guī)范要求根據(jù)分別設置的數(shù)據(jù)寬度選項，只通過特定的輸入和輸出管腳來輸入和輸出數(shù)據(jù)。例如，在半導體存儲器件具有16個輸入和輸出管腳的情況下，如果設置了 X16數(shù)據(jù)寬度選項(或者X16數(shù)據(jù)寬度模式)，則通過這16個輸入和輸出管腳輸入和輸出數(shù)據(jù)，而如果設置了 X8數(shù)據(jù)寬度選項，則只通過8個輸入和輸出管腳來輸入和輸出數(shù)據(jù)。類似地，如果設置了 X4數(shù)據(jù)寬度選項，則只通過4個輸入和輸出管腳來輸入和輸出數(shù)據(jù)。
[0120]如果設置了 X8數(shù)據(jù)寬度選項，則通過所需(或者備選地，預定)數(shù)目的行地址和列地址來選擇存儲器，例如，可以響應于第一至第十三行地址RAOl至RA13和第一至第十列地址CAOl至CAlO來選擇存儲器。否則，如果設置了 X16數(shù)據(jù)寬度選項，則忽略(不關注)第十三行地址RA13，并且相應地可以輸入和輸出與X8選項相比加倍的數(shù)據(jù)。否則，如果設置了 X4數(shù)據(jù)寬度選項，則進一步使用第十一列地址CAl I，并且相應地可以輸入和輸出與X8數(shù)據(jù)寬度選項相比一半量的數(shù)據(jù)。
[0121]在圖6B所示的示例中，因為第一至第八選擇單元430_1至430_8的每一個根據(jù)2:I選擇結(jié)構來選擇全局數(shù)據(jù)線，所以可以在向DQO至DQ7輸出所有第一至第八數(shù)據(jù)的數(shù)據(jù)寬度模式下執(zhí)行修復操作。
[0122]圖6C是圖6A的數(shù)據(jù)線選擇電路260的另一示例的方框圖。圖6C示出了通過與各種數(shù)據(jù)寬度選項相對應的數(shù)據(jù)線選擇操作來執(zhí)行修復的示例，并且如圖6C所示，數(shù)據(jù)線選擇電路260可以包括與第一至第四存儲單元組411、412、413和414以及冗余存儲單元組415相對應的第一至第四選擇單元431、432、433和434。
[0123]第一至第四選擇單元431至434的每一個可以與至少兩個存儲單元組(包括冗余存儲單元組215)相連。例如，第一和第二選擇單元431和432的每一個可以與三個存儲單元組的全局數(shù)據(jù)線相連，第三選擇單元433可以與兩個存儲單元組的全局數(shù)據(jù)線和冗余全局數(shù)據(jù)線相連，并且第四選擇單元434可以與一個存儲單元組的全局數(shù)據(jù)線和冗余全局數(shù)據(jù)線相連。然而，這只是示例性的，并且第一至第四選擇單元431至434的每一個可以實現(xiàn)為具有相同的選擇電路結(jié)構。
[0124]作為簡單的示例，當在DQO和DQ2處輸入和輸出第一和第三數(shù)據(jù)的選項中訪問第三存儲單元組413中的帶缺陷單元時,通過第三選擇單元433提供冗余存儲單元組415中的數(shù)據(jù)作為DQ2處的第三數(shù)據(jù)，并且通過第一選擇單元431提供第一存儲單元組411中的數(shù)據(jù)作為DQO處的第一數(shù)據(jù)。此外，當在DQl和DQ3處輸入和輸出第二和第四數(shù)據(jù)的選項中訪問第二存儲單元組412中的帶缺陷單元時，通過第四選擇單元434提供冗余存儲單元組415中的數(shù)據(jù)作為DQ3處的第四數(shù)據(jù)，并且通過第二選擇單元432提供第四存儲單元組414中的數(shù)據(jù)作為DQl處的第二數(shù)據(jù)。
[0125]此外，在DQO和DQ3處輸入和輸出第一和第四數(shù)據(jù)的選項的情況下，可以通過使用與如圖6B的連接結(jié)構中相同的方法執(zhí)行移位操作，來執(zhí)行修復操作。
[0126]圖6D是圖6C或圖6B中所示的選擇單元的示例的方框圖。盡管為了方便起見圖6D示出了第一選擇單元430_1的示例，也可以按照與第一選擇單元430_1相同或類似的方式實現(xiàn)其他的選擇單元。
[0127]如圖6D所示，第一選擇單元430_1可以包括至少一個n:l復用器(MUX)。當每一個存儲單元組中的數(shù)據(jù)通過八條全局數(shù)據(jù)線傳輸時，第一選擇單元430_1可以包括八個MUX。此外，可以根據(jù)全局數(shù)據(jù)線連接的數(shù)目來實現(xiàn)MUX，例如，當如圖6C那樣選擇通過全局數(shù)據(jù)線傳輸?shù)娜齻€數(shù)據(jù)之一時，可以使用3:1MUX。作為另一示例，當如圖6B那樣選擇通過全局數(shù)據(jù)線傳輸?shù)膬蓚€數(shù)據(jù)之一時，可以使用2:1MUX。根據(jù)本實施例，因為可以實現(xiàn)全局數(shù)據(jù)線和冗余全局數(shù)據(jù)線的各種連接結(jié)構，所以單一選擇單元中包括的MUX的數(shù)目可以變化，并且也可以使用除了 3:1和2:1MUX之外的其他類型的MUX。
[0128]在圖6D的結(jié)構中，每一個MUX例如在寫入操作期間可以接收三個數(shù)據(jù)并且選擇性地輸出三個數(shù)據(jù)中的任一個。例如，可以根據(jù)所選擇的列選擇線，通過與存儲單元組相連的全局數(shù)據(jù)線中任一全局數(shù)據(jù)線來傳輸數(shù)據(jù)。當選擇第一列選擇線CSLO時，通過三個存儲單元組的第一全局數(shù)據(jù)線將數(shù)據(jù)輸入到第一 MUX431_1，并且第一 MUX4311輸出三個數(shù)據(jù)的任一個作為第一數(shù)據(jù)DQ0。類似地，當選擇第五列選擇線CSL4時，通過三個存儲單元組的第五全局數(shù)據(jù)線將數(shù)據(jù)輸入到第五MUX431_5，并且第五MUX431_5輸出三個數(shù)據(jù)的任一個作為第一數(shù)據(jù)DQO。
[0129]另外，應該理解，MUX在連接節(jié)點與多個選擇節(jié)點之一之間創(chuàng)建數(shù)據(jù)路徑。在圖6D的示例中，連接節(jié)點與輸入/輸出節(jié)點DQO相連，并且選擇節(jié)點與全局數(shù)據(jù)線和/或冗余全局數(shù)據(jù)線相連。因此，無論訪問模式(讀取或?qū)懭?如何，MUX創(chuàng)建了到所選擇全局數(shù)據(jù)線的數(shù)據(jù)路徑。
[0130]圖7A至7C是描述用于控制數(shù)據(jù)線選擇電路260的控制信號的產(chǎn)生的方框圖和表。
[0131]圖7A示出了與圖1和圖6B相同的存儲器件200的實施例，不同之處在于:冗余存儲單元組215設置為與第一存儲單元組211_1而不是第η (例如第八)存儲單元組相鄰。因此，數(shù)據(jù)線選擇電路260可以包括多個選擇單元，例如如圖6Β那樣的第一至第八選擇單元430_1至430_8，用于切換與多個存儲單元組(例如第一至第八存儲單元組211_1至211_8)以及冗余存儲單元組215相連的數(shù)據(jù)線(例如全局數(shù)據(jù)線)，不同之處在于:第一選擇單元430_1連接到冗余存儲單元組215和第一存儲單元組211_1的全局數(shù)據(jù)線，第二選擇單元430_2連接到第一和第二存儲單元組211_1和211_2的全局數(shù)據(jù)線，…，并且第八選擇單元430_8連接到第七和第八存儲單元組211_7和211_8的全局數(shù)據(jù)線。
[0132]還示出了選擇控制邏輯270中用于控制第一至第八選擇單元430_1至430_8的控制代碼產(chǎn)生器284。如圖5所示并且如圖7Α再次所示，控制代碼產(chǎn)生器284可以接收選擇信號SEL，并且響應于選擇信號SEL產(chǎn)生控制代碼。
[0133]如果來自外部的地址Addr不是帶缺陷單元的地址，則第一至第八選擇單元430_1至430_8正常地輸出數(shù)據(jù)，而不會進行數(shù)據(jù)線的移位操作。否則，如果來自外部的地址Addr是帶缺陷單元的地址， 則通過數(shù)據(jù)線的移位操作阻止通過與帶缺陷單元相連的數(shù)據(jù)線輸出數(shù)據(jù)，并且代之以通過與冗余單元相連的數(shù)據(jù)線輸出數(shù)據(jù)。
[0134]圖7Β和7C示出了選擇信號SEL和控制代碼或控制信號CS的示例，具體地，示出了針對圖7Α的數(shù)據(jù)線選擇電路實施例通過溫度計代碼實現(xiàn)控制代碼的示例。
[0135]如圖7Β和7C所示，控制代碼產(chǎn)生器284可以將信息存儲在表中。例如，當半導體存儲器件200按照X8數(shù)據(jù)寬度選項操作時，可以存儲圖7B中所示的信息，而當半導體存儲器件200按照X4數(shù)據(jù)寬度選項操作時，可以存儲圖7C中所示的信息。參考圖7B和7C，即使當半導體存儲器件200按照另一數(shù)據(jù)寬度選項(例如X16數(shù)據(jù)寬度選項)操作時，也可以產(chǎn)生控制代碼。可以將上述信息存儲在半導體存儲器件200內(nèi)部或外部的所需(或者備選地，預定)存儲單元(例如，諸如非易失性存儲器272之類的非易失性存儲單元)中，并且當半導體存儲器件200操作時將其加載到控制代碼產(chǎn)生器284中，或者可以非易失性地存儲在控制代碼產(chǎn)生器280中。
[0136]此外，圖7B示出了經(jīng)由第一至第八輸入/輸出節(jié)點DQO至DQ7輸入和輸出數(shù)據(jù)的示例。首先，將描述如圖7B所示的選擇信號SEL。如圖所示，選擇信號SEL在該實施例中包括5個比特:主熔絲MF比特、X4比特、CAll比特以及F1、F2和F3比特。MF比特表示是否檢測到帶缺陷的存儲單元。O表示沒有帶缺陷的存儲單元,并且I表示帶缺陷的存儲單元。X4比特在為I時表示數(shù)據(jù)寬度是4，而在為O時在該實施例中表示數(shù)據(jù)寬度是8。CAll比特表示X4數(shù)據(jù)寬度操作模式是偶操作模式還是奇操作模式。因為圖7B并沒有示出X4操作，所以在該示例中CAll比特為“不關注”。然而，在奇操作模式下，經(jīng)由奇數(shù)輸入/輸出節(jié)點DQ輸入/輸出數(shù)據(jù)，而在偶操作模式下，經(jīng)由偶數(shù)輸入/輸出節(jié)點DQ輸入/輸出數(shù)據(jù)。F1、F2和F3比特共同地標識第一至第八存儲單元組MCGl (211_1)至MCG8(211_8)中包括帶缺陷存儲單元的存儲單元組。
[0137]X4比特和CAll比特包括由列比較器288從非易失性存儲器272接收的模式信息。列比較器288基于是否檢測到帶缺陷的存儲單元來確定MF比特以及RKFl和F2比特。如果檢測是肯定的，則將MF比特設置為I。然后，依賴于由列地址所表示的包括帶缺陷存儲單元的存儲單元組，列比較器產(chǎn)生F0、F1和F2比特以表示該存儲單元組,如圖7B所示。通過列比較器288輸出MF比特、X4比特、CAll比特、F2比特、Fl比特和FO比特的集合作為選擇信號SEL。
[0138]代碼產(chǎn)生器284將選擇信號映射到控制代碼或控制信號，控制代碼或控制信號具有與數(shù)據(jù)線選擇電路的每一個選擇單元430_1至430_8相關聯(lián)的比特。在圖7B的表中，在標題為DQO至DQ7的列下的比特與第一至第八選擇單元430_1至430_8相關聯(lián)。O表示選擇單元430不執(zhí)行移位操作，而I表示選擇單元430確實執(zhí)行移位操作。因此，DQl列中的O控制第二選擇單元430_2不執(zhí)行移位操作，并且提供第二存儲單元組211_2和第二輸入/輸出節(jié)點DQl之間的數(shù)據(jù)路徑。相反，DQl列中的I控制第二選擇單元430_2執(zhí)行移位操作，并且提供第一存儲單元組211_1和第二輸入/輸出節(jié)點DQl之間的數(shù)據(jù)路徑。
[0139]例如，當為訪問而輸入的地址是正常單元的地址時，MF比特可以是0，并且在這種情況下，不執(zhí)行數(shù)據(jù)線移位操作。此外，因為不存在帶缺陷單元，所以選擇信號SEL的其余比特是“不關注”。否則，當輸入的地址是帶缺陷單元的地址時，則將MF比特設置為1，并且在這種情況下，根據(jù)圖7B所示的控制代碼來控制至少一條數(shù)據(jù)線的移位操作。
[0140]如果在第五存儲單元組211_5中檢測到帶缺陷單元，與第一至第五輸入/輸出節(jié)點DQO至DQ4相對應的選擇單元430_1至430_5可以執(zhí)行數(shù)據(jù)線的移位以阻止帶缺陷單元中的數(shù)據(jù)通過數(shù)據(jù)線進行傳輸，而與第六至第八輸入/輸出節(jié)點DQ5至DQ7相對應的選擇單元430_6至430_8可以正常地輸出數(shù)據(jù)，而無需對數(shù)據(jù)線進行移位。也就是，第一選擇單元430_1提供從冗余存儲單元組215的冗余全局數(shù)據(jù)線到第一輸入/輸出節(jié)點DQO的數(shù)據(jù)路徑，第二至第五選擇單元430_2至430_5分別提供從第一至第四存儲單元組211_1至211_4的全局數(shù)據(jù)線到第二至第五輸入/輸出節(jié)點DQl至DQ4的數(shù)據(jù)路徑，并且第六至第八選擇單元430_6至430_8分別提供從第六至第八存儲單元組211_6至211_8的全局數(shù)據(jù)線到第六至第八輸入/輸出節(jié)點DQ5至DQ7的數(shù)據(jù)路徑。
[0141]如圖7C所示，當圖7A的半導體存儲器件200按照X4選項操作時，可以使用代碼產(chǎn)生器284中的不同表。例如，可以將表示是否選擇X4選項的信息設置為邏輯高值(例如I)，并且可以設置與用于數(shù)據(jù)的偶/奇選擇的第十一列地址CAll有關的信息。也就是，選擇信號SEL中的模式信息表示使用代碼產(chǎn)生器284中的X4表。此外，因為只使用四個輸入和輸出單元，所以可以將與輸入和輸出單元信息相關的熔絲信息H)至F2的一部分(例如F0)設置為邏輯低和邏輯高的任一個(例如，“不關注”)。
[0142]上述溫度計代碼是用于控制數(shù)據(jù)線選擇電路260的控制代碼的示例，數(shù)據(jù)線選擇電路260可以通過另外的控制代碼產(chǎn)生方法來控制或者通過設置為不同值的溫度計代碼來控制。
[0143]還應理解，代替F0、Fl和F2比特，選擇信號可以備選地包括控制信號或代碼。也就是，列比較器288可以直接產(chǎn)生控制信號作為選擇信號。在該實施例中，代碼產(chǎn)生器不是必要的，并且將選擇信號施加至數(shù)據(jù)線選擇電路260。
[0144]圖7D示出了對于上述實施例的改進。為了簡化解釋的目的，存儲單元陣列210包括四個存儲單元組211_1至211_4，并且數(shù)據(jù)線選擇電路260包括四個選擇單元430_1至430_4。如圖所示，代替對冗余存儲單元組的所有冗余全局數(shù)據(jù)線進行移位以替換存儲單元組的全局數(shù)據(jù)線，可以對并非所有或者僅一條(如圖所示)冗余數(shù)據(jù)線進行移位。
[0145]圖7E是示出了將解復用器(DEMUX)設置用于冗余存儲單元組215的示例的方框圖。在圖7E中，為了便于解釋，只示出了第四存儲單元組211_4、冗余存儲單元組215以及第三和第四選擇單元430_3和430_4。
[0146]如圖7E所示，當對于第四存儲單元組211_4包括8條全局數(shù)據(jù)線且對于冗余存儲單元組215包括單一的冗余全局數(shù)據(jù)線時，1:8DEMUX450可以設置用于對冗余存儲單元組215的單一冗余全局數(shù)據(jù)線的數(shù)據(jù)進行解復用。換句話說，8個MUX可以設置用于第三和第四選擇單元430_3和430_4中的每一個，并且1:8DEMUX450的輸出可以提供給第四選擇單元430_4中包括的8個MUX的每一個。1:8DEMUX450可以由選擇控制邏輯270基于檢測到的帶缺陷存儲單元的所確定位置來控制。
[0147]例如，當與第四存儲單元組211_4的第四全局數(shù)據(jù)線相連的存儲單元是帶缺陷單元時，第四存儲單元組211_4的數(shù)據(jù)可以經(jīng)由第四選擇單元430_4的第一至第三MUX和第五至第八MUX輸出。另一方面，冗余存儲單元組215的數(shù)據(jù)可以經(jīng)由第四選擇單元430_4的第四MUX輸出。此外，如上所述，可以根據(jù)控制代碼控制第三和第四選擇單元430_3和430_4的切換操作。
[0148]圖7F和7G是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件1500的方框圖。
[0149]參考圖7F，半導體存儲器件1500可以包括存儲單元陣列1510、列解碼器1520、至少一個選擇單元(即第一至第四選擇單元1531至1534)以及至少一個緩沖單元(即第一至第四緩沖單元1541至1544)。為了便于解釋，將第一至第四選擇單元1531至1534設置在列解碼器1520的外部。盡管在圖7F和7G中未示出，可以基于前述選擇信號SEL或者響應于選擇信號SEL產(chǎn)生的控制代碼來控制第一至第四選擇單元1531至1534的切換操作。
[0150]存儲單元陣列1510可以包括多個存儲單元組，即第一至第四存儲單元組1511至1514。存儲單元陣列1510還可以包括冗余存儲單元組1515，用于替換在第一至第四存儲單元組1511至1514中產(chǎn)生的帶缺陷單元。第一至第四第四選擇單元1531至1534可以按照與圖6B的第一至第八選擇單元430_1至430_8相同或類似的方式操作。換句話說，第一至第四選擇單元1531至1534可以對與第一至第四存儲單元組1511至1514相連的全局數(shù)據(jù)線以及與冗余存儲單元組1515相連的冗余全局數(shù)據(jù)線執(zhí)行選擇，并且阻止帶缺陷單元的數(shù)據(jù)的輸入和輸出，而是代之以通過全局數(shù)據(jù)線的選擇來允許輸入和輸出冗余單元的數(shù)據(jù)。
[0151]可以經(jīng)由第一緩沖單元1541將數(shù)據(jù)輸入和輸出第一選擇單元1531。類似地，可以分別經(jīng)由第二至第四緩沖單元1542至1544將數(shù)據(jù)輸入和輸出第二至第四選擇單元1532至1534。圖7G更加詳細地示出了第一至第四緩沖單元1541至1544。如圖7G所示，第一至第四緩沖單元1541至1544可以分別包括讀出放大器(SA) 1541_1至1544_1和寫入驅(qū)動器(WD) 1541_2至1544_2。SA1541_1至1544_1對分別經(jīng)由第一至第四選擇單元1531至1534接收的輸出數(shù)據(jù)進行放大，并且將放大的數(shù)據(jù)提供到外部，而WD1541_2至1544_2分別經(jīng)由第一至第四選擇單元1531至1534將接收的數(shù)據(jù)提供給數(shù)據(jù)線。SA1541_1至1544_1的數(shù)目以及WD1541_2至1544_2的數(shù)目可以與全局數(shù)據(jù)線的數(shù)目相同。
[0152]圖7H的半導體存儲器件1600與圖7F和7G的半導體存儲器件1500相同，不同之處在于選擇單元和緩沖單元的位置。例如，如圖7H所示，半導體存儲器件1600可以包括存儲單元陣列1610和列解碼器1620，并且存儲單元陣列1610可以包括第一至第四存儲單元組1611至1614以及冗余存儲單元組1615。至少一個緩沖單元(即第一至第四緩沖單元1631至1634以及冗余緩沖單元1635)可以與存儲單元陣列1610的全局數(shù)據(jù)線和冗余全局數(shù)據(jù)線相連，并且經(jīng)由第一至第四緩沖單元1631至1634以及冗余緩沖單元1635輸出的數(shù)據(jù)可以經(jīng)由至少一個選擇單元(即，第一至第四選擇單元1641至1644)提供給外部，或者外部輸入的數(shù)據(jù)可以經(jīng)由第一至第四選擇單元1641至1644提供給第一至第四緩沖單元1631至1634和冗余緩沖單元1635。第一至第四緩沖單元1631至1634與第一至第四存儲單元組1611至1614相對應，并且冗余緩沖單元1635與冗余存儲單元組1615相對應。圖7H的第一至第四選擇單元1641至1644可以按照與圖6B的第一至第八選擇單元430_1至430_8相同或類似的方式操作。
[0153]根據(jù)圖7H的實施例，對傳輸經(jīng)由第一至第四緩沖單元1631至1634和冗余緩沖單元1635轉(zhuǎn)換為CMOS電平的數(shù)據(jù)的線路進行移位。換句話說，可以通過在第一至第四緩沖單元1631至1634、冗余緩沖單元1635與用于半導體存儲器件的外部接口的I/O焊盤之間對數(shù)據(jù)線進行移位，通過冗余單元替換帶缺陷單元。
[0154]圖8是根據(jù)本發(fā)明構思實施例的電路圖，示出了與各種數(shù)據(jù)寬度選項相應的修復操作。如圖8所示，半導體存儲器件500可以包括多個存儲單元組(例如第一至第八存儲單元組)、冗余單元組521以及多個選擇單元(例如，第一至第八選擇單元531至538)，用于通過對數(shù)據(jù)線進行移位來修復帶缺陷單元。圖8示出了這樣的示例:通過相同的列選擇信號來選擇第一至第八存儲單元組的每一個的單一位線以輸出第一至第八數(shù)據(jù)DQO至DQ7。此外，圖8示出了這樣的示例:對第一至第八存儲單元組中的帶缺陷單元進行修復。此外，圖8示出了這樣的示例:第一至第八選擇單元531至538的每一個包括3:1MUX。
[0155]盡管圖8示出了從第一至第八存儲單元組輸出的第一至第八數(shù)據(jù)通過第一至第八輸入/輸出節(jié)點DQO至DQ7傳輸?shù)氖纠?，但是當設置X16數(shù)據(jù)寬度選項時，可以從八個附加的存儲單元組以及與其相對應的冗余存儲單元組輸出第九至第十六數(shù)據(jù)(未示出)。在這種情況下，響應于來自外部的地址，可以選擇整十六個存儲單元組來同時輸出十六個數(shù)據(jù)。
[0156]現(xiàn)在將描述圖8的半導體存儲器件500中的全局數(shù)據(jù)線與第一至第八選擇單元531至538之間的連接結(jié)構。為了便于描述，將用于傳輸?shù)谝恢恋诎舜鎯卧M中的數(shù)據(jù)的全局數(shù)據(jù)線分別稱作第一至第八全局數(shù)據(jù)線，并且將用于傳輸冗余存儲單元組521中的數(shù)據(jù)的全局數(shù)據(jù)線稱作冗余全局數(shù)據(jù)線。盡管在圖8中將每一全局數(shù)據(jù)線示出為單一的實線，但是圖8中的單一全局數(shù)據(jù)線可以實質(zhì)上包括多條全局數(shù)據(jù)線。例如，在第一存儲單元組中，可以響應于單一的列選擇信號來選擇八條位線中的任一條，其中第一全局數(shù)據(jù)線可以包括與八條位線相對應的八條全局數(shù)據(jù)線。根據(jù)所選擇的位線，將數(shù)據(jù)通過第一全局數(shù)據(jù)線中包括的八條全局數(shù)據(jù)線中的任一條輸出。
[0157]第一至第八選擇單元531至538的每一個可以與至少三條全局數(shù)據(jù)線相連。例外地，位于邊緣處的第一選擇單元531與第一全局選擇線相連，并且與冗余全局數(shù)據(jù)線連接兩次。根據(jù)3 =IMUX結(jié)構，冗余全局數(shù)據(jù)線可以與第一選擇單元531的兩個選擇節(jié)點相連。
[0158]類似地，第二選擇單元532與冗余全局數(shù)據(jù)線以及第一和第二全局數(shù)據(jù)線相連。此外，第三選擇單元533與第一至第三全局數(shù)據(jù)線相連，…，第八選擇單元538與第六至第八全局數(shù)據(jù)線相連。
[0159]當半導體存儲器件500按照X8數(shù)據(jù)寬度選項操作時，根據(jù)圖8所示的切換結(jié)構圖案，第一至第八選擇單元531至538的每一個中包括的復用器中只有左側(cè)的兩個開關可以操作，其中右側(cè)的其余開關可以保持關斷狀態(tài)。因此，當修復帶缺陷單元時，可以以單一全局數(shù)據(jù)線為單位執(zhí)行移位操作?！?br> [0160]例如，當通過相同的列選擇信號訪問第一至第八存儲單元組中的數(shù)據(jù)時，其中訪問第五存儲單元組515中的帶缺陷單元，將冗余存儲單元組521以及第一至第四存儲單元組511至514中的數(shù)據(jù)作為第一至第五數(shù)據(jù)輸出至DQO至DQ4。此外，阻止從第五存儲單元組515輸出的數(shù)據(jù)，并且將第六至第八存儲單元組516至518中的數(shù)據(jù)作為第六至第八數(shù)據(jù)輸出至DQ5至DQ7。
[0161]當半導體存儲器件500按照X4數(shù)據(jù)寬度選項操作時，第一至第八選擇單元531至538的每一個中包括的復用器中只有右側(cè)的兩個開關可以操作。當訪問帶缺陷單元時，執(zhí)行用于修復帶缺陷單元的數(shù)據(jù)線移位操作。在圖8的情況下，可以兩條全局數(shù)據(jù)線的組為單位執(zhí)行移位操作。
[0162]現(xiàn)在將參考圖9A至9C以及圖10詳細描述數(shù)據(jù)線移位操作的示例。
[0163]圖9A至9C是描述圖8的半導體存儲器件500的操作的電路圖。圖9A示出了半導體存儲器件500按照X8數(shù)據(jù)寬度選項操作的情況，其中對第五存儲單元組515中的帶缺陷單元進行訪問。
[0164]根據(jù)第一至第八選擇單元531至538的切換操作，對冗余全局數(shù)據(jù)線和第一至第四全局數(shù)據(jù)線執(zhí)行了移位操作。例如，第一選擇單元531選擇性地輸出通過冗余全局數(shù)據(jù)線接收的數(shù)據(jù)，并且第二至第五選擇單元532至535選擇性地輸出通過第一至第四全局數(shù)據(jù)線接收的數(shù)據(jù)。
[0165]此外，阻止了通過第五全局數(shù)據(jù)線輸出的數(shù)據(jù)，并且將通過第六至第八全局數(shù)據(jù)線接收的數(shù)據(jù)作為第六至第八數(shù)據(jù)輸出至DQ5至DQ7，而不會進行移位操作。根據(jù)圖9A的示例，即使在第一至第八存儲單元組的任一個中出現(xiàn)帶缺陷單元，也可以通過單一的冗余存儲單元組521來修復弱單元。
[0166]圖9B示出了半導體存儲器件500按照X4數(shù)據(jù)寬度選項操作的情況，其中對第五存儲單元組515中的帶缺陷單元進行訪問。
[0167]根據(jù)X4數(shù)據(jù)寬度選項，通過八個選擇單元中的四個來發(fā)送和接收數(shù)據(jù)。例如，可以將通過奇數(shù)全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一至第四數(shù)據(jù)輸出至第一、第三、第五和第七輸入/輸出節(jié)點DQO、DQ2、DQ4和DQ6，也稱作第一至第四奇數(shù)模式輸入/輸出節(jié)點DQOO、DQ0UDQ02和DQ03。在這種情況下，對于存儲器訪問，可以附加地使用第十一列地址CA11，并且例如可以訪問第一、第三、第五和第七存儲單元組511、513、515和517。
[0168]根據(jù)上述示例，可以將多個存儲單元組(例如，第一至第八存儲單元組)分類為偶數(shù)區(qū)域和奇數(shù)區(qū)域，并且可以使用單一的冗余單元對偶數(shù)區(qū)域或奇數(shù)區(qū)域中的帶缺陷單元進行修復。也就是說，基于移位操作，可以使用單一的冗余全局數(shù)據(jù)線對四個存儲單元組的任一個中的帶缺陷單元進行修復。
[0169]當訪問奇數(shù)區(qū)域的第五存儲單元組515中的帶缺陷單元時，通過第一、第三、第五和第七選擇單元531、533、535和537的切換操作來執(zhí)行數(shù)據(jù)線移位操作。例如，通過第一選擇單元531的切換操作將通過冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一數(shù)據(jù)輸出至DQ0。
[0170]因為以兩條全局數(shù)據(jù)線的組為單位對第一全局數(shù)據(jù)線進行移位，所以通過第三選擇單元533的切換操作將通過第一全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第二數(shù)據(jù)輸出至DQ2 (DQOl)。類似地，通 過第五選擇單元535的切換操作將通過第三全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第三數(shù)據(jù)輸出至DQ4(DQ02)。然而，阻止了通過與第五存儲單元組515相對應的第五全局數(shù)據(jù)線的數(shù)據(jù)輸出，并且通過第七全局數(shù)據(jù)線和第七選擇單元537將第七存儲單元組517中的數(shù)據(jù)作為第四數(shù)據(jù)輸出至DQ6(DQ03)。
[0171]根據(jù)圖9B所示的X4數(shù)據(jù)寬度選項，對偶數(shù)區(qū)域的第二、第四、第六和第八存儲單元組512、514、516和158中的數(shù)據(jù)不進行訪問。盡管圖9B示出了與偶數(shù)區(qū)域相對應的第二、第四、第六和第八選擇單元532、534、536和538選擇對應的全局數(shù)據(jù)線的示例，但是因為阻止了對第二、第四、第六和第八存儲單元組512、514、516和518的訪問，并且也阻止了通過相應的輸入和輸出管腳DQ的數(shù)據(jù)傳輸，所以第二、第四、第六和第八選擇單元532、534、536和538可以分別選擇第二、第四、第六和第八全局數(shù)據(jù)線。作為另一示例，第二、第四、第六和第八選擇單元532、534、536和538可以在切換操作中不選擇全局數(shù)據(jù)線。
[0172]圖9C示出了半導體存儲器件500按照X4數(shù)據(jù)寬度選項操作的情況，其中對第四存儲單元組514中的帶缺陷單元進行訪問。
[0173]根據(jù)X4數(shù)據(jù)寬度選項，可以對偶數(shù)區(qū)域中的存儲單元組(例如，第二、第四、第六和第八存儲單元組512、514、516和518)進行訪問(例如，偶操作模式)，并且因此，可以在第二、第四、第六和第八輸入/輸出節(jié)點DQ1、DQ3、DQ5和DQ7 (也稱作第一至第四偶數(shù)輸入/輸出節(jié)點DQEO至DQE3)處輸出通過偶 數(shù)全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)。根據(jù)X4數(shù)據(jù)寬度選項也可以將第十一列地址CAll附加地用于存儲器訪問，并且在這種情況下，可以使用單一冗余全局數(shù)據(jù)線來靈活地修復第二、第四、第六和第八存儲單元組512、514、516和518中的帶缺陷單元。
[0174]當訪問第四存儲單元組514中的帶缺陷單元時，通過第二、第四、第六和第八選擇單元532、534、536和538的切換操作執(zhí)行數(shù)據(jù)線移位操作。例如，通過第二選擇單元532的切換操作將通過冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一數(shù)據(jù)輸出至DQE0。此外，通過第四選擇單元534的切換操作將通過第二全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第二數(shù)據(jù)輸出至DQE1。
[0175]然而，阻止了通過第四全局數(shù)據(jù)線輸出的數(shù)據(jù)，并且通過第六和第八選擇單元536和538將通過第六和第八全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第三和第四數(shù)據(jù)輸出至DQE2和DQE3，而無須移位操作。
[0176]圖10示出了半導體存儲器件500按照X16選項操作的情況。如圖10所示，通過對十六個存儲單元組進行訪問將第一至第十六數(shù)據(jù)輸出至輸入/輸出節(jié)點DQO至DQ15，其中可以使用一個冗余存儲單元組521修復第一存儲單元陣列501中包括的八個存儲單元組中的帶缺陷單元，并且可以使用另一冗余存儲單元組522修復第二存儲單元陣列502中包括的八個存儲單元組中的帶缺陷單元。當半導體存儲器件500按照X16數(shù)據(jù)寬度選項操作時，執(zhí)行對十六個存儲單元組的訪問，并且因此，可以將十六個存儲單元組中的數(shù)據(jù)輸出作為第一至第十六數(shù)據(jù)DQO至DQ15。然而，當半導體存儲器件500按照X8數(shù)據(jù)寬度選項操作時，可以只訪問第一和第二存儲單元陣列501和502之一。例如，對第一存儲單元陣列501進行訪問，并且因此可以輸出第一存儲單元陣列501中包括的存儲單元組中的數(shù)據(jù)。
[0177]在本實施例中，在X16數(shù)據(jù)寬度選項和X8數(shù)據(jù)寬度選項中，可以通過單一的冗余全局數(shù)據(jù)線靈活地修復八個存儲單元組中的帶缺陷單元。也就是說，當在一特定存儲單元組中出現(xiàn)帶缺陷單元時，即使在八個存儲單元組的任意位置中出現(xiàn)帶缺陷單元，也可以通過以單一全局數(shù)據(jù)線為單位執(zhí)行移位操作來執(zhí)行修復。此外，在X4數(shù)據(jù)寬度選項中，可以根據(jù)所選擇的存儲單元組，通過單一的冗余全局數(shù)據(jù)線靈活地修復四個存儲單元組中的帶缺陷單元。例如，可以通過單一的冗余全局數(shù)據(jù)線修復偶數(shù)區(qū)域或奇數(shù)區(qū)域中的帶缺陷單
J Li ο
[0178]圖11是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件600的方框圖。圖11示出了這樣的示例:與各種數(shù)據(jù)寬度選項相應地執(zhí)行修復操作，并且與上述實施例中的單方向移位不同，沿兩個方向執(zhí)行數(shù)據(jù)線移位操作以進行修復。此外，圖11示出了這樣的示例:存儲單元陣列610中包括四個存儲單元組611至614以及兩個冗余存儲單元組621和622，并且與四個存儲單元組611至614相應地設置了第一至第四選擇單元631至634。
[0179]如圖11所示，第一至第四輸入/輸出節(jié)點DQO至DQ3與第一至第四選擇單元631至634相連。第一選擇單元631的切換操作利用與之相連的第一冗余全局數(shù)據(jù)線以及第一和第二全局數(shù)據(jù)線來執(zhí)行。類似地，第一至第三全局數(shù)據(jù)線與第二選擇單元632相連，第二至第四全局數(shù)據(jù)線與第三選擇單元633相連，第三和第四全局數(shù)據(jù)線以及第二冗余全局數(shù)據(jù)線與第四選擇單元634相連。
[0180]在圖11的實施例中，因為與存儲單元組的所需(或者備選地,預定)數(shù)目相應地設置了兩個冗余存儲單元組621和622，所以可以同時修復至少兩個存儲單元組中的帶缺陷單元。也就是說，即使當響應于單一的列選擇信號所訪問的兩個存儲單元中同時出現(xiàn)故障時，也可以同時修復這兩個存儲單元。更具體地，可以使用一個冗余存儲單元組修復與全部存儲單元組的一半相對應的存儲單元組中的帶缺陷單元，并且可以使用另一個冗余存儲單元組修復與其余的一半相對應的存儲單元組中的帶缺陷單元?，F(xiàn)在將參考圖12至14詳細地描述圖11的半導體存儲器件600的操作。
[0181]圖12是圖11的半導體存儲器件600的示例的電路圖。圖12示出了與第一至第八存儲單元組相應地設置第一和第二冗余存儲單元組621和622的示例。此外，與第一至第八存儲單元組相應地設置第一至第八選擇單元631至638，并且當選擇X8選項時，通過第一至第八選擇單元631至638向第一至第八輸入/輸出節(jié)點DQO至DQ7輸出第一至第八數(shù)據(jù)。如在上述實施例中那樣，當半導體存儲器件600按照X16選項操作時，通過訪問另外八個存儲單元組(未示出)來輸出第九至第十六數(shù)據(jù)(未示出)。
[0182]第一冗余存儲單元組621用于修復四個存儲單元組中的帶缺陷單元。例如，第一冗余存儲單元組621用于修復第一至第四存儲單元組中的帶缺陷單元，而第二冗余存儲單元組622用于修復第五至第八存儲單元組中的帶缺陷單元。如圖12所示，使用第一冗余存儲單元組621修復第二存儲單元組612中的帶缺陷單元，并且使用第二冗余存儲單元組622修復第五存儲單元組615中的帶缺陷單元。
[0183]圖13A至13C是用于描述圖12的半導體存儲器件600按照X8和X4數(shù)據(jù)寬度選項的操作的電路圖。圖13A示出了設置X8數(shù)據(jù)寬度選項的示例。當訪問第二存儲單元組612中的帶缺陷單元時，阻止第二存儲單元組612中的數(shù)據(jù)輸出，并且代之以通過第一選擇單元631將通過與第一冗余存儲單元組621相對應的第一冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出作為第一數(shù)據(jù)DQ0。類似地，通過第一全局數(shù)據(jù)線的移位操作，通過第二選擇單元632將通過第一全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出作為第二數(shù)據(jù)DQ1。將通過第三和第四全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出作為第三和第四數(shù)據(jù)DQ2和DQ3，而無需移位操作。
[0184]使用第二冗余存儲單元組622修復第五存儲單元組615中的帶缺陷單元。通過第八選擇單元638將通過與第二冗余存儲單元組622相對應的第二冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第八數(shù)據(jù)輸出至DQ7。類似地，執(zhí)行第六至第八全局數(shù)據(jù)線的移位操作，并且因此，通過第五至第七選擇單元635至637將通過第六至第八全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第五至第七數(shù)據(jù)輸出至DQ4至DQ6。
[0185]圖13B和13C示出了半導體存儲器件600按照X4數(shù)據(jù)寬度選項操作的示例。如圖13B所示，當訪問左側(cè)的四個存儲單元組的任一個中的帶缺陷單元時，使用第一冗余存儲單元組621修復帶缺陷單元。然而，如圖13C所示，當訪問右側(cè)的四個存儲單元組的任一個中的帶缺陷單元時，使用第二冗余存儲單元組622修復帶缺陷單元。
[0186]參考圖13B，當設置X4選項時，可以同時訪問四個存儲單元組。例如，可以將八個存儲單元組分類為偶數(shù)區(qū)域和奇數(shù)區(qū)域?？梢栽L問偶數(shù)區(qū)域中包括的第二、第四、第六和第八存儲單元組中的數(shù)據(jù)，并且將所訪問的數(shù)據(jù)輸出作為第一至第四數(shù)據(jù)DQOO至DQ03。如圖13B所示，使用第一冗余存儲單元組621修復偶數(shù)區(qū)域的第四存儲單元組614中的帶缺陷單元，并且通過數(shù)據(jù)線移位操作阻止第四存儲單元組614中的數(shù)據(jù)輸出。通過第一選擇單元631將通過與第一冗余存儲單元組621相對應的第一冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一數(shù)據(jù)輸出至DQ00。此外，通過第三選擇單元633將通過與第二存儲單元組612相連的第二全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第二數(shù)據(jù)輸出至DQ01。[0187]沿相反方向(例如，圖13B的向左方向)對圖13B右側(cè)設置的全局數(shù)據(jù)線進行移位，并且因此，通過第五和第七選擇單元635和637將通過分別與第六和第八存儲單元組相連的第六和第八全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第三和第四數(shù)據(jù)輸出至DQ02和DQ03。
[0188]圖13C示出了這樣的示例:對奇數(shù)區(qū)域中的第一、第三、第五和第七存儲單元組進行訪問，并且對第五存儲單元組615中的帶缺陷單元進行修復。如圖13C所示，為了修復第五存儲單元組615中的帶缺陷單元，通過第八選擇單元638將通過與第二冗余存儲單元組622相對應的第二冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第四數(shù)據(jù)輸出至DQE3。此外，分別通過第二、第四和第六選擇單元632、634和635將沒有出現(xiàn)帶缺陷單元的第一、第三和第七存儲單元組中的數(shù)據(jù)作為第一至第三數(shù)據(jù)輸出至DQEO至DQE2。
[0189]圖14示出了半導體存儲器件600按照X16數(shù)據(jù)寬度選項操作的示例，其中對來自第一單元陣列610_1和第二單元陣列610_2的數(shù)據(jù)進行訪問，并且將這些數(shù)據(jù)作為第一至第十六數(shù)據(jù)輸出至DQO至DQ15。第一單元陣列610_1包括多個存儲單元組以及第一和第二冗余存儲單元組621和622。類似地，第二單元陣列610_2包括多個存儲單元組以及第三和第四冗余存儲單元組623和624。
[0190]數(shù)據(jù)線選擇模塊630包括多個選擇單元(未示出)，所述選擇單元可以執(zhí)行如圖13A、13B和13C所述的切換操作。因此，基于數(shù)據(jù)線選擇操作阻止訪問帶缺陷單元并且將其輸出至外部，而代之以輸出通過訪問第一至第四冗余存儲單元組621至624獲得的數(shù)據(jù)。當半導體存儲器件600按照X8數(shù)據(jù)寬度選項操作時，可以對第一和第二單元陣列610_1和610_2的任一個進行訪問，而當半導體存儲器件600按照X4數(shù)據(jù)寬度選項操作時，可以對第一和第二單元陣列610_1和610_2的任一個中的多個存儲單元組的一半進行訪問。
[0191]根據(jù)上述實施例，在一個單元陣列的兩側(cè)(例如，左側(cè)和右側(cè))設置冗余存儲單元組，并且可以根據(jù)帶缺陷單元的位置使用任一個冗余存儲單元組來執(zhí)行修復。此外，可以同時訪問兩個帶缺陷單元，并且在這種情況下，可以使用兩個冗余存儲單元組同時修復這兩個帶缺陷單元。例如，可以根據(jù)包括帶缺陷單元的存儲單元組的位置，使用這兩個冗余存儲單元組的任一個來修復偶數(shù)區(qū)域的存儲單元組中的帶缺陷單元。
[0192]圖15是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件700的方框圖。圖15示出了這樣的示例:即使當數(shù)據(jù)線選擇模塊使用2 =IMUX時，也按照各種數(shù)據(jù)寬度選項來修復帶缺陷單元。
[0193]如圖15所示，半導體存儲器件700可以包括多個存儲單元組(例如，第一至第四存儲單元組711至714)，其中可以將第一至第四存儲單元組711至714分類為多個區(qū)域(例如，偶數(shù)區(qū)域和奇數(shù)區(qū)域)。此外，半導體存儲器件700可以包括冗余存儲單元組721，用于修復第一至第四存儲單元組711至714中的帶缺陷單元。此外，半導體存儲器件700可以包括:第一至第四選擇單元731至734，作為數(shù)據(jù)線選擇模塊；以及偶/奇選擇單元740，用于選擇偶數(shù)區(qū)域或奇數(shù)區(qū)域的修復?？梢曰谂?奇選擇單元740的切換操作，將冗余全局數(shù)據(jù)線連接至第一或第二選擇單元731或732。
[0194]在圖15的實施例中，因為基于偶數(shù)或奇數(shù)區(qū)域執(zhí)行修復，所以可以以兩條全局數(shù)據(jù)線的組為單位執(zhí)行數(shù)據(jù)線移位操作。因此，第三選擇單元733連接至與第一和第三存儲單元組711和713相連的第一和第三全局數(shù)據(jù)線，且第四選擇單元734連接至與第二和第四存儲單元組712和714相連的第二和第四全局數(shù)據(jù)線。第一選擇單元731連接至與冗余存儲單元組721相連的冗余全局數(shù)據(jù)線以及與第一存儲單元組711相連的第一全局數(shù)據(jù)線，并且第二選擇單元732連接至與冗余存儲單元組721相連的冗余全局數(shù)據(jù)線以及與第二存儲單元組712相連的第二全局數(shù)據(jù)線。
[0195]根據(jù)圖15的實施例，當對奇數(shù)區(qū)域(例如，第一和第三存儲單元組711和713)中的帶缺陷單元進行修復時，基于偶/奇選擇單元740的切換操作將冗余全局數(shù)據(jù)線與第一選擇單元731相連，而當對偶數(shù)區(qū)域(例如，第二和第四存儲單元組712和714)中的帶缺陷單元進行修復時，基于偶/奇選擇單元740的切換操作，將冗余全局數(shù)據(jù)線與第二選擇單元732相連。因此，可以使用2:1MUX，按照各種數(shù)據(jù)寬度選項例如X4、X8和X16數(shù)據(jù)寬度選項，對帶缺陷單元進行修復，現(xiàn)在將參考圖16、17A和17B詳細描述與之相關的操作。
[0196]如圖16所示，半導體存儲器件700可以包括多個存儲單元組、冗余存儲單元組721以及第一至第八選擇單元731至738，用于對數(shù)據(jù)線進行移位以修復帶缺陷單元。半導體存儲器件700還可以包括偶/奇選擇單元740，用于選擇偶數(shù)區(qū)域或奇數(shù)區(qū)域，其中第一至第八選擇單元731至738以及偶/奇選擇單元740的每一個可以包括至少一個2:1MUX。備選地，偶/奇選擇單元740可以包括一對晶體管?？梢曰诶缬蛇x擇控制邏輯270中存儲的CAll比特所表示的偶/奇操作模式來控制偶/奇選擇單元740。另外，在有利于冗余全局數(shù)據(jù)線直接連接到第一和第二選擇單元731和732的情況下，可以取消偶/奇選擇單元740 ;然而，偶/奇選擇單元740的使用減小了選擇單元731和732的負擔。
[0197]圖16示出了根據(jù)X8或X16數(shù)據(jù)寬度選項從八個存儲單元組輸出第一至第八數(shù)據(jù)DQO至DQ7的示例。如果對奇數(shù)區(qū)域的第五存儲單元組715中的帶缺陷單元進行訪問，則基于偶/奇選擇單元740的切換操作將通過冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸入到第一選擇單元731，并且作為第一數(shù)據(jù)輸出至DQ0。
[0198]基于選擇單元731至738的切換操作來執(zhí)行與奇數(shù)區(qū)域中的存儲單元組相對應的全局數(shù)據(jù)線之間的移位操作，并且因此，對第五存儲單元組715中的帶缺陷單元進行修復。例如，通過第三選擇單元733將通過第一全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第三數(shù)據(jù)輸出至DQ2，并且通過第五選擇單元735將通過第三全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第五數(shù)據(jù)輸出至DQ4。阻止通過與帶缺陷單元相連的第五全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出，并且通過第七選擇單元737將通過第七全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第七數(shù)據(jù)輸出至DQ6。
[0199]不必執(zhí)行與偶數(shù)區(qū)域中的存儲單元組相對應的全局數(shù)據(jù)線的移位操作，并且因此，可以通過第二、第四、第六和第八選擇單元732、734、736和738輸出通過與第二、第四、第六和第八存儲單元組相對應的第二、第四、第六和第八全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)。
[0200]圖17A和17B示出了半導體存儲器件700按照X4數(shù)據(jù)寬度選項操作的示例。圖17A示出了在奇數(shù)區(qū)域的存儲單元組中出現(xiàn)帶缺陷單元的示例，而圖17B示出了在偶數(shù)區(qū)域的存儲單元組中出現(xiàn)帶缺陷單元的示例。
[0201]如圖17A所示，當在屬于奇數(shù)區(qū)域的第五存儲單元組715中出現(xiàn)帶缺陷單元時，基于偶/奇選擇單元740的切換操作，通過第一選擇單元731將通過冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一數(shù)據(jù)輸出至DQ00。此外，執(zhí)行移位操作直到包括帶缺陷單元的第五存儲單元組715為止，并且因此，分別通過第三和第五選擇單元733和735將通過第一和第三全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第二和第三數(shù)據(jù)輸出至DQOl和DQ02。通過第七選擇單元737將通過第七全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第四數(shù)據(jù)輸出至DQ03。[0202]不執(zhí)行對屬于偶數(shù)區(qū)域的存儲單元組的訪問，并且因此，與偶數(shù)區(qū)域相對應的選擇單元(例如，第二、第四、第六和第八選擇單元732、734、736和738)可以維持相應全局數(shù)據(jù)線(例如第二、第四、第六和第八全局數(shù)據(jù)線)的切換連接狀態(tài)，或者可以阻止其連接。
[0203]如圖17B所示，當在屬于偶數(shù)區(qū)域的第四存儲單元組714中出現(xiàn)帶缺陷單元時，基于偶/奇選擇單元740的切換操作，通過第二選擇單元732將通過冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一數(shù)據(jù)輸出至DQE0。此外，執(zhí)行移位操作直到包括帶缺陷單元的第四存儲單元組714為止，并且因此，通過第四選擇單元734將通過第二全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第二數(shù)據(jù)輸出至DQE1。分別通過第六和第八選擇單元736和738將通過第六和第八全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第三和第三數(shù)據(jù)輸出至DQE2和DQE3。
[0204]圖18是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件800的方框圖。圖18示出了這樣的示例:當數(shù)據(jù)線選擇模塊使用2 =IMUX時，按照各種數(shù)據(jù)寬度模式修復弱單元，其中同時對兩個存儲單元組中的弱單元進行修復。
[0205]如圖18所示，半導體存儲器件800可以包括多個存儲單元組(例如第一至第四存儲單元組811至814)和多個冗余存儲單元組(例如，第一和第二冗余存儲單元組821和822)。此外，可以將第一至第四存儲單元組811至814分類為多個區(qū)域，例如偶數(shù)區(qū)域和奇數(shù)區(qū)域。此外，第一和第二冗余存儲單元組821和822包括用于修復奇數(shù)區(qū)域(例如，第一和第三存儲單元組811和813)中的帶缺陷單元的第一冗余存儲單元組821以及用于修復偶數(shù)區(qū)域(例如，第二和第四存儲單元組812和814)中的帶缺陷單元的第二冗余存儲單元組822。此外，半導體存儲器件800可以包括第一至第四選擇單元831至834作為數(shù)據(jù)線選擇豐吳塊。
[0206]盡管在之前的實施例中基于偶/奇選擇單元740的切換操作來使用單一冗余存儲單元組執(zhí)行偶數(shù)或奇數(shù)區(qū)域的修復，但是根據(jù)本實施例，使用第一冗余存儲單元組821執(zhí)行屬于偶數(shù)和奇數(shù)區(qū)域之一的任一存儲單元組的修復，并且使用第二冗余存儲單元組822執(zhí)行屬于另一區(qū)域的任一存儲單元組的修復。因此如圖18所示，可以以兩條全局數(shù)據(jù)線的組為單位執(zhí)行數(shù)據(jù)線移位操作以進行修復。
[0207]與第一冗余存儲單元組821相對應的第一冗余全局數(shù)據(jù)線連接到第一選擇單元831，并且與第一存儲單元組811相對應的第一全局數(shù)據(jù)線共同連接到第一和第三選擇單元831和833。此外，與第二冗余存儲單元組822相對應的第二冗余全局數(shù)據(jù)線連接到第四選擇單元834，并且與第四存儲單元組814相對應的第四全局數(shù)據(jù)線共同連接到第二和第四選擇單元832和834?，F(xiàn)在將參考圖19A至19C詳細描述圖18的半導體存儲單元800的操作。
[0208]如圖19A所示，半導體存儲器件800可以包塊多個存儲單元組、第一和第二冗余存儲單元組821和822以及第一至第八選擇單元831至838，所述選擇單元用于通過對數(shù)據(jù)線進行移位來修復弱單元。第一至第八選擇單元831至838的每一個可以包括至少一個2:IMUX0
[0209]圖19A示出了這樣的示例:根據(jù)X8或X16選項從八個存儲單元組在輸入/輸出節(jié)點DQO至DQ7上輸出第一至第八數(shù)據(jù)，其中當對第五和第六存儲單元組815和816中的帶缺陷單元進行訪問時，對帶缺陷單元進行修復。
[0210]使用第一冗余存儲單元組821對屬于奇數(shù)區(qū)域的第五存儲單元組815中的帶缺陷單元進行修復。為此，執(zhí)行數(shù)據(jù)線移位操作，并且如圖19A所示，通過第一選擇單元831將通過第一冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一數(shù)據(jù)輸出至DQO。此外，通過移位操作，通過第三選擇單元833將通過第一全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第三數(shù)據(jù)輸出至DQ2，并且通過移位操作，通過第五選擇單元835將通過第三全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第五數(shù)據(jù)輸出至DQ4。阻止通過第五全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出，并且通過第七選擇單元837將通過第七全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第七數(shù)據(jù)輸出至DQ6。
[0211 ] 使用第二冗余存儲單元組822對屬于偶數(shù)區(qū)域的第六存儲單元組816中的帶缺陷單元進行修復。為此，執(zhí)行數(shù)據(jù)線移位操作，并且如圖19A所示，通過第八選擇單元838將通過第二冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第八數(shù)據(jù)輸出至DQ7。此外，通過第六選擇單元836將通過第八全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第六數(shù)據(jù)輸出至DQ5，并且阻止通過第六全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出。此外，分別通過第二和第四選擇單元832和834將通過第二和第四全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第二和第四數(shù)據(jù)輸出至DQl和DQ3。
[0212]圖19B和19C示出了圖19A的半導體存儲器件800按照X4數(shù)據(jù)寬度選項操作的示例。圖19B示出了在屬于奇數(shù)區(qū)域的存儲單元組中出現(xiàn)帶缺陷單元的示例,而圖19C示出了在屬于偶數(shù)區(qū)域的存儲單元組中出現(xiàn)帶缺陷單元的示例。
[0213]如圖19B所示，當在屬于奇數(shù)區(qū)域的第五存儲單元組815中出現(xiàn)帶缺陷單元時，通過第一選擇單元831將通過第一冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一數(shù)據(jù)輸出至DQ00。此夕卜，執(zhí)行移位操作直到包括帶缺陷單元的第五存儲單元組815為止，并且因此，分別通過第三至第五選擇單元833和835將通過第一和第三全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第二和第三數(shù)據(jù)輸出至DQOl和DQ02。阻止通過第五全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出，并且通過第七選擇單元835將通過第七全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第四數(shù)據(jù)輸出至DQ03。
[0214]如圖19C所示，當在屬于偶數(shù)區(qū)域的第六存儲單元組816中出現(xiàn)帶缺陷單元時，通過第八選擇單元838將通過第二冗余全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第四數(shù)據(jù)輸出至DQE3。此夕卜，執(zhí)行移位操作直到包括帶缺陷單元的第六存儲單元組816為止，并且因此，通過第六選擇單元836將通過第八全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第三數(shù)據(jù)輸出至DQE2。阻止通過第六全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)輸出，并且分別通過第二和第四選擇單元832和834將通過第二和第四全局數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)作為第一和第二數(shù)據(jù)輸出至DQEO和DQEl。
[0215]根據(jù)上述實施例，即使半導體存儲器件使用各種選項例如X16、X8和X4數(shù)據(jù)寬度選項來操作，也可以對帶缺陷單元進行修復，并且可以使用單一的冗余存儲單元組對多個存儲單元組中的帶缺陷單元進行修復。此外，通過在每個包括多個存儲單元組的單元陣列中設置至少兩個冗余存儲單元組，即使在同時訪問兩個或更多帶缺陷單元時，也可以對帶缺陷單元同時進行修復。例如，可以將多個存儲單元組分類為多個區(qū)域，例如偶數(shù)區(qū)域和奇數(shù)區(qū)域，并且可以在每一個區(qū)域中使用單獨的冗余存儲單元組來執(zhí)行修復。
[0216]圖20是根據(jù)本發(fā)明構思另一實施例的半導體存儲器件900的方框圖。如圖20所示，半導體存儲器件900可以包括一個或多個單元陣列910_1和910_2以及數(shù)據(jù)線選擇模塊930。存儲單元陣列910_1和910_2可以在分離的芯片上。為了便于描述，沒有示出行解碼器、列解碼器和用于存儲器操作的其他外圍電路。
[0217]一個或多個單元陣列910_1和910_2的每一個可以包括多個存儲單元組MCG和冗余存儲單元組RMCG。例如，第一單元陣列910_1可以包括多個存儲單元組911以及與多個存儲單元組911相對應的第一冗余存儲單元組921，并且第二單元陣列910_2可以包括多個存儲單元組912以及與多個存儲單元組912相對應的第二冗余存儲單元組922。當在第一和第二單元陣列910_1和910_2的每一個中設置八個存儲單元組時，第一單元陣列910_1中的八個存儲單元組分別與第一至第八全局數(shù)據(jù)線⑶LI I至⑶L18相連，第二單元陣列910_2中的八個存儲單元組分別與第九至第十六全局數(shù)據(jù)線GDL21至GDL28相連。
[0218]基于數(shù)據(jù)線選擇模塊930的數(shù)據(jù)線選擇操作來執(zhí)行修復。數(shù)據(jù)線選擇模塊930連接至分別與第一和第二單元陣列910_1和910_2相連的多個全局數(shù)據(jù)線⑶Lll至⑶L18以及GDL21至GDL28，并且阻止輸出帶缺陷單元中的數(shù)據(jù)，而代之以通過數(shù)據(jù)線選擇操作控制輸出冗余單元中的數(shù)據(jù)。當將數(shù)據(jù)寬度選項設置為X8時，數(shù)據(jù)線選擇模塊930輸出已經(jīng)執(zhí)行了修復的第一至第八數(shù)據(jù)DQO至DQ7。
[0219]根據(jù)本實施例，數(shù)據(jù)線選擇模塊930執(zhí)行與存儲單元組相對應的全局數(shù)據(jù)線的選擇操作，而不是分離地具有與第一和第二冗余存儲單元組921和922相對應的冗余全局數(shù)據(jù)線。此外，第一冗余存儲單元組921可以用于修復第二單元陣列910_2中的帶缺陷單元，并且第二冗余存儲單元組922可以用于修復第一單元陣列910_1中的帶缺陷單元。例如，當在第一單元陣列910_1中出現(xiàn)帶缺陷單元時，根據(jù)列選擇操作將通過訪問第二冗余存儲單元組922獲得的數(shù)據(jù)傳輸至第二單元陣列910_2中的任一全局數(shù)據(jù)線(例如，第九全局數(shù)據(jù)線GDL21)，并且數(shù)據(jù)線選擇模塊930通過執(zhí)行數(shù)據(jù)線選擇操作阻止輸出帶缺陷單元中的數(shù)據(jù)，而是代之以輸出第二冗余存儲單元組922中的數(shù)據(jù)。當在第一單元陣列910_1的第三存儲單元組中出現(xiàn)帶缺陷單元時，數(shù)據(jù)線選擇模塊930阻止輸出通過第三全局數(shù)據(jù)線GDL13傳輸?shù)臄?shù)據(jù)，而是代之以輸出通過第九全局數(shù)據(jù)線GDL21傳輸?shù)臄?shù)據(jù)。
[0220]根據(jù)圖20的實施例，不會產(chǎn)生用于設置與第一和第二冗余存儲單元組921和922相對應的分離冗余全局數(shù)據(jù)線的開銷面積。第一和第二冗余存儲單元組921和922的每一個通過列選擇操作連接到任一全局數(shù)據(jù)線。因此，通過與第一和第二單元陣列910_1和910_2的任一個相對應的全局數(shù)據(jù)線以及與第一和第二單元陣列910_1和910_2的另一個中的冗余存儲單元組相連的全局數(shù)據(jù)線的選擇操作，可以對帶缺陷單元進行修復。盡管在圖20中未示出，但是當訪問第二單元陣列910_2時，數(shù)據(jù)線選擇模塊930通過執(zhí)行第九至第十六全局數(shù)據(jù)線⑶L21至⑶L28和第八全局數(shù)據(jù)線⑶L18的選擇操作，將第一至第八數(shù)據(jù)輸出至DQO至DQ7。
[0221]圖21A至21D是用于描述圖20的半導體存儲器件900的電路圖和方框圖。
[0222]如圖21A所示，第一單元陣列910_1可以包括多個存儲單元組和第一冗余存儲單元組921，并且第二單元陣列910_2可以包括多個存儲單元組和第二冗余存儲單元組922。此外，還可以設置用于操作第一和第二單元陣列910_1和910_2中的字線的行解碼器940以及用于列選擇操作的列解碼器951和952。此外，數(shù)據(jù)線選擇模塊930可以包括多個選擇單元。每一個選擇單元包括至少一個復用器，并且圖21A示出了使用2:1MUX的示例。如圖所示，選擇單元938連接至第一陣列910_1中的第八全局數(shù)據(jù)線⑶L18以及第二陣列910_2中的第一全局數(shù)據(jù)線⑶L21。類似地，選擇單元939連接至第一陣列910_1中的第八全局數(shù)據(jù)線⑶L18以及第二陣列910_2中的第一全局數(shù)據(jù)線⑶L21。
[0223]如上所述，基于列選擇操作，可以使用第二單元陣列910_2中的第二冗余存儲單元組922對第一單元陣列910_1中的帶缺陷單元進行修復，并且可以通過與第二單元陣列910_2相對應的全局數(shù)據(jù)線傳輸?shù)诙哂啻鎯卧M922中的數(shù)據(jù)。例如，通過與第一單元陣列910_1相對應的第八選擇單元938相連的第九全局數(shù)據(jù)線GDL21傳輸?shù)诙哂啻鎯卧M922中的數(shù)據(jù)。也可以執(zhí)行這種操作的逆操作，其中第一冗余存儲單元組921經(jīng)由選擇單元939對第二單元陣列910_2中的缺陷進行修復。
[0224]圖21B示出了圖21A的半導體存儲器件900執(zhí)行行和列選擇操作的示例。如圖21B所示，行解碼器940操作第一和第二單元陣列910_1和910_2中的字線，并且列解碼器950可以包括分別與第一和第二單元陣列910_1和910_2相對應的第一和第二列解碼器951和952以及分別與第一和第二冗余存儲單元組921和922相對應的第一和第二冗余列解碼器953和954。將行地址RA或解碼的行地址提供給行解碼器940，并且將列地址CA或解碼的列地址提供給列解碼器950。
[0225]行解碼器940響應于行地址RA同時使能第一和第二單元陣列910_1和910_2中的字線。因此，可以同時選擇第一和第二單元陣列910_1和910_2的任一個中的存儲單元(例如正常存儲單元)以及第一和第二單元陣列910_1和910_2的另一個中的冗余單元。
[0226]可以根據(jù)列地址CA，通過列選擇操作將正常存儲單元中的數(shù)據(jù)和冗余單元中的數(shù)據(jù)傳輸至數(shù)據(jù)線。例如，可以將列地址CA提供給與第一單元陣列910_1相對應的第一列解碼器951以及與第二冗余存儲單元組922相對應的第二冗余列解碼器954。如上所述，根據(jù)冗余列選擇線的使能，可以通過全局數(shù)據(jù)線傳輸冗余單元中的數(shù)據(jù)。例如，可以通過第九全局數(shù)據(jù)線GDL21傳輸?shù)诙哂啻鎯卧M922中的數(shù)據(jù)。此外，可以通過上述實施例中的列地址匹配操作來控制是否使能冗余列選擇線。
[0227]圖21C示出了圖21A的半導體存儲器件900中包括的數(shù)據(jù)線選擇模塊930的數(shù)據(jù)線移位操作的示例。如在上述實施例中那樣，基于數(shù)據(jù)線選擇模塊930的數(shù)據(jù)線選擇操作，阻止輸出帶缺陷單元中的數(shù)據(jù)，控制輸出冗余存儲單元中的數(shù)據(jù)。圖21C示出了與第五全局數(shù)據(jù)線⑶L15相連的存儲單元是帶缺陷單元的情況，并且在這種情況下，通過第一至第四選擇單元931至934將通過第一至第四全局數(shù)據(jù)線⑶Lll至⑶L14傳輸?shù)臄?shù)據(jù)作為第一至第四數(shù)據(jù)輸出至DQO至DQ3，并且阻止通過第五全局數(shù)據(jù)線⑶L15傳輸?shù)臄?shù)據(jù)輸出。此夕卜，通過第五至第七選擇單元935至937將通過第六至第八全局數(shù)據(jù)線⑶L16至⑶L18傳輸?shù)臄?shù)據(jù)作為第五至第七數(shù)據(jù)輸出至DQ4至DQ6，并且通過第九全局數(shù)據(jù)線⑶L21和第八選擇單元938將第二冗余存儲單元組922中的數(shù)據(jù)作為第八數(shù)據(jù)輸出至DQ7。
[0228]圖21D示出了全局數(shù)據(jù)線⑶L21與冗余單元相連的示例。在圖21D中只示出了一個存儲單元組912，并且存儲單元組912包括與其中的存儲單元相連的多條位線BL?；诹羞x擇區(qū)域912_1的列選擇操作，多條位線BL與全局數(shù)據(jù)線⑶L21相連。
[0229]類似地，冗余存儲單元組922包括與其中冗余單元相連的多條冗余位線RBL。還包括用于將冗余存儲單元組922與全局數(shù)據(jù)線⑶L21相連的冗余列選擇區(qū)域922_1，并且基于冗余列選擇區(qū)域922_1的列選擇操作，將冗余單元中的數(shù)據(jù)通過全局數(shù)據(jù)線⑶L21傳輸。
[0230]圖22示出了包括本發(fā)明構思實施例之一的半導體存儲器件1100。參考圖22，半導體存儲器件1100可以包括用于驅(qū)動存儲單元陣列和DRAM單元的各種電路模塊，并且可以進行改進以包括上述實施例之一的修復結(jié)構和操作。
[0231]當芯片選擇信號CS從禁用電平(例如，邏輯高)改變?yōu)槭鼓茈娖?例如，邏輯低)時，可以使能定時寄存器1102。定時寄存器1102可以接收命令信號，例如時鐘信號CLK、時鐘使能信號CKE、芯片選擇信號杠(bar) 行地址選通信號杠胃、列地址選通信號杠
寫入使能信號杠--以及數(shù)據(jù)輸入/輸出掩蔽信號DQM，并且通過對接收的命令信號進行處理產(chǎn)生各種內(nèi)部命令信號LRAS、LCBR、LWE、LCAS、LWCBR、LDQM，用于控制電路模塊。
[0232]將定時寄存器1102所產(chǎn)生的內(nèi)部命令信號中的一些存儲在編程寄存器1104中，例如，可以將與數(shù)據(jù)輸出相關的等待時間信息、突發(fā)(burst)長度信息等存儲在編程寄存器1104中。可以將編程寄存器1104中存儲的內(nèi)部命令信號提供給等待時間&突發(fā)長度控制器1106，并且等待時間&突發(fā)長度控制器1106可以提供控制信號，用于控制經(jīng)由列緩沖器1108輸出至列解碼器1110或者輸出至輸出緩沖器1112的數(shù)據(jù)中的等待時間或突發(fā)長度。
[0233]地址寄存器1120可以從外部接收地址ADD?？梢越?jīng)由行地址緩沖器1122將行地址提供給行解碼器1124。此外，可以經(jīng)由列緩沖器1108將列地址提供給列解碼器1110。行地址緩沖器1122還可以接收由其中的刷新計數(shù)器(未示出)響應于刷新命令LRAS和LCBR產(chǎn)生的刷新地址，并且可以將行地址和刷新地址的任一個提供給行解碼器1124。此外，地址寄存器1120可以將用于選擇存儲體(bank)的體信號提供給體選擇單元1126。
[0234]行解碼器1124可以對從行地址緩沖器1122接收的行地址或者刷新地址進行解碼，并且使能存儲單元陣列1101中的字線。列解碼器1110可以對列地址進行解碼，并且執(zhí)行存儲單元陣列1101中的位線的選擇操作。例如，可以將列選擇線應用于半導體存儲器件1100以對列選擇線執(zhí)行選擇操作。
[0235]讀出放大器1130可以對通過行解碼器1124和列解碼器1110選擇的存儲單元中的數(shù)據(jù)進行放大，并且將放大的數(shù)據(jù)提供給輸出緩沖器1112?？梢詫⒁獙懭氲酱鎯卧械臄?shù)據(jù)經(jīng)由數(shù)據(jù)輸入寄存器1132提供給存儲單元陣列1101，并且輸入/輸出控制器1134可以控制通過數(shù)據(jù)輸入寄存器1132的數(shù)據(jù)傳輸操作。
·[0236]圖23是根據(jù)本發(fā)明構思實施例的存儲器系統(tǒng)1200的方框圖。如圖23所示，存儲器系統(tǒng)1200可以包括存儲器模塊1210和存儲器控制器1220。存儲器模塊1210可以包括在模塊板上安裝的至少一個半導體器件，例如至少一個半導體存儲器件1212和用于管理存儲器操作的存儲器管理芯片1211。圖23示出了 DRAM芯片作為所述至少一個半導體存儲器件1212，其中將DRAM芯片構造用于執(zhí)行在上述任一實施例中公開的修復操作。例如，每一 DARM芯片可以包括冗余單元，以基于數(shù)據(jù)線移位操作，阻止輸出弱單元中的數(shù)據(jù)，而代之以輸出冗余單元中的數(shù)據(jù)。存儲器控制器1220提供各種信號，例如命令/地址CMD/ADD和時鐘信號CLK，用于控制存儲器模塊1210中包括的至少一個半導體器件，并且通過與存儲器模塊1210通信來向存儲器模塊1210提供數(shù)據(jù)DQ或從存儲器模塊1210接收數(shù)據(jù)DQ。
[0237]在上述實施例中，為修復操作而執(zhí)行的配置和操作中的一些可以通過存儲器管理芯片1211來執(zhí)行。例如，可以將與弱單元相關的地址信息存儲在存儲器管理芯片1211，并且因此，可以將用于使能冗余單元的行地址和列地址從存儲器管理芯片1211提供給至少一個半導體存儲器件1212。此外，存儲器管理芯片1211可以輸出控制代碼，例如溫度計代碼，用于控制數(shù)據(jù)線移位操作，并且向至少一個半導體存儲器件1212提供控制代碼。
[0238]圖24是根據(jù)本發(fā)明構思實施例的半導體存儲系統(tǒng)1300的方框圖。半導體存儲系統(tǒng)1300可以包括根據(jù)本發(fā)明構思實施例的半導體存儲器件。
[0239]參考圖24，半導體存儲系統(tǒng)1300可以包括非易失性存儲器件1310以及與之相關的各種功能模塊1320。非易失性存儲器件1310可以包括諸如閃存器件之類的半導體存儲器件，并且可以采用任一上述修復實施例的結(jié)構和操作。作為各種功能模塊1320，可以包括經(jīng)由總線相連的處理器(PROS)、RAM、高速緩存緩沖器(CBUF)、存儲器控制器(Ctrl)和主機接口(HOST I/F)。RAM可以包括根據(jù)本發(fā)明構思實施例的半導體存儲器件。處理器PROS控制存儲器控制器Ctrl響應于主機的請求(命令、地址或數(shù)據(jù))向非易失性存儲器件1310發(fā)送數(shù)據(jù)或者從非易失性存儲器件1310接收數(shù)據(jù)?？梢詫雽w存儲系統(tǒng)1300中的處理器PROS和存儲器控制器(Ctrl)實現(xiàn)為單一的ARM處理器?？梢詫⒉僮魈幚砥鱌ROS所需的數(shù)據(jù)加載到RAM中。
[0240]主機接口 HOST I/F接收主機的請求，并且將主機的請求發(fā)送給處理器PR0S，或者將從非易失性存儲器件1310接收的數(shù)據(jù)發(fā)送給主機。主機接口 HOST I/F可以使用各種協(xié)議與主機相接口，這些協(xié)議例如通用串行總線(USB)、人機通信(MMC)、外圍部件互連-快速(PC1-E)、串行高級技術附件(SATA)、并行高級技術附件(PATA)、小型計算機系統(tǒng)接口(SCSI)、增強型小設備接口(ESDI)和智能電子驅(qū)動(IDE)?？梢詫⒁l(fā)送給非易失性存儲器件1310的數(shù)據(jù)或者從非易失性存儲器件1310接收的數(shù)據(jù)暫時存儲在高速緩存緩沖器CBUF 中。
[0241]非易失性存儲器件1310可以使用各種類型的封裝進行封裝，這些封裝例如封裝上封裝(PoP)、球柵陣列(BGA)、芯片規(guī)模封裝(CSP)、有引線塑料芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、窩伏爾組件中的管芯(Die in Waffle Pack)、晶片式管芯、板載芯片(C0B)、陶瓷雙列直插式封裝(CERDIP)、塑料金屬四邊引線扁平封裝(MQFP)、薄四角扁平封裝(TQFP)、小外廓封裝(SOIC)、收縮式小外廓封裝(SSOP)、薄小外廓封裝(TSOP)、薄四角扁平封裝(TQFP)、封裝中系統(tǒng)(SIP)、多芯片封裝(MCP)、晶片級制造封裝(WFP)和晶片級處理堆疊封裝(WSP)。
[0242]圖25是根據(jù)本發(fā)明構思實施例的網(wǎng)絡系統(tǒng)1400的方框圖。網(wǎng)絡系統(tǒng)1400可以包括根據(jù)任一上述修復實施例的半導體存儲器件。
[0243]參考圖25，網(wǎng)絡系統(tǒng)1400可以包括通過網(wǎng)絡彼此相連的服務器系統(tǒng)SSYS和多個終端TEMl至TEMn。服務器系統(tǒng)SSYS可以包括用于對從與網(wǎng)絡相連的多個終端TEMl至TEMn接收的請求進行處理的服務器，以及用于存儲與所接收的請求相對應的數(shù)據(jù)的半導體存儲器件MEM(例如，固態(tài)驅(qū)動器)。此外，服務器可以包括根據(jù)本發(fā)明構思實施例的半導體存儲器件(未不出)。
[0244]圖26是應用根據(jù)本發(fā)明構思實施例的半導體存儲器件的另一存儲器系統(tǒng)1800的方框圖。
[0245]參考圖26，存儲器系統(tǒng)1800可以包括存儲器模塊1810和存儲器控制器1820。存儲器模塊1810可以包括在模塊板上安裝的至少一個半導體存儲器件1830。至少一個半導體存儲器件1830可以通過DRAM芯片實現(xiàn)，并且至少一個半導體存儲器件1830的每一個可以包括多個半導體層。多個半導體層可以包括至少一個主芯片1831和至少一個從芯片1832?？梢栽诙鄠€半導體層之間通過貫穿硅過孔(TSV)傳輸信號。
[0246]盡管在本實施例中描述了通過TSV執(zhí)行半導體層之間的信號傳輸?shù)慕Y(jié)構，但是本實施例不局限與此，并且也可以應用于通過引線鍵合、插入或引線形成帶進行層疊的結(jié)構。
[0247]此外，可以通過光學輸入/輸出連接執(zhí)行半導體層之間的信號傳輸。例如，半導體層可以通過使用射頻(RF)波或超聲波的輻射方法、使用磁感應的感應耦合方法或者使用磁場諧振的非輻射方法來彼此相連。
[0248]輻射方法是通過使用天線如單極天線或平面倒F天線(PIFA)以無線方式傳輸信號的方法。在隨時間改變的電場和磁場彼此影響的同時出現(xiàn)輻射，并且當存在相同頻率的天線時，可以接收信號以滿足入射波的極化特征。感應耦合方法是通過纏繞線圈若干次來產(chǎn)生沿一個方向較強的磁場、并且通過靠近在與纏繞的線圈類似頻率下諧振的線圈來產(chǎn)生耦合的方法。非輻射方法是使用消逝波耦合的方法，其中電磁波通過近距離磁場在利用相同頻率諧振的兩種介質(zhì)之間移動。主芯片1831和從芯片1832的每一個可以包括根據(jù)本發(fā)明構思實施例的基準電壓發(fā)生器(未示出)。存儲器模塊1810可以經(jīng)由系統(tǒng)總線與存儲器控制器1820通信?？梢越?jīng)由系統(tǒng)總線在存儲器模塊1810和存儲器控制器1820之間發(fā)送和接收數(shù)據(jù)DQ、命令/地址CMD / ADD、時鐘信號CLK等。
[0249]盡管已經(jīng)參照示例實施例具體地示出和描述了本發(fā)明的構思，但是應該理解，在不脫離所附權利要求的精神和范圍的情況下，可以進行形式和細節(jié)上的各種變化。
【權利要求】
1.一種存儲器件，包括: 存儲單元陣列，所述存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組，所述第一存儲單元組包括與第一數(shù)據(jù)線相關聯(lián)的多個第一存儲單元，所述冗余存儲單元組包括與冗余數(shù)據(jù)線相關聯(lián)的多個冗余存儲單元； 數(shù)據(jù)線選擇電路； 選擇控制邏輯，配置為檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且配置為控制所述數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用所述多個冗余存儲單元之一來替換第一存儲單元組中檢測到的帶缺陷存儲單元，所述選擇控制邏輯包括: 存儲裝置，配置為存儲針對帶缺陷存儲單元的地址信息，所述地址信息包括對第一存儲單元組中包括帶缺陷存儲單元的行和列進行標識的行地址信息和列地址信息；以及控制信號產(chǎn)生邏輯，配置為基于地址信息和接收到的地址來產(chǎn)生用于控制數(shù)據(jù)線選擇電路的控制信號，所述接收到的地址標識存儲單元陣列中正被訪問的至少一個存儲單元。
2.根據(jù)權利要求1所述的存儲器件，其中所述控制信號產(chǎn)生邏輯包括比較器，所述比較器配置為將地址信息和接收到的地址進行比較，并且所述控制信號產(chǎn)生邏輯配置為基于所述比較產(chǎn)生控制信號。
3.根據(jù)權利要求2所述的存儲器件，其中所述比較器包括: 行比較器，配置為將行地址信息與接收到的地址所表示的接收行地址進行比較；以及 列比較器，配置為將列地址信息與接收到的地址所表示的接收列地址進行比較。
4.根據(jù)權利要求3所述的存儲器件，其中 所述行比較器包括行地址`存儲單元，所述行地址存儲單元配置為從所述存儲裝置接收行地址信息，并且存儲所述行地址信息；以及 所述列比較器包括列地址存儲單元，所述列地址存儲單元配置為從所述存儲裝置接收列地址信息，并且存儲所述列地址信息。
5.根據(jù)權利要求4所述的存儲器件，其中 所述存儲裝置是非易失性存儲器件；以及 所述行和列地址存儲單元是易失性存儲器件。
6.根據(jù)權利要求5所述的存儲器件，其中所述易失性存儲器件是內(nèi)容可尋址存儲器。
7.根據(jù)權利要求2所述的存儲器件，其中所述比較器配置為基于所述比較產(chǎn)生選擇信號，所述選擇信號表示是否存在帶缺陷存儲單元，并且標識包括所述帶缺陷存儲單元的存儲單元組，并且所述控制信號產(chǎn)生邏輯配置為基于所述選擇信號產(chǎn)生控制信號。
8.根據(jù)權利要求7所述的存儲器件，其中所述控制信號產(chǎn)生邏輯還包括: 代碼產(chǎn)生器，配置為基于所述選擇信號產(chǎn)生所述控制信號。
9.根據(jù)權利要求8所述的存儲器件，其中所述控制信號包括用于控制數(shù)據(jù)線選擇電路中的每一個選擇單元的操作的比特。
10.根據(jù)權利要求1所述的存儲器件，其中 所述存儲單元陣列包括第一至第η存儲單元組，其中η大于等于2，所述第一至第η存儲單元組分別與第一至第η數(shù)據(jù)線相關聯(lián)；以及 所述數(shù)據(jù)線選擇電路配置為在(i)冗余數(shù)據(jù)線和第一至第η數(shù)據(jù)線與(ii)第一至第η輸入/輸出節(jié)點之間提供數(shù)據(jù)路徑。
11.根據(jù)權利要求10所述的存儲器件，其中所述數(shù)據(jù)線選擇電路包括第一至第η選擇單元，所述第一至第η選擇單元中的每一個與第一至第η輸入/輸出節(jié)點中的相應節(jié)點相關聯(lián)，所述第一至第η選擇單元中的每一個具有與第一至第η數(shù)據(jù)線中的相應數(shù)據(jù)線相關聯(lián)的第一節(jié)點，并且具有與冗余數(shù)據(jù)線和第一至第η數(shù)據(jù)線之一相關聯(lián)的第二節(jié)點，所述第一至第η選擇單元中的每一個配置為基于控制信號，提供從第一和第二節(jié)點之一到第一至第η輸入/輸出節(jié)點中的相關聯(lián)節(jié)點的數(shù)據(jù)路徑。
12.根據(jù)權利要求11所述的存儲器件，其中所述第一至第η選擇單元中的每一個包括復用器。
13.根據(jù)權利要求11所述的存儲器件，其中所述第一至第η輸入/輸出節(jié)點中的每一個是DQ焊盤。
14.根據(jù)權利要求11所述的存儲器件，其中所述控制信號產(chǎn)生邏輯包括比較器，配置為將地址信息和接收到的地址進行比較，并且所述控制信號產(chǎn)生邏輯配置為基于所述比較產(chǎn)生控制信號。
15.根據(jù)權利要求14所述的存儲器件，其中所述比較器配置為基于所述比較產(chǎn)生選擇信號，所述選擇信號表示是否存在帶缺陷存儲單元，并且標識第一至第η存儲單元組中包括所述帶缺陷存儲單元的存儲單元組，并且所述控制信號產(chǎn)生邏輯配置為基于所述選擇信號產(chǎn)生控制信號。
16.根據(jù)權利要求15所述的存儲器件，其中所述控制信號產(chǎn)生邏輯還包括: 代碼產(chǎn)生器，配置為基于所述選擇信號產(chǎn)生所述控制信號，所述控制信號包括與第一至第η選擇單元中的每一個`相關聯(lián)的比特，所述控制信號的每一個比特表示第一至第η選擇單元中的相關聯(lián)選擇單元的第一和第二節(jié)點中的哪一個耦合至第一至第η輸入/輸出節(jié)點中的相關聯(lián)節(jié)點。
17.根據(jù)權利要求11所述的存儲器件，其中 所述第一至第(η-1)選擇單元的第二節(jié)點與針對第二至第η存儲單元組的數(shù)據(jù)線相關聯(lián)； 所述第η選擇單元的第二節(jié)點與冗余數(shù)據(jù)線相關聯(lián)；并且 所述控制信號產(chǎn)生邏輯配置為產(chǎn)生控制信號，使得如果檢測到的帶缺陷存儲單元在第m存儲單元組中，則第一至第m選擇單元提供包括所述第二節(jié)點在內(nèi)的數(shù)據(jù)路徑，并且第(m+1)至第η選擇單元提供包括所述第一節(jié)點在內(nèi)的數(shù)據(jù)路徑。
18.根據(jù)權利要求11所述的存儲器件，其中 所述第2至第η選擇單元的第二節(jié)點與分別針對第一至第(η-1)存儲單元組的數(shù)據(jù)線相關聯(lián); 所述第一選擇單元的第二節(jié)點與冗余數(shù)據(jù)線相關聯(lián)；并且 所述控制信號產(chǎn)生邏輯配置為產(chǎn)生控制信號，使得如果檢測到的帶缺陷存儲單元在第m存儲單元組中，則第一至第m選擇單元提供包括所述第二節(jié)點在內(nèi)的數(shù)據(jù)路徑，并且第(m+1)至第η選擇單元提供包括所述第一節(jié)點在內(nèi)的數(shù)據(jù)路徑。
19.根據(jù)權利要求10所述的存儲器件，其中所述控制信號產(chǎn)生邏輯配置為產(chǎn)生控制信號，使得由數(shù)據(jù)線選擇電路提供的數(shù)據(jù)路徑不包括與第一至第η存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的存儲單元組相關聯(lián)的第一至第η數(shù)據(jù)線之一。
20.根據(jù)權利要求10所述的存儲器件，其中所述第一至第η數(shù)據(jù)線中的至少一個與沿存儲單元陣列的長度方向設置的讀出放大器相連，并且所述冗余數(shù)據(jù)線與沿存儲單元陣列的寬度方向設置的讀出放大器相連。
21.根據(jù)權利要求1所述的存儲器件，其中所述第一數(shù)據(jù)線與沿存儲單元陣列的長度方向設置的讀出放大器相連，并且所述冗余數(shù)據(jù)線與沿存儲單元陣列的寬度方向設置的讀出放大器相連。
22.根據(jù)權利要求10所述的存儲器件，其中所述存儲裝置配置為存儲地址信息，使得用冗余存儲單元組替換第一至第η存儲單元組中包括帶缺陷存儲單元的存儲單元組。
23.根據(jù)權利要求1所述的存儲器件，其中所述存儲裝置配置為存儲地址信息，使得用單一的冗余存儲單元替換帶缺陷存儲單元。
24.根據(jù)權利要求23所述的存儲器件，其中所述選擇控制邏輯配置為不替換包括帶缺陷存儲單元在內(nèi)的列中的無缺陷存儲單元，使得無缺陷存儲單元仍然可訪問。
25.根據(jù)權利要求1所述的存儲器件，其中所述存儲裝置配置為存儲地址信息，使得用冗余存儲單元的列替換包括帶缺陷存儲單元的存儲單元的列。
26.根據(jù)權利要求1所述的存儲器件，其中所述存儲裝置配置為存儲地址信息，使得只有包括帶缺陷存儲單元在內(nèi)的存儲單元列的一部分被冗余存儲單元列的一部分替換。
27.根據(jù)權利要求26所述的存儲器件，其中所述選擇控制邏輯配置為不替換包括帶缺陷存儲單元在內(nèi)的列中的其余部分中的無缺陷存儲單元，使得所述其余部分中的無缺陷存儲單元仍然可訪問。
28.根據(jù)權利要求1所`述的存儲器件，其中所述第一存儲單元組包括用于替換第一存儲單元組中帶缺陷存儲單元的至少一列內(nèi)部冗余存儲單元。
29.—種存儲器件，包括: 存儲單元陣列，至少具有第一存儲單元組和冗余存儲單元組，所述第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)，以及所述冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)； 數(shù)據(jù)線選擇電路；以及 選擇控制邏輯，配置為檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且配置為控制所述數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用多個冗余存儲單元的列的一部分替換第一存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的多個第一存儲單元的列的一部分。
30.根據(jù)權利要求29所述的存儲器件，其中所述多個第一存儲單元的列的一部分包括無缺陷存儲單元。
31.根據(jù)權利要求29所述的存儲器件，其中所述選擇控制邏輯配置為不替換包括帶缺陷存儲單元在內(nèi)的列的其余部分中的無缺陷存儲單元，使得其余部分中的無缺陷存儲單元仍然可訪問。
32.—種存儲器件，包括: 存儲單元陣列，具有第一至第η存儲單元組和冗余存儲單元組，其中η大于等于2，所述第一至第η存儲單元組分別與第一至第η數(shù)據(jù)線相關聯(lián)，所述第一至第η存儲單元組包括沿列和行設置的第一至第η多個存儲單元，所述冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)； 數(shù)據(jù)線選擇電路；以及 選擇控制邏輯，配置為檢測是否正在訪問第一至第η存儲單元組之一中的帶缺陷存儲單元，并且配置為控制所述數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一至第η數(shù)據(jù)線之一的訪問，使得用冗余存儲單元組來替換第一至第η存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的存儲單元組。
33.一種存儲器件，包括: 存儲單元陣列，至少具有第一存儲單元組和冗余存儲單元組，所述第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)，所述冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)， 數(shù)據(jù)線選擇電路；以及 選擇控制邏輯，配置為檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元，并且配置為控制所述數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得根據(jù)所需替換方案，用所述多個冗余存儲單元之一替換第一存儲單元組中檢測到的帶缺陷存儲單元，并且所述所需替換方案是所述選擇控制邏輯的可編程特征。
34.根據(jù)權利要求33所述的存儲器件，其中所需替換方案使所述選擇控制邏輯用冗余存儲單元組替換第一至第η存儲單元組中包括帶缺陷存儲單元的存儲單元組。
35.根據(jù)權利要求33所述的存儲器件，其中所需替換方案使所述選擇控制邏輯用單一的冗余存儲單元替換帶缺陷存儲單元`。
36.根據(jù)權利要求35所述的存儲器件，其中所需替換方案使所述選擇控制邏輯不替換包括帶缺陷存儲單元在內(nèi)的列中的無缺陷存儲單元，使得所述無缺陷存儲單元仍然可訪問。
37.根據(jù)權利要求33所述的存儲器件，其中所需替換方案使所述選擇控制邏輯用冗余存儲單元的列替換包括帶缺陷存儲單元在內(nèi)的存儲單元的列。
38.根據(jù)權利要求33所述的存儲器件，其中所需替換方案使所述選擇控制邏輯將包括帶缺陷存儲單元在內(nèi)的存儲單元列的僅一部分用冗余存儲單元列的一部分替換。
39.根據(jù)權利要求38所述的存儲器件，其中所需替換方案使所述選擇控制邏輯不替換包括帶缺陷存儲單元在內(nèi)的列的其余部分中的無缺陷存儲單元，使得其余部分中的無缺陷存儲單元仍然可訪問。
40.根據(jù)權利要求33所述的存儲器件，其中所述選擇控制邏輯包括: 存儲裝置，配置為根據(jù)所需替換方案、用針對帶缺陷存儲單元的地址信息進行編程，所述地址信息包括行地址信息和列地址信息，所述行地址信息和所述列地址信息標識第一至第η存儲單元組中包括帶缺陷存儲單元的行和列；以及 控制信號產(chǎn)生邏輯，配置為基于所述地址信息和接收到的地址來產(chǎn)生用于控制數(shù)據(jù)線選擇電路的控制信號，所述接收到的地址標識存儲單元陣列中正被訪問的的至少一個存儲單元。
41.一種替換存儲單元陣列中的帶缺陷存儲單元的方法，所述存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組，所述第一存儲單元組包括與第一數(shù)據(jù)線相關聯(lián)的多個第一存儲單元，所述冗余存儲單元組包括與冗余數(shù)據(jù)線相關聯(lián)的多個冗余存儲單元，所述方法包括: 檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元；以及 控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用所述多個冗余存儲單元之一來替換第一存儲單元組中檢測到的帶缺陷存儲單元，所述控制包括: 在存儲裝置中存儲針對帶缺陷存儲單元的地址信息，所述地址信息包括對第一存儲單元組中包括帶缺陷存儲單元的行和列進行標識的行地址信息和列地址信息；以及 基于地址信息和接收到的地址來產(chǎn)生用于控制數(shù)據(jù)線選擇電路的控制信號，所述接收到的地址標識存儲單元陣列中正被訪問的至少一個存儲單元。
42.一種替換存儲單元陣列中的帶缺陷存儲單元的方法，所述存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組，所述第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)，所述冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)，所述方法包括: 檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元；以及 通過選擇控制邏輯控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得用多個冗余存儲單元的列的一部分替換第一存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的多個第一存儲單元的列的一部分。
43.一種替換存儲單元陣列中的帶缺陷存儲單元的方法，所述存儲單元陣列具有第一至第η存儲單元組和冗余存儲單元組，其中η大于等于2，所述第一至第η存儲單元組分別與第一至第η數(shù)據(jù)線相關聯(lián)，所述第一至第η存儲單元組包括沿列和行設置的第一至第η多個存儲單元，所述冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)，所述方法包括: 檢測是否正在訪問第一至第η存儲單元組之一中的帶缺陷存儲單元；以及 通過選擇控制邏輯控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一至第η數(shù)據(jù)線之一的訪問，使得用冗余存儲單元組來替換第一至第η存儲單元組中包括檢測到的帶缺陷存儲單元在內(nèi)的存儲單元組。
44.一種替換存儲單元陣列中的帶缺陷存儲單元的方法，所述存儲單元陣列至少具有第一存儲單元組和冗余存儲單元組，所述第一存儲單元組包括沿列和行設置的多個第一存儲單元，所述多個第一存儲單元與第一數(shù)據(jù)線相關聯(lián)，所述冗余存儲單元組包括沿列和行設置的多個冗余存儲單元，所述多個冗余存儲單元與冗余數(shù)據(jù)線相關聯(lián)，所述方法包括: 檢測是否正在訪問第一存儲單元組中的帶缺陷存儲單元；以及 通過選擇控制邏輯控制數(shù)據(jù)線選擇電路用經(jīng)由冗余數(shù)據(jù)線的訪問替換經(jīng)由第一數(shù)據(jù)線的訪問，使得根據(jù)所需替換方案，用所述多個冗余存儲單元之一替換第一存儲單元組中檢測到的帶缺陷存儲單元，并且所需替換方案是所述選擇控制邏輯的可編程特征。
【文檔編號】G11C7/12GK103871450SQ201310376429
【公開日】2014年6月18日 申請日期:2013年8月26日 優(yōu)先權日:2012年8月27日
【發(fā)明者】金秀娥, 金大賢, 李宇鎮(zhèn) 申請人:三星電子株式會社