存儲器中的閾值電壓補償的制作方法
【專利摘要】通過閾值電壓安置來控制電荷存儲存儲器中的閾值電壓，以例如提供更可靠操作及減小例如相鄰電荷存儲元件及寄生耦合等因素的影響。相鄰經編程“侵略者”存儲器單元的閾值電壓的預補償或后補償減小了快閃存儲器系統中的閾值電壓不確定性。使用具有例如查找表等數據結構的緩沖器提供了可編程閾值電壓分布，此使得能夠特制多電平單元快閃存儲器中的數據狀態(tài)的分布以例如提供更可靠操作。
【專利說明】存儲器中的閾值電壓補償
[0001]優(yōu)先權申請
[0002]本申請案主張2011年8月26申請的第13 / 219，439號美國申請案的優(yōu)先權權益，所述美國申請案以全文引用的方式并入本文中。
【背景技術】
[0003]各種計算機系統及電子裝置使用不具易失性或在斷電時不丟失其已存儲的數據的存儲器。這些非易失性存儲器可經重新編程、讀取及電擦除，且非常適合于存儲數據，例如數字音頻播放器中的音樂、數碼相機中的圖片及蜂窩式電話中的配置數據。此類存儲器包含通常被稱為快閃存儲器(如此命名的部分原因為:在其被重新編程之前使用快閃操作來擦除數據塊的內容)的裝置，且在供消費者使用時被封裝在例如緊湊快閃存儲器卡、USB快閃存儲器驅動器及其它此類裝置等產品中。
[0004]快閃存儲器包括許多單元，其中每一者通常存儲單個二進制數字或單個位的信息。典型快閃存儲器單元包括場效晶體管，其具有電隔離電荷存儲結構(例如浮動柵極或電荷陷阱)，所述電荷存儲結構控制所述存儲器單元的源極區(qū)與漏極區(qū)之間的導電。由存儲于所述電荷存儲結構上的電荷及所述源極區(qū)與漏極區(qū)之間所觀測的所得導電率變化表示數據。
[0005]電荷存儲結構使控制柵極與存儲器單元的源極及漏極區(qū)分離。存儲于電荷存儲結構上的電子與控制柵極絕緣且漏極及源極因絕緣氧化層而部分地抵消或修改由控制柵極產生的電場，從而導致存儲器單元的有效閾值電壓(Vt)的變化。當通過將指定電壓置于控制柵極上而讀取存儲器單元時，裝置的源極與漏極之間的電阻抗將根據電荷在電荷存儲結構上的存在及存儲器單元的有效Vt或閾值電壓而允許或不允許電流流動?？筛袦y超過閾值電平的電流的存在或不存在且使用其來確定存儲器單元的編程狀態(tài)，從而導致特定數據值(例如I或O值)被讀取。
[0006]一些快閃存儲器單元可通過在編程及讀取快閃存儲器單元時使用多個閾值電壓而每單元存儲單個位以上的信息，且所述快閃存儲器單元通常被稱為多電平存儲器單元。例如，具有三個不同閾值電壓的多電平存儲器單元可被編程為處于四個狀態(tài)中的任何者，借此每單元存儲雙位的數據且使可存儲于存儲器單元中的數據量加倍。
[0007]存儲器單元通常布置成行及列的二維陣列，其中行經由存取線(通常被稱為字線)而耦合且列經由數據線(通常被稱為位線)而耦合。在數據讀取及寫入功能期間使用字線及位線以選擇某些存儲器單元用于讀取或選擇字及位用于寫入或編程。在此類讀取及寫入功能期間，例如以下每一者的因素可導致位線與字線之間的無用耦合或干擾:感應電場或磁場、電容性耦合及導體的有限電阻以及絕緣體。
[0008]存儲器單元本身進一步經受耦合到存儲器單元的位線及字線的電阻及電容以進行適當操作及與存儲器控制器的通信。裝置特征(例如電荷存儲結構與導電區(qū)(介于源極與漏極之間)之間的氧化物層厚度的變動)也可導致此存儲器單元的閾值電壓及其它操作參數的變動。另外，存儲器陣列中的存儲器單元的緊密物理接近可導致電荷存儲結構之間的耦合，從而進一步影響存儲器單元的操作。例如這些的因素可在每存儲器單元具有多于一個閾值電壓的多電平快閃存儲器中起更大作用，這是因為不同數據狀態(tài)之間的差異隨不同狀態(tài)的數目增加而變得更難準確辨別。
【專利附圖】

【附圖說明】
[0009]圖1為可用以實踐本發(fā)明的一些實施例的典型非易失性存儲器單元的橫截面圖。
[0010]圖2為根據本發(fā)明的一些實例實施例的NAND快閃存儲器配置中的一串典型非易失性存儲器單元的示意圖。
[0011]圖3為根據本發(fā)明的一些實例實施例的電壓斜坡驅動的非易失性存儲器的示意圖。
[0012]圖4展示根據本發(fā)明的一些實例實施例的非易失性存儲器單元陣列的閾值電壓分布及對應硬狀態(tài)讀取數據。
[0013]圖5為展示根據本發(fā)明的一些實例實施例的使用硬狀態(tài)及軟狀態(tài)數據來確定存儲器單元讀取操作的輸出的表。
[0014]圖6為展示根據本發(fā)明的一些實例實施例的基于相鄰侵略者編程存儲器單元的數目的軟位確定的表。
[0015]圖7為展示根據本發(fā)明的一些實例實施例的耦合到多位緩沖器的存儲器的偶數頁及奇數頁的示意圖。
[0016]圖8為展示根據本發(fā)明的一些實例實施例的使用多位緩沖器來存儲硬及軟存儲器狀態(tài)數據的框圖。
[0017]圖9為根據本發(fā)明的一些實例實施例的多電平非易失性存儲器系統的框圖。
[0018]圖10為根據本發(fā)明的一些實例實施例的非易失性存儲器單元及相鄰侵略者非易失性存儲器單元的簡圖。
[0019]圖11為說明根據本發(fā)明的一些實例實施例的使用軟狀態(tài)侵略者編程數據來減小經編程非易失性存儲器單元中的閾值電壓變動的閾值電壓圖。
[0020]圖12為根據本發(fā)明的一些實例實施例的非易失性存儲器單元及相鄰侵略者非易失性存儲器單元的示意圖。
[0021]圖13為根據本發(fā)明的一些實例實施例的數字信號斜坡的非易失性存儲器的示意圖。
[0022]圖14為根據本發(fā)明的一些實例實施例的包含轉換表從而實現可編程閾值電壓的數字信號斜坡的非易失性存儲器的示意圖。
【具體實施方式】
[0023]在本發(fā)明的實例實施例的以下詳細描述中，借助圖式及說明而參考本發(fā)明的特定實例實施例。足夠詳細地描述這些實例以使所屬領域的技術人員能夠實踐本發(fā)明，且這些實例用來說明本發(fā)明可如何應用于各種用途或實施例。存在本發(fā)明的其它實施例且所述實施例處在本發(fā)明的范圍內，且可在不背離本發(fā)明的標的物或范圍的情況下做出邏輯、機械、電性及其它變化。本文中所述的本發(fā)明的各種實施例的特征或限制(不管對其中并入所述特征或限制的實例實施例如何重要)不限制本發(fā)明的其它實施例或整個發(fā)明，且對本發(fā)明、其元件、操作及應用的任何參考不限制整個發(fā)明且僅用來界定這些實例實施例。因此，以下詳細描述不限制僅由所附權利要求書界定的本發(fā)明的各種實施例的范圍。
[0024]圖1說明典型非易失性存儲器單元的實例，其與電可擦除可編程存儲器(EEPROM)共享基本結構。源極101及漏極102形成于襯底103 (例如P型半導體材料)上。在一些實施例中，源極、漏極及襯底由具有以下摻雜劑的硅形成:具有五價電子的摻雜劑(例如磷、砷或銻)，其增大硅中的電子濃度；或具有三價電子的摻雜劑(例如硼、鎵、銦或鋁)，其增大空穴濃度。通常添加少量受控量的摻雜劑以在半導體材料中產生所要空穴或電子濃度，如果過剩電子存在于例如源極101及漏極102中，那么導致η型材料，且如果過多空穴存在于例如襯底材料103中，那么導致P型材料。
[0025]使用絕緣體材料(例如二氧化硅(Si02))來形成絕緣層104，絕緣層104已在其內嵌入電荷存儲結構(例如由導體(例如金屬或導電多晶硅)制成的浮動柵極105)及類似地由導電材料形成的控制柵極106。浮動柵極105未直接電耦合到存儲器單元的另一導電元件，而是在絕緣材料104中“浮動”。具有受控厚度(例如10納米)的薄絕緣層使浮動柵極與源極101與漏極102之間的P型襯底材料103的區(qū)分離。
[0026]在操作中，浮動柵極105因其與存儲器單元的其它組件電隔離而能夠存儲電荷?？山浻杀环Q為福勒-諾得漢(Fowler-Nordheim)穿隧的穿隧過程而在浮動柵極105上執(zhí)行電荷電平的編程或擦除，其中電子穿隧通過使浮動柵極105與襯底103分離的氧化物層。基于存儲器單元的布置或用以執(zhí)行寫入、讀取及擦除操作的電路，大部分快閃存儲器單元被分類為NOR快閃存儲器或NAND快閃存儲器。
[0027]為將數據位編程到NOR快閃存儲器單元或將電荷存儲于其浮動柵極上，源極101可接地，且可將供應電壓(例如6伏特)施加到漏極102。在一個實施例中，經由用以識別待寫入的位的位線而施加漏極電壓。還將更高電壓(例如12伏特)置于控制柵極106上以歸因于電子被吸引到帶正電的控制柵極而迫使反轉區(qū)形成于P型襯底中。源極與漏極之間的電壓差結合P型材料中的反轉區(qū)導致源極101與漏極102之間的大量電子流過P型襯底103的反轉區(qū)，使得電子的動能及由106處的控制柵極電壓產生的電場導致高能量或“熱”電子橫跨絕緣體福勒-諾得漢穿隧到浮動柵極105上。
[0028]借此，浮動柵極采用負電荷，所述負電荷抵消了源極101與漏極102之間的襯底103的區(qū)上的任何控制柵極正電荷效應，從而升高必須經由字線施加到控制柵極106的存儲器單元閾值電壓以導致橫跨P型襯底材料103中的反轉區(qū)的導電。換句話說，當在讀取操作期間使字線的電壓達到高電壓(例如5伏特)時，歸因于寫入操作期間存儲于浮動柵極105上的電子引起的較高閾值電壓，單元將不會接通。施加到控制柵極的讀取電壓大于經擦除存儲器單元的閾值電壓(Vt)，但未大到足以允許橫跨已被寫入的單元的襯底103反轉區(qū)的導電。
[0029]為編程或寫入NAND快閃存儲器單元，圖1的存儲器單元的源極101及漏極102可接地，且可使控制柵極106達到可能20伏特的電壓。此電壓明顯高于用于使用NOR快閃方法來編程同一存儲器單元的12伏特控制柵極電壓，這是因為較高電壓彌補存儲器單元的源極與漏極之間的慢速“熱”電子的缺乏。
[0030]為擦除使用典型NOR快閃存儲器電路的存儲器單元，可發(fā)生從存儲器單元的浮動柵極105到源極101的類似電子穿隧。在一些實施例中，比漏極更深地擴散源極101以增強擦除性能。可將正電壓(例如12伏特)施加到源極101，控制柵極106可接地，且漏極102可保持切斷連接以在一個實例中執(zhí)行擦除操作。源極101上的大正電壓吸引帶負電的電子以導致其穿隧通過絕緣層104且遠離浮動柵極105。因為在擦除操作期間源極與漏極之間幾乎無電流流動，所以執(zhí)行擦除操作幾乎無需電流且消耗相對極少電力。
[0031]在通常在NAND存儲器配置中使用的另一實例存儲器單元擦除操作中，源極101及漏極102可保持浮動，但可使襯底材料103達到高正電壓(例如20伏特)以吸引帶負電的電子且導致其從浮動柵極105、穿過氧化物絕緣層104而穿隧到襯底材料103。此方法有時被稱為“通道擦除”，這是因為通道襯底材料105從浮動柵極接收電子。
[0032]存儲器單元(例如圖1的存儲器單元)通常布置成陣列，其經由被稱為字線的存取線及被稱為位線的數據線而尋址，如圖2中所展示。圖2展示耦合到單一位線的NAND快閃存儲器陣列的一部分，其中可經由字線而進一步選擇所述位線中所展示的存儲器單元中的每一者。
[0033]位線201耦合到與字線202耦合的一系列電荷存儲存儲器單元(在此實例中，其包含存儲器單元O到31)。所述存儲器單元系列在所述系列的另一側上連接到源極線205，且可通過相應線選擇晶體管204而與源極線205及位線201選擇性隔離。
[0034]為執(zhí)行讀取操作，可使選定存儲器單元202的字線及因此控制柵極維持處于低的正電壓電平，同時可使未選定存儲器單元的字線達到足夠高電壓以導致所述未選定存儲器單元導電，而無論可在個別存儲器單元的電荷存儲結構上的任何電荷如何。如果選定存儲器單元具有不帶電的電荷存儲結構，那么其將因控制柵極上的低正電壓電平而激活，但如果電荷存儲結構具有負電荷，那么其將使存儲器單元202的閾值電壓升到高于施加到控制柵極的低正電壓，使得單元不導電。因此，可通過監(jiān)視位線201與源極線205之間的導電率或電流流動而確定存儲器單元的電荷存儲結構的狀態(tài)。
[0035]為執(zhí)行寫入操作，通常經由將串耦合到接地位線201及源極線205的線選擇晶體管204而使位線201及源極線205接地。因此，選擇晶體管204的柵極再次耦合到電壓源，使得所述晶體管導電。使未被寫入的存儲器單元的控制柵極達到足夠高電壓(例如10伏特)以導致存儲器單元導電(無論其存儲的電荷如何)。選定存儲器單元202的控制柵極耦合到明顯更高的電壓，例如20伏特。施加到選定存儲器單元的控制柵極的電壓導致反轉區(qū)形成于溝道中及由于電子吸引到與20伏特信號耦合的帶正電控制柵極引起的電子穿隧。與通道材料中的反轉區(qū)組合的接地源極及漏極提供連續(xù)電子源用于存儲器單元的反轉區(qū)中的穿隧，使得可由來自接地位線及源極線的電子替換穿隧到電荷存儲結構上的電子。
[0036]當電子穿隧通過氧化物層而到電荷存儲結構上時，電荷存儲結構的最初正電位因與控制柵極耦合的電場而減小，借此減小電荷存儲結構與溝道中的導電反轉區(qū)之間的電壓差且減慢電子到電荷存儲結構上的穿隧。因此，電荷存儲結構上的電子的存儲在某種程度上受自身限制，且由例如以下因素界定:耦合于控制柵極與電荷存儲結構之間的電場、氧化物厚度、字線電壓或位線電壓的變動，及存儲器電路的其它元件的雜散電場或電容。電荷存儲結構電荷的所得變動導致被寫入的存儲器單元的閾值電壓Vt的變動，所述變動歸因于存儲器單元可靠性及電力消耗的變動效應而為非所要的。
[0037]尤其在若干相鄰單元處于經編程狀態(tài)的條件下，相鄰單元的電荷存儲結構中的電荷存儲也可非有意地改變單元的功能閾值電壓。當與其它因素(例如電容性耦合、溫度波動、編程/擦除循環(huán)及每存儲器單元的多個位的數據的存儲)組合時，相鄰電荷存儲結構的影響可導致單元被錯讀。
[0038]雖然許多快閃存儲器使用比較器作為與位線耦合的讀取邏輯的部分以確定在一閾值電壓下單元是否導電，但圖3展示替代系統，其中可更確切地確定閾值電壓(例如第2009 / 0141558A1號美國公開案)。此處，電壓斜坡產生器301產生電壓斜坡信號，所述電壓斜坡信號經由行解碼器302而施加到選定字線且施加到模/數轉換器303。當被讀取的存儲器單元304導電時，讀取邏輯305檢測位線的導電與模/數轉換器的輸出兩者，借此確定快閃存儲器單元304的閾值電壓。在替代實施例中，采用提供類似功能或結果的其它方法，例如使用數字電壓斜坡產生器且將提供到讀取邏輯的數字信號轉換為提供到行解碼器及存儲器單元字線的模擬電壓電平。
[0039]使用存儲器系統(例如圖3中所展示的系統)來區(qū)別不同閾值電壓的能力不僅促進單元數據狀態(tài)的更準確確定，且可在本發(fā)明的各種實施例中用于多電平存儲器單元讀取及寫入、相鄰經編程存儲器單元的補償、錯誤校正估計及其它此類功能。
[0040]圖4展示根據本發(fā)明的實例實施例的使用經測量閾值電壓來確定可能數據狀態(tài)輸出的方法。在此實例中，通過評估使被讀取的存儲器單元導電的閾值電壓而確定若干“硬位”的數據。如所說明的硬位數據可為四狀態(tài)多電平單元的最低有效位(如由狀態(tài)01與00之間的轉變中的概率分布線所展示)，或可為單個經編程狀態(tài)與未經編程狀態(tài)之間的轉變(如由概率分布虛線所展示)。無論何種情況，被提供為輸出的硬位數據隨閾值電壓增大而改變，使得閾值電壓變得越高，被設定為邏輯I輸出值的硬位越少。在此實例中，硬位也依序改變，使得第三位在數據狀態(tài)之間的轉變區(qū)中的最低閾值電壓處改變，接著依序為第二位、第一位及第零位。在此實施例中，圖4中所展示的硬位不是電壓斜坡的直接測量，而是對應于可能觀測閾值(其考慮例如相鄰經編程存儲器單元及其它變量等因素的影響)的區(qū)內的電壓斜坡上的各種電壓值。
[0041]接著，經確定的硬位(如圖4中所展示)可與“軟位”一起使用以更準確地確定表示存儲器單元的真數據狀態(tài)的輸出，如圖5中所展示。軟位表示處于經編程狀態(tài)的相鄰存儲器單元的數目，使得其可非有意地升高被讀取的單元的閾值電壓?？山浻蓾撛谇致哉叽鎯ζ鲉卧淖x取而確定軟位，其中使用緩沖器來將潛在侵略者單元的數據狀態(tài)轉換為軟位。例如，可使用緩沖器來將(若干)侵略者單元的讀取狀態(tài)轉換為軟位(例如在雙側完全后補償的情況下)或將所述讀取狀態(tài)用作為軟位(例如單側后補償)，且與硬位合并于頁緩沖器中。在更詳細實例中，將來自三個侵略者單元中的每一者的兩個硬位從陣列下載到頁緩沖器(例如在三個單獨讀取中)，掃描SRAM以將六個硬位(來自侵略者單元)編碼為兩個軟位，所述兩個軟位接著與硬位合并。
[0042]在此實例中，物理上最接近的單元被視為比更遠離的單元在對正被讀取的單元的干擾方面具有更大影響或侵略。因此，在此實例中，不考慮與正被讀取的單元成對角的單元，而垂直或水平相鄰的單元被視為潛在侵略者。圖6反映如何在另一實例中對相鄰經編程侵略者的數目進行編碼，其中11表示無相鄰垂直或水平經編程存儲器單元，且00表示三個或四個相鄰垂直及水平經編程存儲器單元。圖6的“輸出”列指示:圖4的操作期間所讀取的四個硬位中的哪一者將最佳地表示基于如由軟位5及6所編碼的相鄰侵略者數目的存儲器裝置的真數據狀態(tài)，如圖5中更詳細所展示。[0043]返回圖5，根據本發(fā)明的實例實施例而展示一表(其展示各種存儲器單元500到504的若干實例硬位讀取)以及對應軟位數據及輸出數據。首先查看501的實例，四個硬位全部為I以指示:無論軟位值如何，輸出將均為I。讀取501處的軟位，位5與6的值均為1，其根據圖6的表指示來自相鄰存儲器單元的低侵略者干擾且指示硬位3應被用以確定輸出值。
[0044]類似地，504處所讀取的快閃存儲器單元的軟位均為1，從而也指示:硬位3應被用以確定數據狀態(tài)。在504處，此導致O輸出，這是因為僅硬位O被設定為I值。存儲器單元503具有兩個硬位I及兩個硬位0，因此，如果存在一個或更少相鄰經編程侵略者存儲器單元，那么輸出將為0，且如果存在兩個或兩個以上相鄰經編程存儲器單元，那么輸出將為I。此處，存在一個相鄰經編程存儲器單元(如由圖6中的軟位所反映)，因此，使用具有O值的硬位2來提供輸出。
[0045]因此，可通過使用包圍正被讀取的單元的侵略者的數目而確定存儲器單元的數據狀態(tài)(例如通過將相鄰存儲器單元經編程狀態(tài)編碼成軟位而確定應被用以提供輸出的硬位是哪一個)，借此略微改變轉變區(qū)附近的閾值位置(如由圖4中的硬位表所反映)以補償相鄰存儲器單元的影響。
[0046]在另一實施例中，閾值電壓追蹤(例如圖4到6中所展示的實例)可用以估計來自相鄰存儲器單元的影響的概率或可能性，且可用以提供錯誤校正。例如，查看502處所讀取的存儲器單元，我們可明白，在不存在相鄰侵略者單元影響的情況下，輸出將為0，如由硬位3所反映。但任何相鄰侵略者單元的存在指示輸出應可能為1，且概率隨相鄰侵略者的數目增加而增大。因此，在此實例中，軟位00將指示何內容可能已被讀取為零的相對較大概率(假定不存在來自相鄰侵略者的影響應為輸出值I)，從而為錯誤校正電路提供可有助于解決原本無法被校正的錯誤的信息。
[0047]圖4到6的實例說明補償侵略者或經編程相鄰存儲器單元以提供經編程快閃存儲器單元的更準確或更可靠讀取的方法。各種實施例包含多種硬件及其它特征(圖中可展示或可不展示所述特征)以實施此類實例，例如可操作以確定存儲器單元的閾值電壓的閾值電壓感測電路及可操作以至少部分根據至少一個侵略者存儲器單元的編程狀態(tài)確定讀取輸出的輸出補償電路。在另一實例中，在編程期間施加對相鄰經編程侵略者存儲器單元的補償。
[0048]圖7展示根據本發(fā)明的實例實施例的具有七位頁緩沖器的實例存儲器系統。此處，可使用耦合到偶數選擇信號701及奇數選擇信號702的偶數及奇數線選擇晶體管來交替讀取偶數及奇數存儲器頁。在此實例中，由特定字線驅動且由偶數/奇數選擇線晶體管選擇的全部單元被界定為8千字節(jié)的頁。存儲于每一存儲器單元中的數據包括七個位的數據，如頁緩沖器703及704中所展示。
[0049]圖8更詳細地展示根據本發(fā)明的實例實施例的七位頁緩沖器。此處，使用三個“硬位”來存儲數據或對八個不同數據符號中的一者進行編碼，如801處所展示。將802處所展示的剩余四個“軟位”用于編程期間的相鄰侵略者存儲器單元補償。在替代實例中，存儲器單元不被操作為多電平單元，且僅使用單個位的“硬”數據。在替代實施例中，可根據所要的補償準確度或分辨率的程度而類似地變動“軟”位的數目。
[0050]圖9展示可用以實踐本發(fā)明的一些實施例的快閃存儲器的框圖?？扉W存儲器包含單電平單元部分902及多電平單元部分903?？墒褂么鎯ζ鞯膯坞娖絾卧?SLC)部分來暫時存儲呈單電平單元模式的三頁，此后，所述三頁的數據被組合及存儲為快閃存儲器的每單元三位的多電平單元(MLC)部分中的單頁數據。
[0051]在更特定實例中，控制器904可使三頁的數據快速且可靠地寫入到快閃存儲器902的單電平單元部分。存儲于單電平單元部分中的三頁各自與待被寫入到存儲器的多電平單元部分中的數據頁的每一單元的三個位中的一者相關聯?？刂破鲝膯坞娖絾卧糠肿x取已存儲的三頁數據且將其存儲于緩沖器905中，此處其被組合及寫入到存儲器的多電平單元部分，使得多電平單元部分903中已被寫入的每一單元存儲三個位的數據，來自三頁數據中的每一者的數據存儲于單電平單元存儲器902中且在905處在控制器中被緩沖。
[0052]圖10中展示根據本發(fā)明的實例實施例的具有相鄰侵略者單元的存儲器單元。在此實施例中，相鄰單元(包含:單元Al及A2，其位于兩側上但不同頁中；單元A3，其位于同一頁中但在相鄰字線上；及單元A4及A5，兩者位于相鄰字線及不同頁上)的電荷存儲結構的經編程狀態(tài)潛在地影響單元1001。此處，相鄰單元Al及A2具有更接近于單元1001的電荷存儲結構的電荷存儲結構，且因此比其它相鄰單元A3到A5更大地影響單元1001的閾值電壓。單元A3還位于單元1001的相對接近處，但比單元Al及A2略微更遠離1001，因此其電荷存儲結構的經編程狀態(tài)對單元1001的閾值電壓的影響略微不如單元Al及A2。單元A4及A5比單元Al到A3更遠離，因為單元A4及A5對單元1001的閾值電壓的影響較低，所以此實例的預補償中不包含單元A4及A5。
[0053]如果1001的目標閾值電壓例如為3V且相鄰單元Al、A2及A3經編程使得其對在讀取單元1001時所觀測的閾值電壓的貢獻為約I伏特，那么單元1001將被編程到約2伏特的閾值電壓，使得單元1001在被讀取時似乎具有所要的3伏特閾值電壓。
[0054]圖11展示根據本發(fā)明的實例實施例的閾值電壓預補償的更詳細實例。此處所展示的圖表說明:如何通過在編程期間使用具有軟狀態(tài)(SS)補償的硬狀態(tài)(HS)編程電壓(如1102處所展示)而實現所要閾值電壓Vt (如1101處所展示)。1102處所展示的硬狀態(tài)電壓電平經選擇使得硬狀態(tài)閾值電壓加上處于全部經補償侵略者的經編程狀態(tài)(例如在一些多電平實施例中，被編程到其最高電荷狀態(tài))中的全部經補償侵略者的影響導致所要閾值電壓Vt。此在1103處被展示，使得1102處所展示的硬狀態(tài)加上1111的軟狀態(tài)(其指示未受相鄰存儲器單元侵略)導致經編程閾值電壓VU
[0055]如果存在經編程侵略者存儲器單元，那么軟狀態(tài)將小于1111，從而導致略微減小的經編程閾值電壓。當讀取選定快閃存儲器單元時，侵略者存儲器單元的影響彌補經編程閾值電壓的減小，從而導致接近Vt的有效閾值電壓。這在1104處被展示，其中軟狀態(tài)0000導致將單元編程到HS閾值電壓，使得侵略者將使觀測閾值電壓從HS電壓上升到Vt。
[0056]閾值電壓中可因未經補償侵略者單元而存在一些不確定性，但如1105及1106處所展示，無論經補償侵略者的軟狀態(tài)值或侵略者狀態(tài)如何，不確定性水平均相同。最終結果為:侵略者補償因從1108處所展示的電壓范圍到1107處所展示的電壓范圍的相鄰經編程存儲器單元而減小閾值電壓的不確定性水平?？墒褂么烁倪M來提供每單元的更多數據狀態(tài)或更多位數據、減少存儲器中的讀取錯誤的數目或以其它方式改善存儲器性能。
[0057]在以上實例中，通過觀測相鄰單元的硬狀態(tài)編程數據而確定軟狀態(tài)位，如圖10中所展示。圖12展示根據本發(fā)明的實例實施例的對正被編程的單元進行軟狀態(tài)位確定的更詳細實例。此處，正編程單元1201，且使用相鄰單元Al、A2及A3的硬狀態(tài)位來確定軟位。在此實例中，將侵略者Al到A3的硬狀態(tài)應用于查找表以輸出軟狀態(tài)位以補償單元1201的經編程狀態(tài)。在替代實施例中，僅使用侵略者的較高階位，例如單元Al的H5及H4，或補償計算中包含更少或更多相鄰侵略者存儲器單元。
[0058]因為在此實例中頁緩沖器允許四個軟位，所以可添加每相鄰單元的兩個最高有效位或每相鄰單元的四個可能數據狀態(tài)以產生從O到12的范圍內的補償值?？墒褂貌檎冶韥韺⒋司幋a為/擴展到從O到16的編碼值范圍內的四個位，使得如果所添加的硬狀態(tài)位為12，那么經編碼的軟狀態(tài)為16。在替代實施例中，來自潛在侵略者的硬位的總數目經編碼以形成軟狀態(tài)，例如其中每相鄰單元添加3個硬位或16個可能狀態(tài)以產生具有48個可能狀態(tài)的補償值。通過使用查找表或除以3而將此補償值減小到16個狀態(tài)中的一者，使得所得減小值可由軟位0000到1111編碼。
[0059]在編程單元1201之前，用以產生編程單元(例如1201)時所使用的軟位的相鄰侵略者存儲器單元狀態(tài)的評估使用相鄰侵略者存儲器單元狀態(tài)的知識。在一個實例中，編程邏輯將存儲器的所要頁或若干頁加載到緩沖器(例如SRAM或頁緩沖器)的硬位位置中，且使用查找表來由硬位確定軟位并且例如通過依序掃描存儲器單元及從相鄰單元得到軟位數據而將軟位寫入到所述緩沖器。接著，可將經緩沖的頁數據(其包含硬位數據與軟位補償數據兩者)寫入到存儲器頁。
[0060]在一些實施例中，使用可編程閾值電壓來提供多電平單元快閃存儲器中的從閾值電壓到閾值電壓的更大電壓變化百分比。在此實例實施例中，所述快閃存儲器的經編程狀態(tài)為7位經編碼值，從而導致多電平單元中的多達128個不同可能閾值電壓狀態(tài)。當前，一些技術受限于少于16個閾值狀態(tài)或3個到4個位的數據，例如前述實例的3個硬狀態(tài)位。
[0061]圖13展示根據本發(fā)明的一些實施例的具有可安置閾值電壓的實例快閃存儲器。此處，字線DAC1301接收數字信號且將其轉換為施加到待編程的單元的字線的模擬斜坡電壓信號。還將字線電壓斜坡饋送到與頁緩沖器1303連接的頁緩沖器DAC1302。頁緩沖器耦合到讀出放大器，所述讀出放大器經設計以檢測電流是否在NAND快閃串中流動，從而指示是否已達到快閃存儲器單元1305的閾值電壓。
[0062]如果單元1305正被寫入，那么頁緩沖器1303存儲單元1305的目標閾值，或如果快閃存儲器單元1305正被讀取，那么使用頁緩沖器1303來鎖存快閃存儲器單元1305的觀測閾值。比較器比較存儲于頁緩沖器1303的鎖存器LO到L6中的值與從頁緩沖器DAC1302接收的值，從而使頁緩沖器能夠讀取數據值或將數據值寫入到快閃存儲器單元1305。
[0063]為執(zhí)行讀取操作，字線DAC1301經遞增以產生施加到1305處待讀取的單元的模擬電壓斜坡。在字線DAC的每一步驟期間，讀出放大器監(jiān)視導電。如果NAND串無法導電，那么原因是由存儲于快閃存儲器單元1305的電荷存儲結構上的電荷引起的經編程快閃存儲器單元1305的升高閾值電壓，且單元經確定為至少被編程到當前DAC信號的閾值電壓。一旦NAND串導電，閾值電壓已被達到且可由頁緩沖器DAC電平確定并被鎖存于頁緩沖器鎖存器1303中。接著，在此實例中，將存儲于頁緩沖器1303中的值輸出為單元的觀測閾值電壓。
[0064]為執(zhí)行編程操作，頁緩沖器1303存儲有待寫入到例如1305的快閃存儲器單元的值。將第一編程脈沖施加到處于一電壓電平的存儲器單元1305的控制柵極，所述電壓電平不應導致存儲器單元的閾值電壓超過多電平單元的目標經編程數據狀態(tài)的最低閾值電壓。接著，執(zhí)行讀取操作(如上所述)以驗證使單元編程到的閾值電平。如果單元未被編程到所要閾值電壓，那么施加額外編程脈沖(其任選地包含較高電壓或較長長度脈沖)且重新檢查閾值電壓。重復此過程，直到所述讀取操作確認:單元被編程到所要閾值電壓，此時在未來編程脈沖期間抑制位線以防止單元1305的進一步編程。
[0065]在圖14的實例中修改此系統，其中元件(例如存儲轉換表的SRAM或查找表)使字線DAC1401與頁緩沖器DAC1402分離。此使閾值能夠具有除由圖13的系統提供的閾值電壓之間的線性電壓增量以外的分布，從而提供改善的可靠性、每多電平單元的更多信息的編碼、陣列中的寄生耦合的減小影響及取決于閾值電壓安置的其它此類益處。
[0066]作為實例，考慮具有八個數據狀態(tài)或可編程閾值電平的三位系統，其中目標閾值電壓從I伏特到8伏特。在圖13的系統中，鄰近閾值電壓之間的差值近似相等，從而使八個閾值電壓電平為I伏特、2伏特、3伏特、4伏特、5伏特、6伏特、7伏特及8伏特。通過使用SRAM查找表1406，頁緩沖器1403不存儲閾值Vt，而是存儲由閾值電壓Vt確定的來自SRAM查找表的值，從而能夠通過指定與SRAM查找表1406中的各種閾值電壓對應的經編程數據狀態(tài)而根據存儲器系統的需要來變動與不同經編程數據狀態(tài)對應的閾值電壓。
[0067]例如，閾值電壓可經分布使得從數據狀態(tài)到數據狀態(tài)的電壓百分比變化是類似的，而非隨閾值電壓升高而減小。在更詳細實例中，現將從I伏特到8伏特的八個數據狀態(tài)電壓(如圖13的實例中所論述)分布為I伏特、1.35伏特、1.81伏特、2.44伏特、3.28伏特、4.42伏特、5.95伏特及8伏特,使得每一數據狀態(tài)的目標電壓為下一更低數據狀態(tài)的目標電壓的約1.346倍。在其它實例中，使用例如斐波那契(Fibonacci)級數或多項式級數等其它分布。例如，閾值電壓Vt=a+a*2 Λ l+a*2 Λ 2+...a*2 Λ η，其中η為在更詳細實施例中的編碼于單元中的八個數據狀態(tài)中的一者。
[0068]圖14的存儲器與圖13的存儲器操作相同，但圖14的存儲器在內部執(zhí)行閾值電壓編碼使得無需閾值電壓的外部編碼或解碼來提供非線性閾值電壓分布。這簡化了可編程閾值電壓的實施方案，這是因為可僅用圖14的改進電路取代圖13的電路且編程或控制無需外部變化。
[0069]此處所展示的實例系統說明可如何在允許閾值電壓安置的系統中控制快閃存儲器中的閾值電壓以提供更可靠操作且減小例如相鄰經編程存儲器單元及寄生耦合等因素的影響。圖中已展示相鄰經編程“侵略者”存儲器單元的閾值電壓的預補償及后補償，從而減小存儲器系統中的閾值電壓不確定性。圖中還展示使用數據結構或查找表來提供可編程閾值電壓分布，從而能夠調整多電平單元快閃存儲器中的閾值電壓的分布以提供更可靠操作?？蓪⒗邕@些的實例并入到存儲器、存儲器控制器、電子裝置(例如智能電話或固態(tài)存儲裝置)或其它此類裝置中。
[0070]雖然已在本文中說明及描述特定實施例，但所屬領域的一般技術人員應了解，實現相同用途、結構或功能的任何布置可取代圖中所展示的特定實施例。本申請案希望涵蓋本文中所述的本發(fā)明的實例實施例的任何調適或變動。希望使本發(fā)明僅受限于權利要求書及其等效物的完全范圍。
【權利要求】
1.一種操作存儲器的方法，其包括: 確定在物理上接近于待讀取的單元的至少一個侵略者非易失性存儲器單元的數據狀態(tài)； 確定所述待讀取的單元的閾值電壓；及 至少部分基于所述確定的閾值電壓及所述潛在侵略者存儲器單元的所述確定的數據狀態(tài)而確定讀取操作的輸出。
2.根據權利要求1所述的操作存儲器的方法，其中至少部分基于所述確定的閾值電壓及所述潛在侵略者存儲器單元的所述確定的數據狀態(tài)而確定讀取操作的輸出包括:基于由所述侵略者非易失性存儲器單元施加的影響引起的所述待讀取的單元的所觀測閾值電壓的預期變化而確定所述輸出。
3.根據權利要求1所述的操作存儲器的方法，其中所述待讀取的單元包括多電平非易失性存儲器單元。
4.根據權利要求3所述的操作存儲器的方法，其中將所述待讀取的單元的所述確定的閾值電壓編碼為數據的至少一個硬位，且將所述潛在侵略者存儲器單元的所述確定的數據狀態(tài)編碼為數據的至少一個軟位。
5.根據權利要求4所述的操作存儲器的方法，其中根據由所述至少一個軟位選擇的多個硬位中的一者確定所述 讀取操作的所述輸出。
6.根據權利要求1所述的操作存儲器的方法，其中確定所述待讀取的單元的所述閾值電壓包括:將電壓斜坡信號施加到所述存儲器單元的控制柵極及在所述待讀取的單元改變導電狀態(tài)時觀測所述電壓斜坡信號的電壓的指示。
7.根據權利要求1所述的操作存儲器的方法，其中所述存儲器包括存儲器芯片、存儲器卡、智能電話或固態(tài)存儲裝置。
8.—種存儲器,其包括: 多個存儲器單元； 閾值電壓檢測電路，其可操作以檢測選定存儲器單元的閾值電壓；及 輸出補償電路，其可操作以至少部分基于所述確定的閾值電壓及由在物理上接近所述選定存儲器單元的至少一個侵略者存儲器單元施加的預期影響而確定所述選定存儲器單兀的讀取操作的輸出。
9.根據權利要求8所述的存儲器，其中由所述至少一個侵略者存儲器單元施加的所述預期影響為由所述存儲器單元的經編程數據狀態(tài)引起的閾值電壓的預期變化。
10.根據權利要求8所述的存儲器，其中所述存儲器單元包括多電平存儲器單元。
11.根據權利要求9所述的存儲器，其中所述輸出補償電路進一步可操作以從數據的至少一個硬位及數據的至少一個軟位確定所述輸出，數據的所述至少一個硬位對所述待讀取的單元的所述確定的閾值電壓進行編碼，且數據的所述至少一個軟位對所述至少一個侵略者存儲器單元的經編程數據狀態(tài)進行編碼。
12.根據權利要求10所述的存儲器，其中所述輸出補償電路進一步可操作以選擇數據的多個硬位中的一者作為輸出，所述選擇至少部分基于所述至少一個軟位。
13.根據權利要求8所述的存儲器，其進一步包括可操作以產生電壓斜坡信號的電壓斜坡信號，且其中確定所述選定單元的所述閾值電壓包括將所述電壓斜坡信號施加到所述選定單元的控制柵極及在所述待讀取的單元改變導電狀態(tài)時觀測所述電壓斜坡信號的電壓的指示。
14.根據權利要求8所述的存儲器，其中所述存儲器包括存儲器芯片、存儲器控制器、存儲器卡或固態(tài)存儲裝置。
15.一種編程存儲器的方法，其包括: 確定在物理上接近待編程的單元的至少一個潛在侵略者存儲器單元的目標狀態(tài)；及 至少部分基于所述至少一個潛在侵略者存儲器單元的所述確定的數據狀態(tài)而確定所述待編程的單元的目標閾值電壓。
16.根據權利要求15所述的編程存儲器的方法，其中確定目標閾值是至少部分基于由所述至少一個侵略者存儲器單元施加的影響引起的所述待編程的單元的所要觀測閾值電壓從所述目標閾值電壓的預期變化。
17.根據權利要求15所述的編程存儲器的方法，其中確定所述待編程的單元的所述目標經編程閾值電壓包括:將所述待編程的單元編程到比所要觀測閾值電壓低的閾值電壓，以補償由所述至少一個潛在侵略者存儲器單元的經編程數據狀態(tài)引起的閾值電壓的電位上升。
18.根據權利要求17所述的編程存儲器的方法，其中將所述確定目標經編程閾值電壓編碼為數據的硬位及軟位，且其中以數據的所述軟位對所述潛在侵略者存儲器單元的所述確定的經編程狀態(tài)進行編碼。
19.根據權利要求18所述的編程存儲器的方法，其中以數據的所述硬位編碼的閾值電壓低于所述所要觀測閾值電壓，且數據的所述軟位對以數據的所述硬位編碼的所述閾值電壓的增大進行編碼以補償相鄰經編程侵略者的缺乏。
20.根據權利要求15所述的編程存儲器的方法，其中確定所述待編程的單元的目標經編程閾值電壓包括:確定多電平編程時所使用的閾值電壓。
21.根據權利要求15所述的編程存儲器的方法，其中確定在物理上接近待編程的單元的至少一個潛在侵略者非易失性存儲器單元的目標狀態(tài)包括:在所述待編程的單元被編程之前將所述至少一個潛在侵略者存儲器單元的數據狀態(tài)存儲于緩沖器中。
22.根據權利要求15所述的編程存儲器的方法，其中所述存儲器包括存儲器芯片、存儲器卡、智能電話或固態(tài)存儲裝置。
23.一種存儲器，其包括: 多個存儲器單元 '及 編程邏輯，其可操作以確定所述多個存儲器單元中的待編程的單元的目標閾值電壓且確定至少一個潛在侵略者存儲器單元的目標數據狀態(tài)，其中所述目標閾值電壓是至少部分基于所述至少一個潛在侵略者存儲器單元的所述確定的目標數據狀態(tài)。
24.根據權利要求23所述的存儲器，其中確定所述目標閾值電壓是至少部分基于由所述至少一個潛在侵略者非易失性存儲器單元施加的影響引起的所述待編程的單元的觀測閾值電壓從所述目標經編程閾值電壓的預期變化。
25.根據權利要求23所述的存儲器，其中所述目標閾值電壓低于所要觀測閾值電壓以補償由相鄰的一個或一個以上侵略者非易失性存儲器單元引起的觀測閾值電壓的上升。
26.根據權利要求23所述的存儲器，其中所述目標經編程閾值電壓是以數據的至少一個硬位及軟位編碼，其中所述至少一個潛在侵略者存儲器單元的所述目標數據狀態(tài)是以數據的至少一個軟位編碼。
27.根據權利要求26所述的存儲器，其中以數據的所述至少一個硬位編碼的所述閾值電壓低于所述所要觀測閾值電壓，且數據的所述至少一個軟位對所述目標經編程閾值電壓的增大進行編碼以補償相鄰經編程侵略者存儲器單元的缺乏。
28.根據權利要求23所述的存儲器，其中所述存儲器單元包括多電平存儲器單元。
29.根據權利要求23所述的存儲器，其中確定在物理上接近待寫入的單元的一個或一個以上侵略者非易失性存儲器單元的所述編程狀態(tài)包括在所述待寫入的單元或侵略者非易失性存儲器單元被寫入之前評估所述一個或一個以上侵略者非易失性存儲器單元在緩沖器中的狀態(tài)。
30.根據權利要求23所述的存儲器，其中所述存儲器包括存儲器芯片、存儲器控制器、存儲器卡或固態(tài)存儲裝置。
31.一種操作存儲器的方法，其包括: 將模擬斜坡信號提供到存儲器單元的控制柵極； 將與所述模擬斜坡信號對應的數字信號的值轉換為經轉換數字值；及 將所述經轉換數字值提供到與所述存儲器單元耦合的緩沖器，其中所述經轉換數字值與所述數字信號值之間的差導致所述存儲器單元中的閾值電壓的差。
32.根據權利要求31所述的操作存儲器的方法，其中與所述模擬斜坡信號對應的所述數字信號耦合到與選擇線耦合的數/模轉換器，以將所述模擬斜坡信號提供到所述存儲器單元的所述控制柵極。
33.根據權利要求31所述的操作存儲器的方法，其中在所述存儲器單元中存在比低閾值電壓數據狀態(tài)之間的電壓差大的高閾值電壓數據狀態(tài)之間的電壓差。
34.根據權利要求31所述的操作存儲器的方法，其中將所述經轉換數字值提供到緩沖器包括:將所述經轉換數字值提供到可操作以經由讀出放大器選擇性耦合到所述存儲器單元的緩沖器。
35.根據權利要求31所述的操作存儲器的方法，其中轉換數字信號的值包括:使用數據結構來轉換所述數字信號的所述值。
36.根據權利要求31所述的操作存儲器的方法，其中所述存儲器包括存儲器芯片、存儲器卡、智能電話或固態(tài)存儲裝置。
37.一種存儲器，其包括: 存儲器單元，其具有可操作以接收模擬斜坡信號的控制柵極； 轉換邏輯，其可操作以接收與所述模擬斜坡信號對應的數字信號，其中所述轉換邏輯可操作以將所述數字信號的值轉換為經轉換數字值；及 緩沖器，其可操作以接收所述經轉換數字值，所述緩沖器進一步可操作以選擇性耦合到所述存儲器單元，其中所述經轉換數字值與所述數字信號值之間的差導致所述存儲器單元中的閾值電壓的差。
38.根據權利要求37所述的存儲器，其中與所述模擬斜坡信號對應的所述數字信號耦合到與選擇線耦合的數/模轉換器，以將所述模擬斜坡信號提供到所述存儲器單元的所述控制柵極。
39.根據權利要求37所述的存儲器，其進一步包括耦合到所述緩沖器且可操作以選擇性耦合到所述存儲器單元的讀出放大器。
40.根據權利要求37所述的存儲器，其中所述轉換邏輯包括具有數據結構的緩沖器。
41.根據權利要求37所述的存儲器，其中所述轉換邏輯可操作以在所述存儲器單元中提供比低閾值電壓數據狀態(tài)之間的電壓差大的高閾值電壓數據狀態(tài)之間的電壓差。
42.根據權利要求37所述的存儲器，其中所述存儲器包括存儲器芯片、存儲器控制器、存儲器卡或固態(tài)存儲裝置。
43.一種操作存儲器的方法，其包括: 在實現所要閾值電壓時調整非易失性存儲器單元的閾值電壓以補償一個或一個以上鄰近侵略者經編程存儲器單元。
44.根據權利要求43所述的操作存儲器的方法，其中調整閾值電壓包括:調整經編程閾值電壓以補償鄰近侵略者經編程存儲器單元中的一者或一者以上，使得讀取閾值電壓為所要閾值電壓。
45.根據權利要求43所述的操作存儲器的方法，其中調整閾值電壓包括:調整讀取閾值電壓以補償一個或一個以上鄰近侵略者經編程存儲器單元。
46.根據權利要求43所述的操作存儲器的方法，其中所述存儲器包括存儲器芯片、存儲器卡、智能電話 或固態(tài)存儲裝置。
47.一種存儲器，其包括: 邏輯，其在實現所要閾值電壓時調整非易失性存儲器單元的閾值電壓以補償由一個或一個以上鄰近侵略者經編程存儲器單元施加的影響。
48.根據權利要求46所述的存儲器，其中調整閾值電壓包括:調整經編程閾值電壓以補償鄰近侵略者經編程存儲器單元中的一者或一者以上，使得讀取閾值電壓為所要閾值電壓。
49.根據權利要求46所述的存儲器，其中調整閾值電壓包括:調整讀取閾值電壓以補償鄰近侵略者經編程存儲器單元中的一者或一者以上。
50.根據權利要求47所述的存儲器，其中所述存儲器包括存儲器芯片、存儲器控制器、存儲器卡或固態(tài)存儲裝置。
【文檔編號】G11C16/26GK103843068SQ201280048762
【公開日】2014年6月4日 申請日期:2012年8月24日 優(yōu)先權日:2011年8月26日
【發(fā)明者】維奧蘭特·莫斯基亞諾, 托馬索·瓦利, 喬瓦尼·納索, 維沙爾·薩林, 威廉·亨利·拉德克, 西奧多·T·皮耶克尼 申請人:美光科技公司